TWI709802B - 半導體裝置 - Google Patents

半導體裝置 Download PDF

Info

Publication number
TWI709802B
TWI709802B TW109104087A TW109104087A TWI709802B TW I709802 B TWI709802 B TW I709802B TW 109104087 A TW109104087 A TW 109104087A TW 109104087 A TW109104087 A TW 109104087A TW I709802 B TWI709802 B TW I709802B
Authority
TW
Taiwan
Prior art keywords
layer
semiconductor layer
wiring
conductive layer
electrode
Prior art date
Application number
TW109104087A
Other languages
English (en)
Other versions
TW202024761A (zh
Inventor
山崎舜平
Original Assignee
日商半導體能源研究所股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商半導體能源研究所股份有限公司 filed Critical 日商半導體能源研究所股份有限公司
Publication of TW202024761A publication Critical patent/TW202024761A/zh
Application granted granted Critical
Publication of TWI709802B publication Critical patent/TWI709802B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Electroluminescent Light Sources (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrochromic Elements, Electrophoresis, Or Variable Reflection Or Absorption Elements (AREA)

Abstract

本發明係有關半導體裝置及其製造方法。目的是在不降低諸如主動矩陣型顯示裝置的半導體裝置中的電晶體的驅動能力的情況下減小寄生電容的電容值。此外，另一目的是以低成本提供一種其中之寄生電容的電容值被減小的半導體裝置。在由與電晶體的閘極電極相同的材料層所形成的佈線與由與源極電極或汲極電極相同的材料層所形成的佈線之間提供除了閘極絕緣層之外的絕緣層。

Description

半導體裝置
本發明係有關半導體裝置及其製造方法。
以液晶顯示裝置為代表的所謂平板顯示器(FPD)具有薄且低功耗的特性。因此，平板顯示器被廣泛使用於各種領域中。其中，由於在每個像素中具有薄膜電晶體(TFT)的主動矩陣型液晶顯示裝置具有高顯示性能，因此市場規模正在顯著擴大。
在用於主動矩陣型顯示裝置的主動矩陣基板之上形成多個掃描線和信號線，並且這些佈線相互交叉，而且其間插入有絕緣層。薄膜電晶體被設置在掃描線與信號線的交叉部位附近，並且每個像素均被切換(例如參見專利文獻1)。
[參考文獻] [專利文獻]
[專利文獻1]日本公告專利申請案No.H04-220627
這裏，在掃描線與信號線的交叉部位中由於其結構而形成了靜電電容(也稱為“寄生電容”)。由於寄生電容會引起信號延遲等並使得顯示品質下降，因此其電容值最好是小的。
作為一種用以減小在掃描線與信號線的交叉部位中產生的寄生電容的方法，例如，提出了一種用以形成覆蓋掃描線的厚絕緣膜的方法；然而，在底部閘極電晶體中，在掃描線與信號線之間形成閘極絕緣層，藉此，在將閘極絕緣層簡單地形成為很厚的情況下降低了電晶體的驅動能力。
鑒於前述問題，在諸如主動矩陣型顯示裝置的半導體裝置中，目的是在不降低電晶體的驅動能力的情況下減小寄生電容的電容值。此外，另一目的是以低成本提供一種其中之寄生電容的電容值被減小的半導體裝置。
在所揭示的本發明中，在由與電晶體的閘極電極相同的材料層所形成的佈線與由與源極電極或汲極電極相同的材料層所形成的佈線之間設置除了閘極絕緣層之外的絕緣層。
本說明書中揭示的本發明的實施例是一種用以製造半導體裝置的方法，該方法包括如下步驟：在基板之上形成第一導電層；在第一導電層之上選擇性地形 成具有多個厚度的抗蝕劑遮罩；使用該抗蝕劑遮罩來蝕刻第一導電層並形成閘極電極和第一佈線；使該抗蝕劑遮罩縮減(recede)以去除該閘極電極之上的抗蝕劑遮罩並留下第一佈線之上的一部分抗蝕劑遮罩；將閘極絕緣層形成為覆蓋該閘極電極、第一佈線以及被留下的抗蝕劑遮罩；在該閘極絕緣層之上形成第二導電層；選擇性地蝕刻第二導電層以形成源極電極和汲極電極並在與被留下的抗蝕劑遮罩重疊的區域中形成與第一佈線重疊的第二佈線；以及形成在與該閘極電極重疊的區域中與該源極電極和汲極電極相接觸的半導體層。
在以上描述中，可以形成含有銦、鎵以及鋅的氧化物半導體層作為該半導體層。
在以上描述中，較佳將第一佈線形成為使得第一佈線之在與被留下的抗蝕劑遮罩重疊的區域中的寬度小於第一佈線之在其他區域中的寬度。另外，較佳將第二佈線形成為使得第二佈線之在與被留下的抗蝕劑遮罩重疊的區域中的寬度小於第二佈線之在其他區域中的寬度。
另外，較佳將第一佈線形成為使得第一佈線之在與被留下的抗蝕劑遮罩重疊的區域中的厚度大於第一佈線之在其他區域中的厚度。另外，較佳將第二佈線形成為使得第二佈線之在與被留下的抗蝕劑遮罩重疊的區域中的厚度大於第二佈線之在其他區域中的厚 度。例如，較佳在第二佈線之上形成另一導電層。請注意，第一佈線和第二佈線可以具有單層結構或疊層結構。
請注意，在本說明書中，半導體裝置指的是可以藉由利用半導體特性而作用的任何裝置；顯示裝置、半導體電路、電子裝置全部包括在半導體裝置的範疇中。
根據所揭示的本發明的一個實施例，在形成第一佈線中使用的抗蝕劑遮罩而被部分地留下，因而減小了由第一佈線和第二佈線所形成的寄生電容的電容值。因此，可以在抑制增加製造步驟數目的同時提供在其中減小了寄生電容的電容值的半導體裝置。
另外，在第一佈線和第二佈線相互重疊的區域中第一佈線或第二佈線的寬度小的情況下，可以進一步減小寄生電容的電容值。
另一方面，在如上所述佈線的寬度局部較小的情況下，該區域中的佈線電阻增大。為了解決此問題，較佳增大該區域中的佈線的厚度。在增大佈線厚度的情況下，可以抑制局部佈線電阻的增大且可以維持半導體裝置的特性。請注意，在所揭示的本發明中，在可以抑制步驟數目的同時可以增加佈線的厚度。
藉由以上步驟，根據所揭示的本發明的一個實施例，可以以低成本提供在其中之寄生電容的電容值減小的高性能半導體裝置。
100:基板
102:導電層
104:抗蝕劑遮罩
106:抗蝕劑遮罩
108:閘極電極
110:第一佈線
112:抗蝕劑遮罩
114:絕緣層
116:導電層
118:源極電極
120:汲極電極
122:第二佈線
124:島狀半導體層
150:電晶體
152:疊層結構
105:抗蝕劑遮罩
109:第一佈線
111:閘極絕緣層
113:半導體層
160:電晶體
162:疊層結構
115:絕緣層
117:半導體層
119:半導體層
121:半導體層
123:半導體層
170:電晶體
172:疊層結構
200:基板
202:閘極電極
204:電容器佈線
206:第一佈線
208:第一端子
210:抗蝕劑遮罩
212:閘極絕緣層
214:源極電極
216:汲極電極
218:第二佈線
220:連接電極
222:第二端子
224:島狀半導體層
226:保護絕緣層
228:透明導電層
230:透明導電層
232:透明導電層
209:抗蝕劑遮罩
201:導電層
203:導電層
205:導電層
207:導電層
234:透明導電層
4001:第一基板
4002:像素部分
4003:信號線驅動電路
4004:掃描線驅動電路
4005:密封劑
4006:第二基板
4008:液晶
4010:薄膜電晶體
4011:薄膜電晶體
4013:液晶元件
4020:絕緣層
4021:絕緣層
4030:像素電極層
4031:對置電極層
4032:絕緣層
4033:絕緣層
4035:柱狀間隔物
4015:連接端子電極
4018:FPC可撓性印刷電路
4016:端子電極
4019:各向異性導電膜
2600:TFT基板
2601:對置基板
2602:密封劑
2603:像素部分
2604:顯示元件
2605:著色層
2606:偏振片
2607:偏振片
2608:佈線電路部分
2609:可撓性線路板
2610:冷陰極管
2611:反射板
2612:電路基板
2613:擴散板
600:基板
650:薄膜電晶體
602:基板
660:第一電極層
670:第二電極層
680:球形顆粒
680a:黑色區域
680b:白色區域
682:填充物
701:薄膜電晶體(TFT)
702:發光元件
703:陰極
704:發光層
705:陽極
711:驅動TFT
712:發光元件
713:陰極
714:發光層
715:陽極
716:遮光膜
717:透光導電薄膜
721:驅動TFT
722:發光元件
723:陰極
724:發光層
725:陽極
727:透光導電薄膜
4501:第一基板
4502:像素部分
4503a,4503b:信號線驅動電路
4504a,4504b:掃描線驅動電路
4505:密封劑
4506:第二基板
4507:填充物
4509:薄膜電晶體
4510:薄膜電晶體
4511:發光元件
4512:電致發光層
4513:第二電極層
4517:第一電極層
4520:分隔壁
4515:連接端子電極
4516:端子電極
4518a,4518b:可撓性印刷電路
4519:各向異性導電膜
2631:海報
2632:廣告
2700:電子書閱讀器
2701:外殼
2703:外殼
2711:鉸鏈
2705:顯示部分
2707:顯示部分
2721:電源開關
2723:操作鍵
2725:揚聲器
9600:電視機
9601:外殼
9603:顯示部分
9605:機座
9607:顯示部分
9609:操作鍵
9610:遙控器
9700:數位相框
9701:外殼
9703:顯示部分
9881:外殼
9882:顯示部分
9883:顯示部分
9884:揚聲器部分
9885:操作鍵
9886:記錄媒體插入部分
9887:連接端子
9888:感測器
9889:微音器
9890:LED燈
9891:外殼
9893:連結部分
9900:拉霸機
9901:外殼
9903:顯示部分
1000:蜂巢式電話
1001:外殼
1002:顯示部分
1003:操作按鈕
1004:外部連接部分
1005:揚聲器
1006:微音器
9400:通信裝置
9401:外殼
9402:操作按鈕
9403:外部輸入端子
9404:微音器
9405:揚聲器
9406:發光部分
9410:顯示裝置
9411:外殼
9412:顯示部分
9413:操作按鈕
190:電晶體
186:半導體層
181:半導體層
183:半導體層
185:半導體層
187:半導體層
192:電晶體
180:半導體層
182:半導體層
184:半導體層
194:電晶體
圖1A~1D是示出實施例1之用以製造半導體裝置的方法的剖面圖。
圖2A~2C是示出實施例1之用以製造半導體裝置的方法的剖面圖。
圖3A~3D是示出實施例2之用以製造半導體裝置的方法的剖面圖。
圖4A~4D是示出實施例2之用以製造半導體裝置的方法的剖面圖。
圖5A~5E是示出實施例3之用以製造半導體裝置的方法的剖面圖。
圖6A~6C是示出實施例4之用以製造半導體裝置的方法的剖面圖。
圖7A~7C是示出實施例4之用以製造半導體裝置的方法的剖面圖。
圖8是實施例4的半導體裝置的平面圖。
圖9A~9C是示出實施例5之用以製造半導體裝置的方法的剖面圖。
圖10是實施例5的半導體裝置的平面圖。
圖11A-1、圖11A-2和圖11B是示出實施例6的半導體裝置的視圖。
圖12是示出實施例6的半導體裝置的視圖。
圖13是示出實施例7的半導體裝置的視圖。
圖14A~14C是示出實施例8的半導體裝置的視圖。
圖15A和圖15B是示出實施例8的半導體裝置的視圖。
圖16A和圖16B是示出電子紙的使用樣式的實例的視圖。
圖17是示出電子書閱讀器的實例的外部視圖。
圖18A是電視裝置的實例的外部視圖且圖18B是數位相框的實例的外部視圖。
圖19A和圖19B是示出娛樂機器(amusement machine)的實例的外部視圖。
圖20A和圖20B是示出蜂巢式電話的實例的外部視圖。
圖21A~21D是示出實施例11之用以製造半導體裝置的方法的剖面圖。
圖22A~22D是示出實施例12之用以製造半導體裝置的方法的剖面圖。
圖23A~23D是示出實施例13之用以製造半導體裝置的方法的剖面圖。
圖24A和圖24B是示出實例1的電晶體的結構的剖面圖。
圖25A和圖25B是示出實例1的電晶體的電氣特性曲線的曲線圖。
參照附圖來詳細地描述實施例。請注意，本發明不限於以下實施例中的描述，並且本領域技術人員明白，在不違離本發明的精神的情況下可以以各種方式來改變本發明的模式和細節。另外，適當時可以以組合方式來實現根據不同實施例的結構。請注意，在下述本發明的結構中，用相同的附圖標記來表示相同的部分或具有類似功能的部分，並省略其重複說明。
[實施例1]
在本實施例中，參照附圖來描述用以製造半導體裝置的方法的實例。
首先，在基板100之上形成導電層102並在導電層102之上選擇性地形成抗蝕劑遮罩104和106(參見圖1A)。請注意，在本實施例中，將抗蝕劑遮罩106形成為厚於抗蝕劑遮罩104。
可以將任何基板使用於基板100，只要其為具有絕緣表面的基板即可，例如玻璃基板。較佳的是該玻璃基板是無鹼玻璃基板。例如，使用諸如鋁矽酸鹽玻璃、鋁硼矽酸鹽玻璃、鋇硼矽酸鹽玻璃等的玻璃材料作為無鹼玻璃基板的材料。此外，作為基板100，可以使用由絕緣體形成的絕緣基板(例如陶瓷基板、石英基板或藍寶石基板)、上面覆蓋有絕緣材料之由諸如矽的半導體材料形成的半導體基板、上面覆蓋有絕 緣材料之由諸如金屬或不銹鋼的導電材料形成的導電基板。還可以使用塑膠基板，只要其能夠在製造步驟中耐受住熱處理即可。
導電層102較佳由諸如鋁(Al)、銅(Cu)、鉬(Mo)、鎢(W)、鈦(Ti)的導電材料所形成。提供濺射法、真空蒸鍍、CVD法等等作為形成方法。在將鋁(或銅)使用於導電層102的情況下，由於鋁本身(或銅本身)具有諸如低耐熱性和易於被腐蝕的缺點，因此較佳將其與具有耐熱性的導電材料相結合地形成。
作為具有耐熱性的導電材料，可以使用包含選自鈦(Ti)、鉭(Ta)、鎢(W)、鉬(Mo)、鉻(Cr)、釹(Nd)和鈧(Sc)的元素的金屬、包含這些元素中的任何作為其成分的合金、包含這些元素的任何的組合的合金、包含這些元素中的任何作為其成分的氮化物等等。可以將具有耐熱性的導電材料與鋁(或銅)堆疊，藉此可以形成導電層102。
可以使用多色調遮罩(multi-tone mask)來形成抗蝕劑遮罩104和106。這裏，多色調遮罩是能夠用多級(multi-level)光強度進行曝光的遮罩。藉由使用多色調遮罩，一次曝光和顯影過程使得能夠形成具有多個厚度(通常為兩種厚度)的抗蝕劑遮罩。藉由使用多色調遮罩，可以抑制步驟的數目。
例如，為了形成具有兩種厚度的抗蝕劑遮罩，較佳使用用三級光強度照射的多色調遮罩來執行曝光， 從而提供曝光區、半曝光區和未曝光區。
提供灰色調遮罩和半色調遮罩，來作為多色調遮罩。灰色調遮罩可以具有一種結構，該結構在具有透光特性的基板之上具有使用光阻擋層形成的光阻擋部分、由光阻擋膜的預定圖案提供的縫隙部分、以及並未設置這些的透射部分。半色調遮罩可以具有一種結構，該結構在具有透光特性的基板之上具有使用光阻擋層形成的光阻擋部分、使用半透射膜形成的半透射部分、以及並未設置這些的透射部分。
可以使用金屬材料來形成用於形成光阻擋部分和縫隙部分的光阻擋膜，並且，例如，較佳地使用鉻、氧化鉻等來形成光阻擋膜。
另外，縫隙部分具有被設置為尺寸小於或等於用於曝光的光的衍射極限(也稱為解析度極限)的縫隙(包括點、網孔等等)。因此，光透射率得到控制。請注意，縫隙部分143可以具有規則或不規則間隔的縫隙。
可以使用具有透光特性的MoSiN、MoSi、MoSiO、MoSiON、CrSi等來形成半透光部分。
藉由使用此類多色調遮罩的曝光和顯影，可以形成具有不同厚度的抗蝕劑遮罩104和106。
請注意，用以製造抗蝕劑遮罩104和106的方法不限於上述方法。可以藉由能夠用來選擇性地形成具有不同厚度的膜的方法(例如噴墨法)來形成上述抗蝕 劑遮罩。
接下來，使用上述抗蝕劑遮罩104和106來蝕刻導電層102，從而形成閘極電極108和第一佈線110(參見圖1B)。
可以使用乾式蝕刻或者可以使用濕式蝕刻，來作為上述蝕刻處理。為了改善稍後形成的閘極絕緣層等的覆蓋度並防止連接斷開，較佳執行蝕刻而使得閘極電極108和第一佈線110的端部呈錐形。例如，該端部較佳呈具有20°或以上且小於90°的錐角的錐形。這裏，“錐角”指的是當從剖面方向觀看具有錐形形狀的層時由錐形層的側面與其底面所形成的角。
接下來，使抗蝕劑遮罩104和106縮減以使閘極電極108的表面暴露出，藉此而在第一佈線110之上形成抗蝕劑遮罩112(參見圖1C)。例如，可以提供使用氧電漿的灰化處理，來作為用以使抗蝕劑遮罩104和106縮減的方法；然而，不應將所揭示的本發明解釋為局限於該方法。
接下來，將閘極絕緣層114形成為覆蓋閘極電極108、第一佈線110和抗蝕劑遮罩112(參見圖1D)。可以使用諸如矽氧化物、矽氧氮化物、矽氮化物、矽氮氧化物、氧化鋁或氧化鉭的材料來形成閘極絕緣層114。還可以藉由堆疊由這些材料形成的膜來形成絕緣層114。較佳藉由濺射法等將這些膜形成為厚度大於或等於5nm且小於或等於250nm。例如，可以藉 由濺射法形成厚度為100nm的矽氧化物膜，來作為閘極絕緣層114。
或者，可以藉由濺射法與CVD法(電漿CVD法等)的結合來形成具有疊層結構的閘極絕緣層114。例如，藉由電漿CVD法來形成下層的閘極絕緣層114(與閘極電極108接觸的區域)並藉由濺射法來形成上層的閘極絕緣層114。由於藉由電漿CVD法很容易形成具有良好階梯覆蓋度的膜，因此其適合於在閘極電極108正上方形成膜的方法。在使用濺射法的情況下，由於與使用電漿CVD法的情況相比其易於減小膜中的氫濃度，因此藉由用濺射法在與半導體層接觸的區域中提供膜，可以防止閘極絕緣層114中的氫擴散到半導體層中。特別是，在使用氧化物半導體材料形成半導體層的情況下，由於認為氫對特性具有極大的影響，因此採用此類結構是有效的。
請注意，在本說明書中，氧氮化物指的是包含的氧(原子數)多於氮的物質。例如，矽氧氮化物是包含分別在50原子%~70原子%、0.5原子%~15原子%、25%~35原子%、以及0.1%~10原子%範圍內的氧、氮、矽和氫的物質。此外，氮氧化物指的是包含的氮(原子數)多於氧的物質。例如，矽氮氧化物是包含分別在5原子%~30原子%、20原子%~55原子%、25原子%~35原子%、以及10原子%~25原子%範圍內的氧、氮、矽和氫的物質。請注意，上 述範圍是針對使用盧瑟福背向散射分析(RBS)和氫前向散射分析(HFS)來實施測量的情況的範圍。此外，組成元素的含量比的總和不超過100原子%。
接下來，在閘極絕緣層114之上形成導電層116(參見圖2A)。可以使用類似於導電層102的材料和方法來形成導電層116。例如，可以將導電層116形成為具有鉬膜或鈦膜的單層結構。或者，例如，導電層116可以被形成為具有疊層結構且可以具有例如鋁膜和鈦膜的疊層結構。可以採用其中依次堆疊鈦膜、鋁膜和鈦膜的三層結構。可以採用其中依次堆疊鉬膜、鋁膜和鉬膜的三層結構。此外，可以使用含釹的鋁膜(Al-Nd膜)作為用於這些疊層結構的鋁膜。又或者，導電層116可以具有含矽的鋁膜的單層結構。
接下來，選擇性地蝕刻導電層116以形成源極電極118、汲極電極120和第二佈線122(參見圖2B)。
請注意，根據用於驅動電晶體的方法，源極電極118可以充當汲極電極且汲極電極120可以充當源極電極。因此，可以根據功能或情況來轉換源極和汲極的名稱(denomination)。另外，這些名稱是為了方便而起的名稱而不是確定其功能的名稱。
雖然在本實施例中並未描述，但在以上步驟之後，可以對閘極絕緣層114、源極電極118和汲極電極120進行表面處理。可以應用使用惰性氣體和/或反應氣體等的電漿處理，來作為表面處理。
例如，可以藉由將諸如氬(Ar)氣的惰性氣體引入到處於真空狀態的腔室中並給物件施加偏壓以在電漿狀態下實施電漿處理。當Ar氣被引入到腔室中時，電子和Ar陽離子以電漿的形式存在，並且使Ar陽離子在陰極方向上加速。經加速的Ar陽離子與基板100之上形成的閘極絕緣層114、源極電極118和汲極電極120的表面相碰撞，藉此經由濺射來蝕刻這些表面且可以修改(modify)閘極絕緣層114、源極電極118和汲極電極120的表面。請注意，此類電漿處理也可以稱為“反向濺射”處理。
當藉由向基板100側施加偏壓來實施電漿處理時，可以藉由濺射來有效地蝕刻閘極絕緣層114、源極電極118和汲極電極120的表面。另外，當在閘極絕緣層114的表面上形成凸起和凹坑時，用電漿處理藉由濺射來優先蝕刻閘極絕緣層114的凸起，使得可以改善閘極絕緣層114的表面的平面性。
除氬氣之外，還可以使用氦氣，來用作上述電漿處理。或者，可以使用其中向氬氣或氦氣添加氧氣、氫氣、氮氣等的氛圍。又或者，可以使用其中向氬氣或氦氣添加Cl2、CF4等的氛圍。
接下來，在將半導體層形成為覆蓋閘極絕緣層114、源極電極118和汲極電極120之後，選擇性地蝕刻半導體層，以便形成島狀半導體層124，其中，其至少一部分與源極電極118和汲極電極120相接觸 (參見圖2C)。對用於島狀半導體層124的材料沒有特別限制。例如，可以使用以矽為基的半導體材料(例如單晶矽、多晶矽或非晶矽)、以鍺為基的半導體材料等來形成島狀半導體層124。或者，可以使用化合物半導體材料，例如矽鍺、碳化矽、砷化鎵或磷化銦。特別是，當使用氧化物半導體材料(金屬氧化物半導體材料)時，可以提供具有優異特性的半導體裝置。在本實施例中，描述了使用氧化物半導體材料作為島狀半導體層124的情況。
請注意，提供以InMO3(ZnO)m(m>0)為代表的材料，作為上述氧化物半導體材料的實例。這裏，M表示選自鎵(Ga)、鐵(Fe)、鎳(Ni)、錳(Mn)和鈷(Co)的金屬元素中的一種或多種。例如，當選擇Ga作為M時，除只選擇Ga的情況之外，還包括選擇除Ga之外的上述金屬元素的情況，例如Ga和Ni、或Ga和Fe。此外，在上述氧化物半導體中，在某些情況下，除了作為M而包含的金屬元素之外，還包含過渡金屬元素(例如Fe或Ni)或過渡金屬的氧化物作為雜質元素。當然，氧化物半導體材料不限於上述材料，可以使用各種氧化物半導體材料，例如氧化鋅或氧化銦。
在氧化物半導體中可以包含絕緣雜質。應用如下物質作為雜質：以矽氧化物、氧化鍺、氧化鋁等為代表的絕緣氧化物；以矽氮化物、氮化鋁等為代表的絕 緣氮化物；或者諸如矽氧氮化物或鋁氧氮化物的絕緣氧氮化物。
以氧化物半導體的導電性不退化的濃度向氧化物半導體添加絕緣氧化物或絕緣氮化物。
在氧化物半導體中包含絕緣雜質，藉此可以抑制氧化物半導體的結晶。氧化物半導體的結晶受到抑制，藉此可以使薄膜電晶體的特性穩定。例如，使以In-Ga-Zn-O為基的氧化物半導體包含諸如矽氧化物的雜質。因此，甚至可以藉由300℃~600℃的熱處理來防止氧化物半導體的結晶或微晶顆粒的產生。
在其中以In-Ga-Zn-O為基的氧化物半導體層是通道形成區的薄膜電晶體的製造過程中，可以藉由熱處理來改善S值(亞閾值擺動值)或場效應遷移率。即使在此類情況下，也可以如上所述地防止結晶和微晶顆粒的產生，藉此可以防止薄膜電晶體常開(normally-on)。此外，即使在將熱應力或偏置應力(bias stress)添加於薄膜電晶體的情況下，也可以防止閾值電壓的變化。
在使用以In-Ga-Zn-O為基的氧化物半導體作為氧化物半導體材料來形成島狀半導體層124的情況下，可以採用，例如，使用包含In、Ga和Zn(In2O3：Ga2O3：ZnO=1：1：1)的氧化物半導體靶材的濺射法。例如，可以在以下條件下實施該濺射；基板100與靶材之間的距離是30mm~500mm；壓力是 0.1Pa~2.0Pa；直流(DC)電源是0.25kW至5.0kW；溫度是20℃~100℃；氛圍是諸如氬氣的稀有氣體氛圍、氧化物氛圍、或諸如氬氣的稀有氣體與氧化物的混合氛圍。
或者，在藉由濺射法使用以In-Ga-Zn-O為基的氧化物半導體來形成島狀半導體層124的情況下，在包含In、Ga和Zn的氧化物半導體靶材中可以包含絕緣雜質。該雜質是以矽氧化物、氧化鍺、氧化鋁等為代表的絕緣氧化物；以矽氮化物、氮化鋁等為代表的絕緣氮化物；或者以矽氧氮化物或鋁氧氮化物為代表的絕緣氧氮化物。例如，在氧化物半導體靶材中較佳包含百分比為0.1重量%至10重量%的SiO2，更佳包含百分比為1重量%至6重量%的SiO2。在氧化物半導體中含有絕緣雜質，藉此，很容易使要被形成的氧化物半導體為非晶體。此外，當對氧化物半導體膜實施熱處理時，可以防止氧化物半導體膜結晶。
在本實施例中，描述了形成使用具有單層的氧化物半導體材料的島狀半導體層124的情況；然而，島狀半導體層124可以具有疊層結構。例如，在導電層116之上形成具有與島狀半導體層124相同的組成元素但其組成比不同的半導體層(在下文中稱為“具有高導電性的半導體層”)。當實施在其中形成源極電極和汲極電極的蝕刻時，蝕刻半導體層，然後，形成具有與島狀半導體層124相同的成分的半導體層(在下文中稱為 “具有正常導電性的半導體層”)。因此，可以採用此結構來代替上述結構。在這種情況下，由於在源極電極(或汲極電極)與具有正常導電性的半導體層之間提供了具有高導電性的半導體層，因此可以改善元件特性。
具有高導電性的半導體層和具有正常導電性的半導體層的膜形成條件較佳是不同的。例如，在具有高導電性的半導體層的膜形成條件中氧氣與氬氣的流速比小於具有正常導電性的半導體層的膜形成條件中的流速比。具體而言，在稀有氣體(諸如氬氣或氦氣)氛圍中或在包含10%或以下的氧氣和90%或以上的稀有氣體的氛圍中形成具有高導電性的半導體層。在氧氣氛圍中或其中氧氣的流速是稀有氣體的1倍或以上的氛圍中形成具有正常導電性的半導體層。以這種方式，可以形成具有不同導電性的兩種半導體層。
請注意，較佳使用脈衝直流(DC)電源，因為可以減少灰塵且膜厚度可以是均勻的。此外，在島狀半導體層124在上述電漿處理之後未被暴露於空氣而形成的情況下，可以防止灰塵或水分附著於閘極絕緣層114與島狀半導體層124之間的介面。另外，可以抑制雜質附著於源極電極118和汲極電極120的表面、表面的氧化等等。請注意，島狀半導體層124的厚度可以約為5nm~200nm。
作為上述濺射法，可以採用其中將高頻電源使用 於濺射電源的RF濺射法、其中使用直流電源的DC濺射法、其中以脈衝方式施加直流偏壓的脈衝DC濺射法等等。
藉由以上步驟，可以形成其中使用島狀半導體層124作為通道形成區的電晶體150。此外，在第二佈線122與第一佈線110重疊的區域(第一佈線110與第二佈線122相互交叉的區域)中，可以形成第一佈線110、抗蝕劑遮罩112、閘極絕緣層114和第二佈線122的疊層結構152。因此，可以在抑制製造步驟的數目增加的同時減小寄生電容的電容值。
請注意，在形成使用氧化物半導體材料的島狀半導體層124之後，較佳實施在100℃至800℃下、通常在200℃至400℃下的熱處理。例如，可以在氮氣氛圍中在350℃下實施熱處理一小時。藉由此熱處理，發生包括在島狀半導體層124中之以In-Ga-Zn-O為基的氧化物半導體的原子級別(atomic level)的重新排列。此熱處理(包括光退火等)在釋放妨礙島狀半導體層124中載流子移動的變形(distortion)方面很重要。請注意，對上述熱處理的時間沒有特別限制，只要其在形成島狀半導體層124(或蝕刻之前的半導體層)之後即可。
可以對使用氧化物半導體材料的島狀半導體層124進行氧自由基(radical)處理。藉由氧自由基處理，很容易使電晶體150常閉(normally off)。另外， 自由基處理可以修復由島狀半導體層124的蝕刻引起的損傷。可以在包含氧、He、Ar等的O2、N2O、N2的氛圍中實施自由基處理。或者，可以在其中向上述氛圍中添加有Cl2和CF4的氛圍中實施自由基處理。請注意，較佳在不向基板100側施加偏壓的情況下實施自由基處理。
然後，將保護絕緣層(未顯示出)形成為覆蓋電晶體150和疊層結構152。可以藉由CVD法、濺射法等用由諸如矽氧化物、矽氮化物、矽氧氮化物、矽氮氧化物、氧化鋁、氮化鋁、鋁氧氮化物或鋁氮氧化物的材料所形成的單層膜或疊層膜來形成保護絕緣層。或者，可以藉由旋塗法、液滴排出(droplet discharge)法(例如噴墨法、絲網印刷、膠版印刷)等，用由具有耐熱性的有機材料(諸如聚醯亞胺、丙烯酸、苯並環丁烯、聚醯胺或環氧樹脂)所形成的膜來形成保護絕緣層。除此類有機材料之外，也可以使用低介電常數材料(低k材料)、以矽氧烷為基的樹脂、PSG(磷矽酸鹽玻璃)、BPSG(硼磷矽酸鹽玻璃)等等。請注意，以矽氧烷為基的樹脂是由以矽氧烷為基的材料作為原材料形成且具有Si-O-Si鍵的樹脂。可以使用有機基(例如烷基或芳基)或氟代基作為取代基。有機基可以包括氟代基。
然後，形成各種電極和佈線，藉此完成了提供有電晶體150的半導體裝置。
如在本實施例中所述，在第一佈線與第二佈線之間提供使用多色調遮罩形成的抗蝕劑遮罩的一部分，藉此可以在抑制製造步驟數目增加的同時減小寄生電容的電容值。
請注意，適當時可以與任何其他實施例或實例結合地實現本實施例。
[實施例2]
在本實施例中，參照附圖來描述用以製造半導體裝置的方法的不同於上述實施例的實例。請注意，本實施例中的製造半導體裝置的步驟的許多部分與在其他實施例中的那些部分相同。因此，在下文中，將省略對與上述實施例相同的部分的描述並將詳細描述與上述實施例不同的部分。
首先，在基板100之上形成導電層102並在導電層102之上選擇性地形成抗蝕劑遮罩104和105(參見圖3A)。請注意，在本實施例中，抗蝕劑遮罩104和抗蝕劑遮罩105具有幾乎相同的厚度。
對於基板100和導電層102的細節，可以參考實施例1；因此這裏省略其描述。
可以在不使用任何特殊方法的情況下製造抗蝕劑遮罩104和105。當然，可以使用多色調遮罩，或者可以使用噴墨法。
接下來，使用抗蝕劑遮罩104和105來蝕刻導電 層102，以便形成閘極電極108和第一佈線109(參見圖3B)。
對於上述蝕刻處理的細節，也可以參考實施例1。請注意，在上述蝕刻處理之後，去除抗蝕劑遮罩104和105。
接下來，將絕緣層111形成為覆蓋閘極電極108和第一佈線109(參見圖3C)。可以使用諸如矽氧化物、矽氧氮化物、矽氮化物、矽氮氧化物、氧化鋁和氧化鉭的材料來形成閘極絕緣層111。或者，可以使用具有耐熱性的有機材料，諸如聚醯亞胺、丙烯酸、苯並環丁烯、聚醯胺或環氧樹脂。除此類有機材料之外，可以使用低介電常數材料(低k材料)、以矽氧烷為基的樹脂、PSG(磷矽酸鹽玻璃)、BPSG(硼磷矽酸鹽玻璃)等等。或者，可以藉由堆疊由這些材料所形成的膜來形成絕緣層111。特別是，較佳使用低介電常數材料，因為可以有效地減小寄生電容。藉由濺射法等將這些膜形成為厚度大於或等於50nm、較佳大於或等於200nm、更佳大於或等於500nm。例如，可以藉由濺射法形成厚度為250nm的矽氧化物膜作為絕緣層111。
接下來，選擇性地蝕刻上述絕緣層111以形成覆蓋第一佈線109的半導體層113(參見圖3D)。可以使用乾式蝕刻或者可以使用濕式蝕刻，來作為上述蝕刻處理。藉由蝕刻處理，閘極電極108的表面被暴露出。
接下來，將閘極絕緣層114形成為覆蓋閘極電極108、半導體層113等(參見圖4A)。對於閘極絕緣層114的細節，可以參考實施例1。
接下來，在閘極絕緣層114之上形成導電層116(參見圖4B)。可以使用類似於導電層102的材料和方法來形成導電層116。例如，可以將導電層116形成為具有鉬膜或鈦膜的單層結構。或者，例如，導電層116可以被形成為具有疊層結構且可以具有鋁膜與鈦膜的疊層結構。可以採用其中依次堆疊鈦膜、鋁膜和鈦膜的三層結構。可以採用其中依次堆疊鉬膜、鋁膜和鉬膜的三層結構。此外，可以使用含釹的鋁膜(Al-Nd膜)作為用於這些疊層結構的鋁膜。又或者，導電層116可以具有含矽的鋁膜的單層結構。
接下來，選擇性地蝕刻導電層116以形成源極電極118、汲極電極120和第二佈線122(參見圖4C)。
雖然在本實施例中並未描述，但在以上步驟之後，可以對閘極絕緣層114、源極電極118和汲極電極120進行表面處理。可以實施使用惰性氣體和/或反應氣體等的電漿處理，來作為表面處理。對於電漿處理的細節，可以參考實施例1。
接下來，在將半導體層形成為覆蓋閘極絕緣層114、源極電極118和汲極電極120之後，選擇性地蝕刻半導體層，以便形成島狀半導體層124，在其中其至少一部分與源極電極118和汲極電極120相接觸 (參見圖4D)。對於島狀半導體層124的細節，可以參考實施例1。請注意，在本實施例中，描述了其中使用氧化物半導體材料作為島狀半導體層124的情況。
請注意，同樣在本實施例中，該半導體層可以具有如實施例1中所述的疊層結構。在與源極電極(或汲極電極)接觸的部分中提供具有高導電性的半導體層，藉此可以改善元件特性。
此外，對於形成島狀半導體層124的細節，可以參考實施例1。對於對島狀半導體層124進行的各種處理的細節，也可以參考實施例1。
藉由以上步驟，可以形成在其中使用島狀半導體層124作為通道形成區的電晶體160。此外，在第二佈線122與第一佈線109重疊的區域(第一佈線109與第二佈線122相互交叉的區域)中，可以形成第一佈線109、半導體層113、閘極絕緣層114和第二佈線122的疊層結構162。因此，可以減小寄生電容的電容值。
然後，將保護絕緣層(未顯示出)形成為覆蓋電晶體160和疊層結構162。對於細節，可以參考實施例1。然後，形成各種電極和佈線，藉此完成提供有電晶體160的半導體裝置。
如在本實施例中所述，在第一佈線與第二佈線之間提供除閘極絕緣層之外的絕緣層，藉此可以在不增 加閘極絕緣層的厚度的情況下減小寄生電容的電容值。換言之，可以在不使元件特性退化的情況下減小寄生電容的電容值。
請注意，適當時可以與任何其他實施例或實例結合地實現本實施例。
[實施例3]
在本實施例中，參照附圖來描述用以製造半導體裝置的步驟的不同於上述實施例的實例。請注意，本實施例中的製造半導體裝置的方法的許多部分與在其他實施例中的那些部分相同。因此，將省略對與上述實施例相同的部分的描述並將詳細描述與上述實施例不同的部分。
首先，在基板100之上形成導電層102並在導電層102之上選擇性地形成抗蝕劑遮罩104和105(參見圖5A)。請注意，在本實施例中，抗蝕劑遮罩104和抗蝕劑遮罩105具有幾乎相同的厚度。
對於基板100和導電層102的細節，可以參考實施例1；因此這裏省略其描述。
可以在不使用任何特殊方法的情況下製造抗蝕劑遮罩104和105。當然，可以使用多色調遮罩，或者可以使用噴墨法。
接下來，使用抗蝕劑遮罩104和105來蝕刻導電層102，以便形成閘極電極108和第一佈線109(參見 圖5B)。
對於上述蝕刻處理的細節，也可以參考實施例1。請注意，在上述蝕刻處理之後，去除抗蝕劑遮罩104和105。
接下來，將閘極絕緣層114、絕緣層115、導電層116和具有高導電性的半導體層117依次堆疊，從而覆蓋閘極電極108和第一佈線109(參見圖5C)。
對於閘極絕緣層114和導電層116的細節，可以參考實施例1等。對於絕緣層115，可以參考實施例2中的絕緣層111的細節。另外，具有高導電性的半導體層117對應於實施例1等中的“具有高導電性的半導體層”。
閘極絕緣層114與絕緣層115的組合較佳是其中可以獲得稍後步驟的蝕刻中的選擇比的組合。例如，當將矽氧化物與矽氮化物組合時，可以較佳獲得蝕刻中的選擇比。在本實施例中，描述了使用矽氧化物來形成閘極絕緣層114且使用矽氮化物來形成絕緣層115的情況。
例如，可以藉由使用包含In、Ga和Zn(In2O3：Ga2O3：ZnO=1：1：1)的氧化物半導體靶材的濺射法來形成具有高導電性的半導體層117。例如，可以在以下條件下實施濺射；基板100與靶材之間的距離是30mm~500mm；壓力是0.1Pa~2.0Pa；直流(DC)電源是0.25kW~5.0kW；溫度是20℃~100℃；氛 圍是諸如氬氣的稀有氣體氛圍、或諸如氬氣的稀有氣體與氧化物的混合氛圍。
更具體地說，較佳在氧氣流速小的條件下形成上述具有高導電性的半導體層117。例如，所述氛圍可以是稀有氣體(諸如氬氣或氦氣)氛圍、或者包含10%或以下的氧氣和90%或以上的稀有氣體的氛圍。因此，降低了膜形成氛圍的氧濃度，藉此可以獲得具有高導電性的半導體層。
在以上說明中，描述了其中將氧化物半導體材料使用於電晶體的半導體層的情況作為實例；然而，可以使用諸如矽、鍺、矽鍺、碳化矽、砷化鎵或磷化銦的半導體材料。例如，在將矽使用於電晶體的半導體層的情況下，可以使用在其中向矽中添加有磷(P)、硼(B)等的材料來形成具有高導電性的半導體層117。
提供具有高導電性的半導體層117，藉此可以改善元件特性。然而，具有高導電性的半導體層117不是必要元件且適當時可以被省略。
接下來，選擇性地蝕刻絕緣層115、導電層116和具有高導電性的半導體層117，以便形成源極電極118、具有高導電性的半導體層119、汲極電極120、具有高導電性的半導體層121、第二佈線122和具有高導電性的半導體層123(參見圖5D)。
如上所述，較佳在可以得到蝕刻絕緣層115比蝕刻閘極絕緣層114更容易的條件下實施蝕刻處理。在 可以得到蝕刻絕緣層115比蝕刻閘極絕緣層114更容易的條件下實施蝕刻處理極為重要。其原因如下。絕緣層115的厚度大於閘極絕緣層114的厚度。在蝕刻絕緣層115比蝕刻閘極絕緣層114更不容易的條件下實施蝕刻處理的情況下，由於閘極絕緣層114的蝕刻而引起閘極絕緣層114的厚度變化，並且存在元件特性退化的問題。請注意，除上述條件之外，對蝕刻處理沒有特別限制。
接下來，在將半導體層形成為覆蓋閘極絕緣層114、源極電極118、具有高導電性的半導體層119、汲極電極120和具有高導電性的半導體層121之後，選擇性地蝕刻半導體層，從而將島狀半導體層124形成為其至少一部分與具有高導電性的半導體層119和具有高導電性的半導體層121相接觸(參見圖5E)。對於島狀半導體層124的細節，可以參考實施例1。
此外，對於形成島狀半導體層124的細節，可以參考實施例1。對於對島狀半導體層124進行的各種處理的細節，也可以參考實施例1。
藉由以上步驟，可以形成使用島狀半導體層124作為通道形成區的電晶體170。此外，在第二佈線122與第一佈線109重疊的區域(第一佈線109與第二佈線122相互交叉的區域)中，可以形成第一佈線109、閘極絕緣層114、絕緣層115、第二佈線122和具有高導電性的半導體層123的疊層結構172。因 此，可以減小寄生電容的電容值。
然後，將保護絕緣層(未顯示出)形成為覆蓋電晶體170和疊層結構172。對於細節，可以參考實施例1。然後，形成各種電極和佈線，藉此完成提供有電晶體170的半導體裝置。
如在本實施例中所述，在第一佈線與第二佈線之間提供除閘極絕緣層之外的絕緣層，由此可以在不增加閘極絕緣層的厚度的情況下減小寄生電容的電容值。換言之，可以在不使元件特性退化的情況下減小寄生電容的電容值。另外，在可以得到選擇比的條件下實施絕緣層和閘極絕緣層的蝕刻處理，以便可以提供其中元件特性的變化受到抑制的半導體裝置。
請注意，適當時可以與任何其他實施例或實例結合地實現本實施例。
[實施例4]
在本實施例中，參照附圖來描述製造主動矩陣基板的步驟，其為半導體裝置的使用樣式的實例。請注意，在本實施例中描述的製造步驟的許多部分與實施例1~3中的那些相同。因此，在下文中，將省略對與上述實施例相同的部分的描述並將詳細描述與上述實施例不同的部分。請注意，在以下說明中，圖6A~6C和圖7A~7C是剖面圖而圖8是平面圖。另外，圖6A~6C和圖7A~7C中的A1-A2、B1-B2和 C1-C2是分別對應於圖8中的A1-A2、B1-B2和C1-C2的區域。
首先，在具有絕緣表面的基板200之上形成佈線和電極(閘極電極202、電容器佈線204、第一佈線206和第一端子208)(參見圖6A)。請注意，為了方便起見，在圖中區別地示出了閘極電極202和第一佈線206，以便清楚說明佈線的交叉部分；然而，當然可以使用在其中將閘極電極202與第一佈線206集成在一起的結構。
在本實施例中，描述了在實施例1中描述的方法的情況，換言之，即使用多色調遮罩來形成上述佈線和電極的情況。具體地說，在形成上述佈線和電極之後，使抗蝕劑遮罩縮減，以便在第一佈線206的一部分之上留下抗蝕劑遮罩210(參見圖6A)。對於形成抗蝕劑遮罩的方法、使抗蝕劑遮罩縮減的方法等，可以參考實施例1。
請注意，可以使用與閘極電極202相同的材料和相同的製造方法來同時形成電容器佈線204和第一端子208。對於閘極電極202的材料和製造方法的細節，可以參考實施例1。
接下來，在閘極電極202之上形成閘極絕緣層212並選擇性地蝕刻閘極絕緣層212以便暴露第一端子208，藉此形成接觸孔(參見圖6B)。對蝕刻處理沒有特別限制。可以使用濕式蝕刻，或者可以使用乾式 蝕刻。
接下來，在形成覆蓋閘極絕緣層212和第一端子208的導電層之後，選擇性地蝕刻導電層，從而形成源極電極214(或汲極電極)、汲極電極216(或源極電極)、第二佈線218、連接電極220和第二端子222(參見圖6C)。請注意，為方便起見，在圖中區別地示出了源極電極214和第二佈線218，以便清楚說明佈線的交叉部分；然而，當然可以使用在其中將源極電極214與第二佈線218集成在一起的結構。
對於上述導電層的材料和製造方法，可以參考實施例1等中的導電層102的細節。對蝕刻處理沒有特別限制；然而，與使用濕式蝕刻處理的情況相比，在使用乾式蝕刻處理的情況下，可以實現佈線結構的小型化。
例如，連接電極220可以藉由在閘極絕緣層212中形成的接觸孔直接與第一端子208接觸。此外，可以將第二端子222電連接到第二佈線218(包括源極電極214)。
接下來，在將半導體層形成為至少覆蓋源極電極214和汲極電極216之後，選擇性地蝕刻半導體層以形成島狀半導體層224(參見圖7A)。這裏，島狀半導體層224與源極電極214和汲極電極216的部分相接觸。對於島狀半導體層224的細節，也可以參考實施例1。請注意，同樣在本實施例中，描述了將使用氧 化物半導體材料的島狀半導體層124形成為具有單層結構的情況。
請注意，較佳在形成使用氧化物半導體材料的島狀半導體層224之後實施在100℃~800℃、通常在200℃~400℃下的熱處理。例如，可以在氮氣氛圍中在350℃下實施熱處理一小時。對熱處理的時間沒有特別限制，只要其在形成島狀半導體層224(或蝕刻之前的半導體層)之後即可。對於其他處理的細節，可以參考實施例1等。
藉由上述步驟，電晶體250完成。
接下來，形成覆蓋電晶體250的保護絕緣層226並選擇性地蝕刻保護絕緣層226以便形成到達汲極電極216、連接電極220和第二端子222的接觸孔(參見圖7B)。
接下來，形成分別電連接到汲極電極216、連接電極220和第二端子222的透明導電層228、230和232(參見圖7C和圖8)。
透明導電層228充當像素電極且透明導電層230和232充當用於與可撓性印刷電路(FPC)連接的佈線或電極。更具體地說，在連接電極220之上形成的透明導電層230可以用作充當閘極佈線(在本實施例中為第一佈線206)的輸入端子的用於連接的端子電極，並且在第二端子222之上形成的透明導電層232可以用作充當源極佈線(在本實施例中為第二佈線218)的 輸入端子的用於連接的端子電極。
另外，可以由電容器佈線204、閘極絕緣層212和透明導電層228來形成儲存電容。
可以使用諸如氧化銦(In2O3)、氧化銦氧化錫合金(In2O3-SnO2，簡稱為ITO)或氧化銦氧化鋅合金(In2O3-ZnO)的材料來形成透明導電層228、230和232。例如，在藉由濺射法、真空蒸鍍法等來形成包含上述材料的膜之後，藉由蝕刻來去除不需要的部分，藉此可以形成透明導電層228、230和232。
藉由上述步驟，可以完成包括底部閘極電晶體和諸如儲存電容的元件的主動矩陣基板。例如，在藉由使用該主動矩陣基板來製造主動矩陣型液晶顯示裝置的情況下，可以在主動矩陣基板與提供有對置電極的對置基板之間提供液晶層，並且可以將主動矩陣基板與對置基板相互固定。
如在本實施例中所述，在第一佈線與第二佈線之間提供使用多色調遮罩形成的抗蝕劑遮罩的一部分，藉此可以在抑制製造步驟數目增加的同時減小寄生電容的電容值。
在本實施例中，依照在實施例1中描述的方法描述了用以製造主動矩陣基板的方法；然而，所揭示的本發明不限於此。可以藉由在實施例2或3中描述的方法來製造主動矩陣基板。請注意，適當時可以與任何其他實施例或實例結合地實現本實施例。
[實施例5]
在本實施例中，參照附圖來描述製造主動矩陣基板的步驟的另一實例。請注意，本實施例中的製造半導體裝置的方法的許多部分與在實施例1~4中的那些部分相同。因此，在下文中，將省略對與上述實施例相同的部分的描述並將詳細描述與上述實施例不同的部分。請注意，在以下說明中，圖9A~9C是剖面圖而圖10是平面圖。另外，圖9A~9C中的A1-A2、B1-B2和C1-C2是分別對應於圖10中的A1-A2、B1-B2和C1-C2的區域。
首先，在具有絕緣表面的基板200之上形成導電層並使用多色調遮罩在導電層之上形成抗蝕劑遮罩209。使用抗蝕劑遮罩209來蝕刻導電層以形成導電層201、203、205和207(參見圖9A)。
對於導電層和抗蝕劑遮罩的細節，可以參考實施例1~4。請注意，在上述蝕刻中，導電層201、203和207被形成為厚於最後形成的電極等。另外，C1-C2中的導電層205的寬度小於其在其他區域中的寬度。
接下來，在使抗蝕劑遮罩209縮減以使導電層201、203和207的表面暴露出之後，藉由減薄(thinning)處理來形成閘極電極202、電容器佈線204、第一佈線206和第一端子208(參見圖9B)。在 使抗蝕劑遮罩209縮減的階段，在導電層205的一部分之上部分地留下抗蝕劑遮罩210。因此，只將未留下抗蝕劑遮罩210的區域減薄。
可以使用各種蝕刻處理，來作為減薄處理。請注意，第一佈線206的寬度由於蝕刻處理而略小於導電層205的寬度。
然後，形成閘極絕緣層212、源極電極214、汲極電極216、第二佈線218、連接電極220、第二端子222、島狀半導體層224、保護絕緣層226、透明導電層228、230、232和234等，藉此完成主動矩陣基板(參見圖9C和圖10)。對於形成閘極絕緣層212的步驟之後的步驟，可以參考實施例4等。請注意，在本實施例中，當形成透明導電層228等時，還在第二佈線218之上的與第一佈線206重疊的區域中形成透明導電層234。
在本實施例中，第一佈線206和第二佈線218的寬度在第一佈線206與第二佈線218相互交叉的區域中被減小。因此，可以進一步減小在佈線的交叉區域中形成的寄生電容的電容值。在第一佈線206與第二佈線218相互交叉的區域中，第一佈線206被形成為較厚，且在第二佈線218之上提供透明導電層234。因此，可以防止由於佈線寬度減小而引起的佈線電阻的增大，並且可以抑制半導體裝置的性能的下降。
請注意，在本實施例中，採用如下的結構，亦即 在該結構中第一佈線206與第二佈線218相互交叉的區域中的佈線的寬度和厚度不同於佈線之在其他區域中的寬度和厚度；然而，所揭示的本發明不限於此。而且，在電容器佈線204與第二佈線218的交叉區域中，可以採用類似於上述結構的結構。在這種情況下，還可以減小在電容器佈線204與第二佈線218的交叉區域中存在的寄生電容的電容值。
適當時可以與任何其他實施例或實例結合地實現本實施例。
[實施例6]
在本實施例中，描述了製造薄膜電晶體並在像素部分中和驅動電路中使用該薄膜電晶體來製造具有顯示功能的半導體裝置(也稱為顯示裝置)的情況。此外，可以在與像素部分相同的基板之上形成一部分或整個驅動電路，由此可以獲得面板上系統(system-on-panel)。
顯示裝置包括顯示元件。可以使用液晶元件(也稱為液晶顯示元件)、發光元件(也稱為發光顯示元件)等等，來作為顯示元件。發光元件在其範疇內包括由電流或電壓控制其亮度的元件，具體地說包括無機電致發光(EL)元件、有機EL元件等等。此外，可以使用藉由電效應來改變其對比度的顯示介質，例如電子墨水。
此外，顯示裝置包括其中密封有顯示元件的面板、以及其中在面板上安裝有包括控制器的IC等的模組。此外，形成顯示裝置的元件基板被提供有用以向每個像素部分中的顯示元件供應電流的裝置。具體地說，元件基板可以處於只形成顯示元件的像素電極之後的狀態，或處於在形成將是像素電極的導電膜之後和蝕刻導電膜之前的狀態。
請注意，本說明書中的顯示裝置意指影像顯示裝置、顯示裝置、光源(包括照明裝置)等。此外，該顯示裝置在其範疇內還包括以下模組：附接有諸如FPC(可撓性印刷電路)、TAB(捲帶式自動接合)帶或TCP(帶載封裝)的連接器的模組；具有在其頂端處提供有印刷佈線板的TCP或TAB帶的模組；其中藉由COG(玻璃上晶片)方法而在顯示元件上直接安裝IC(積體電路)的模組等等。
在下文中，在本實施例中，描述了液晶顯示裝置的實例。圖11A-1、圖11A-2和圖11B是一種面板的平面圖和剖面圖，在該面板中藉由第二基板4006和密封劑4005來密封在第一基板4001之上形成的薄膜電晶體4010和4011以及液晶元件4013。這裏，圖11A-1和圖11A-2的每個都是平面圖，而圖11B是沿著圖11A-1和圖11A-2的線M-N所截取的剖面圖。
密封劑4005被設置成圍繞在第一基板4001之上所提供的像素部分4002和掃描線驅動電路4004。在 像素部分4002和掃描線驅動電路4004之上提供有第二基板4006。換言之，像素部分4002和掃描線驅動電路4004連同液晶層4008一起被第一基板4001、密封劑4005和第二基板4006所密封。此外，在第一基板4001之上的與被密封劑4005圍繞的區域不同的區域中安裝有在單獨製備的基板之上使用單晶半導體膜或多晶半導體膜形成的信號線驅動電路4003。
請注意，對單獨形成的驅動電路的連接方法沒有特別限制，並且適當時可以使用COG法、打線接合法、TAB法等等。圖11A-1示出了藉由COG法來安裝信號線驅動電路4003的實例，且圖11A-2示出了藉由TAB法來安裝信號線驅動電路4003的實例。
另外，在第一基板4001之上提供的像素部分4002和掃描線驅動電路4004中的每個都包括多個薄膜電晶體。圖11B示出了包括在像素部分4002中的薄膜電晶體4010和包括在掃描線驅動電路4004中的薄膜電晶體4011。在薄膜電晶體4010和4011之上提供有絕緣層4020和4021。
可以採用在實施例1~5等中描述的薄膜電晶體，來作為薄膜電晶體4010和4011。請注意，在本實施例中，薄膜電晶體4010和4011是n通道薄膜電晶體。
包括在液晶元件4013中的像素電極層4030係電連接到薄膜電晶體4010。在第二基板4006上形成液 晶元件4013的對置電極層4031。液晶元件4013係由像素電極層4030、對置電極層4031和液晶層4008所形成。請注意，像素電極層4030和對置電極層4031分別被提供有均充當配向膜的絕緣層4032和絕緣層4033。液晶層4008被夾在像素電極層4030與對置電極層4031之間，並具有絕緣層4032和4033插置於其間。
請注意，可以使用玻璃、金屬(通常為不銹鋼)、陶瓷、塑膠等，來作為第一基板4001和第二基板4006。作為塑膠，可以使用FRP(玻璃纖維強化塑膠)基板、PVF(聚氟乙烯)膜、聚酯膜、丙烯酸樹脂膜等等。或者，可以使用具有如下結構的片材，在該結構中將鋁箔夾在PVF膜之間或聚酯膜之間。
提供柱狀隔離物(spacer)4035以便控制像素電極層4030與對置電極層4031之間的距離(單元間隙)。可以藉由絕緣膜的選擇性蝕刻來獲得柱狀隔離物4035。請注意，可以使用球形隔離物來代替柱狀隔離物。此外，對置電極層4031係電連接到設置在與薄膜電晶體4010相同的基板之上的共用電位線。例如，對置電極層4031可以藉由設置在一對基板之間的導電顆粒而被電連接到共用電位線。請注意，較佳將導電顆粒包含在密封劑4005中。
或者，可以使用不需要配向膜的顯示出藍相的液晶。藍相是液晶相的其中之一，其正好在膽甾相液晶 的溫度增加時膽甾相變成各向同性相之前產生。由於藍相僅僅在窄範圍的溫度內產生，因此較佳使用包含5重量%或以上的手性劑的液晶組合物。因此，可以改善溫度範圍。包括顯示出藍相的液晶和手性劑的液晶組合物具有10μs至100μs之短的反應時間，具有不需要配向過程的光學各向同性，並且具有小的視角依賴性。
雖然在本實施例中描述了透射式液晶顯示裝置的實例，但是本發明不限於此。本發明的實施例還可以應用於反射式液晶顯示裝置或半透射式液晶顯示裝置。
在本實施例中，描述了液晶顯示裝置的實例，在其中在基板的外表面上(在觀看者側上)提供偏振板，且在基板的內表面上依次提供用於顯示元件的著色層和電極層；然而，可以在基板的內表面上提供偏振板。偏振板和著色層的疊層結構不限於在本實施例中描述的結構，且可以根據偏振板和著色層的材料或製造步驟的條件而進行適當設置。此外，可以提供用作黑色矩陣的光阻擋膜。
在本實施例中，為了減小薄膜電晶體的表面粗糙度，用絕緣層4021來覆蓋在實施例1至5中獲得的薄膜電晶體。請注意，絕緣層4020對應於實施例1至5中的保護絕緣層。
作為絕緣層4021，可以使用具有耐熱性的有機 材料，例如聚醯亞胺、丙烯酸、苯並環丁烯、聚醯胺或環氧樹脂。除此類有機材料之外，可以使用低介電常數材料(低k材料)、以矽氧烷為基的樹脂、PSG(磷矽酸鹽玻璃)、BPSG(硼磷矽酸鹽玻璃)等等。請注意，可以藉由堆疊由這些材料所形成的多個絕緣膜來形成絕緣層4021。
請注意，以矽氧烷為基的樹脂是由作為原材料之以矽氧烷為基的材料所形成且具有鍵Si-O-Si的樹脂。可以使用有機基(例如烷基或芳基)或氟代基，來作為取代基。有機基可以包括氟代基。
對形成絕緣層4021的方法沒有特別限制，並且根據材料，可以藉由濺射法、SOG法、旋塗法、浸漬法、噴塗法、液滴排出法(噴墨法、絲網印刷、膠版印刷等)、刮刀、輥塗機、幕式塗布機、刮刀式塗布機等來形成絕緣層4021。
像素電極層4030和對置電極層4031可以由透光的導電材料(例如，含氧化鎢的氧化銦、含氧化鎢的氧化銦鋅、含氧化鈦的氧化銦、含氧化鈦的氧化銦錫、氧化銦錫(在下文中稱為ITO)、氧化銦鋅、或添加有矽氧化物的氧化銦錫)所製成。
可以將包含導電高分子(也稱為導電聚合物)的導電組合物用於像素電極層4030和對置電極層4031。由導電組合物所製成的像素電極在550nm的波長下較佳具有1.0×104Ω/sq.或以下的薄片電阻和70%或 以上的透光率。此外，包含在導電組合物中的導電高分子的電阻率較佳為0.1Ω．cm或以下。
作為導電高分子，可以使用所謂的π電子共軛導電高分子。例如，可以提供聚苯胺或其衍生物、聚吡咯或其衍生物、聚噻吩或其衍生物、或者上述中的兩種或更多種的共聚物。
將各種信號從FPC 4018供應到信號線驅動電路4003、掃描線驅動電路4004、像素部分4002等等。
另外，由與包括在液晶元件4013中的像素電極層4030相同的導電膜形成連接端子電極4015，並且由與薄膜電晶體4010和4011的源極和汲極電極層相同的導電膜形成端子電極4016。
連接端子電極4015藉由各向異性導電膜4019而被電連接到包括在FPC 4018中的端子。
請注意，圖11A-1、圖11A-2和圖11B示出了在其中單獨形成信號線驅動電路4003並將其安裝在第一基板4001上的實例；然而，所揭示的本發明不限於此結構。可以單獨地形成並隨後安裝掃描線驅動電路，或者可以僅單獨地形成並隨後安裝信號線驅動電路的一部分或掃描線驅動電路的一部分。
圖12示出了在其中使用TFT基板2600來形成對應於半導體裝置的一個實施例的液晶顯示模組的實例。
在圖12中，藉由密封劑2602以將TFT基板 2600和對置基板2601相互結合，並且在TFT基板2600與對置基板2601之間提供有包括TFT等的元件層2603、包括配向膜和液晶層的液晶層2604、著色層2605、偏振板2606等等，藉此形成顯示區。著色層2605對於實施彩色顯示來說是必要的。在RGB系統的情況下，為各像素提供對應於紅色、綠色和藍色的各個著色層。在TFT基板2600和對置基板2601外面提供有偏振板2606和2607以及擴散板2613。光源包括冷陰極管2610和反射板2611。電路板2612藉由可撓性佈線板2609而被連接到TFT基板2600的佈線電路部分2608。因此，在液晶模組中包括諸如控制電路或電源電路的外部電路。可以在偏振板與液晶層之間提供延遲板。
對於液晶的驅動方法，可以使用TN(扭轉向列)模式、IPS(平面內切換)模式、FFS(邊緣電場切換)模式、MVA(多象限垂直配向)模式、PVA(圖案化垂直配向)模式、ASM(軸對稱排列微單元)模式、OCB(光學補償雙折射)模式、FLC(鐵電液晶)模式、AFLC(反鐵電液晶)模式等等。
藉由上述步驟，可以製造高性能的液晶顯示裝置。請注意，適當時可以與任何其他實施例或實例結合地實現本實施例。
[實施例7]
在本實施例中，參照圖13來描述作為半導體裝置的實例的主動矩陣型電子紙。可以以類似於實施例1~5中所描述的薄膜電晶體的方式來製造用於半導體裝置的薄膜電晶體650。
圖13中的電子紙是使用扭轉球顯示系統的顯示裝置的實例。扭轉球顯示系統指的是如下方法，亦即在其中在第一電極層與第二電極層之間佈置每個顏色為黑色或白色的球形顆粒並在第一電極層與第二電極層之間產生電位差，藉此，控制球形顆粒的配向，從而實現顯示。
在基板600之上提供的薄膜電晶體650是所揭示的本發明的薄膜電晶體，並且具有如下結構，在該結構中將氧化物半導體層夾在位於氧化物半導體層之上的源極或汲極電極層與位於氧化物半導體層之下的源極或汲極電極層之間。請注意，所述源極或汲極電極層藉由在保護絕緣層中形成的接觸孔電而被連接到第一電極層660。基板602被提供有第二電極層670。在第一電極層660與第二電極層670之間，提供有球形顆粒680，每個球形顆粒680均具有黑色區域680a和白色區域680b。球形顆粒680周圍的空間填充有諸如樹脂的填充物682(參見圖13)。在實施例13中，第一電極層660對應於像素電極，且第二電極層670對應於共用電極。將第二電極層670電連接到在與薄膜電晶體650相同的基板之上所提供的共用電位 線。
還可以使用電泳顯示元件來代替扭轉球。在這種情況下，例如，使用直徑約為10μm至200μm的微膠囊，在該微膠囊中係密封有透明液體、帶正電的白色微粒和帶負電的黑色微粒。當在第一電極層與第二電極層之間施加電場時，白色微粒和黑色微粒移動到彼此相反側，因此顯示白色或黑色。電泳顯示元件具有比液晶顯示元件更高的反射率，因此，不需要輔助燈，並且可以在亮度不夠的地方識別顯示部分。另外，存在如下優點，亦即，即使在不向顯示部分供應電力時，也可以維持之前已經顯示的影像。
藉由上述步驟，可以使用所揭示的本發明來製造高性能電子紙。請注意，適當時可以與任何其他實施例或實例結合地實現本實施例。
[實施例8]
在本實施例中，將發光顯示裝置的實例描述為半導體裝置。這裏描述了利用電致發光的發光元件，來作為包括在顯示裝置中的顯示元件。藉由發光材料是有機化合物還是無機化合物來對利用電致發光的發光元件而進行分類。通常，將前者稱為有機EL元件，並將後者稱為無機EL元件。
在有機EL元件中，藉由向發光元件施加電壓，將電子和電洞分別從一對電極注入到包含發光有機化 合物的層中，並且電流流動。然後，載流子(電子和電洞)重新結合，從而發出光。由於此類機制，將發光元件稱為電流激發式發光元件。
無機EL元件根據其元件結構分為分散型(dispersion-type)無機EL元件和薄膜型無機EL元件。分散型無機EL元件具有其中發光材料的顆粒被分散在黏合劑中的發光層，且其發光機制是利用施體能階和受體能階的施體-受體重新結合型發光。薄膜型無機EL元件具有如下結構，在該結構中發光層被夾在介電層之間，該介電層被進一步夾在電極之間，並且其發光機制是利用金屬離子的內殼層電子躍遷的局部型(localized-type)發光。請注意，這裏，使用有機EL元件作為發光元件來進行描述。
參照圖14A~14C來描述發光元件的結構。這裏，以n通道驅動TFT為例來描述像素的剖面結構。可以以類似於在實施例1~5中描述的薄膜電晶體的方式來製造在圖14A~14C中所示的用於半導體裝置的TFT 701、711和721。
為了從發光元件中提取光，陽極和陰極中的至少一個是透明的。這裏，透明指的是至少一個發射波長具有足夠高的透射率。作為用於提取光的方法，在基板之上形成薄膜電晶體和發光元件；並且存在用來從與基板相對的一側提取光的頂部發射法(頂部提取法)、用來從基板側提取光的底部發射法(底部提取 法)、用來從基板側和與基板相對的一側提取光的雙發射法(雙提取法)等等。
參照圖14A來描述具有頂部發射法的發光元件。
圖14A是在從發光元件702向陽極705側發射光的情況下的像素的剖面圖。這裏，發光元件702的陰極703和作為驅動TFT的TFT 701相互電連接，且將發光層704和陽極705依次堆疊在陰極703之上。可以使用具有低功函數且反射光的導電膜，來作為陰極703。例如，較佳使用諸如Ca、Al、CaF、MgAg或AlLi的材料來形成陰極703。可以使用單層或堆疊的多個層來形成發光層704。當使用多個層來形成發光層704時，較佳在陰極703之上依次堆疊電子注入層、電子傳輸層、發光層、電洞傳輸層和電洞注入層；然而，當然，不一定要形成所有這些層。使用透光的導電材料來形成陽極705。例如，可以使用透光的導電材料，諸如含氧化鎢的氧化銦、含氧化鎢的氧化銦鋅、含氧化鈦的氧化銦、含氧化鈦的氧化銦錫、氧化銦錫(在下文中稱為ITO)、氧化銦鋅、或添加有矽氧化物的氧化銦錫。
其中將發光層704夾在陰極703與陽極705之間的結構可以稱為發光元件702。在圖14A所示的像素的情況下，如箭頭所示從發光元件702向陽極705側發射光。
接下來，參照圖14B來描述具有底部發射法的發光元件。
圖14B是在從發光元件712向陰極713側發射光的情況下的像素的剖面圖。這裏，在電連接到驅動TFT 711的透光導電膜717之上形成發光元件712的陰極713，並在陰極713之上依次堆疊發光層714和陽極715。請注意，當陽極715具有透光特性時，可以將光阻擋膜716形成為覆蓋陽極715。對於陰極713，可以與在圖14A的情況下類似地使用具有低功函數的導電材料。請注意，陰極713被形成為可以透射光的厚度(較佳地約為5nm至30nm)。例如，可以使用具有約為20nm的厚度的鋁膜作為陰極713。類似於圖14A的情況，可以使用單層或堆疊的多層來形成發光層714。類似於圖14A的情況，陽極715不需要透射光，但是可以由透光導電材料製成。可以使用反射光的金屬等來作為光阻擋膜716；然而，其不限於此。例如，還可以使用添加有黑色顏料的樹脂等。
其中將發光層714夾在陰極713與陽極715之間的結構可以被稱為發光元件712。在圖14B所示的像素的情況下，如箭頭所示從發光元件712向陰極713側發射光。
接下來，參照圖14C來描述具有雙發射法的發光元件。
在圖14C中，在電連接到驅動TFT 721的透光導電膜727之上形成發光元件722的陰極723，並在陰極723之上依次堆疊發光層724和陽極725。對於陰極723，可以與圖14A的情況類似地使用具有低功函數的導電材料。請注意，將陰極723形成為能夠透射光的厚度。例如，可以使用具有約為20nm的厚度的A1膜作為陰極723。類似於圖14A的情況，可以使用單層或堆疊的多個層來形成發光層724。類似於圖14A的情況，可以使用透光的導電材料來形成陽極725。
其中陰極723、發光層724和陽極725相互重疊的結構可以稱為發光元件722。在圖14C所示的像素的情況下，如箭頭所示從發光元件722向陽極725側和陰極723側兩者發射光。
雖然這裏將有機EL元件描述為發光元件，但還可以提供無機EL元件作為發光元件。這裏描述了在其中控制發光元件的驅動的薄膜電晶體(驅動TFT)電連接到發光元件的實例；然而，可以採用在其中用於電流控制的TFT係連接在驅動TFT與發光元件之間的結構。
請注意，在本實施例中描述的半導體裝置的結構不限於圖14A~14C所示的那些，而是可以用各種方式進行修改。
接下來，參照圖15A和圖15B來描述發光顯示 面板(也稱為發光面板)的外觀和剖面，該發光顯示面板對應於半導體裝置的一個實施例。圖15A和圖15B是一種面板的平面圖和剖面圖，在該面板中藉由第二基板4506和密封劑4505來密封在第一基板4501之上形成的薄膜電晶體4509和4510以及發光元件4511。圖15A是平面圖而圖15B是沿圖15A的線H-I所截取的剖面圖。
密封劑4505被設置成圍繞在第一基板4501之上所提供的像素部分4502、信號線驅動電路4503a和4503b、以及掃描線驅動電路4504a和4504b。另外，在像素部分4502、信號線驅動電路4503a和4503b、以及掃描線驅動電路4504a和4504b之上提供第二基板4506。換言之，像素部分4502、信號線驅動電路4503a和4503b、以及掃描線驅動電路4504a和4504b連同填充物4507一起被第一基板4501、密封劑4505和第二基板4506所密封。較佳的是使用具有高氣密性和很少的脫氣的保護膜(諸如接合(bonding)膜或紫外線可固化樹脂膜)、覆蓋材料等來這樣封裝(密封)顯示裝置。
在第一基板4501之上形成的像素部分4502、信號線驅動電路4503a和4503b、以及掃描線驅動電路4504a和4504b中的每個都包括多個薄膜電晶體，並且在圖15B中作為實例示出了包括在像素部分4502中的薄膜電晶體4510和包括在信號線驅動電路 4503a中的薄膜電晶體4509。
可以採用在實施例1~5中描述的薄膜電晶體，來作為薄膜電晶體4509和4510。請注意，在本實施例中，薄膜電晶體4509和4510是n通道薄膜電晶體。
此外，附圖標記4511表示發光元件。包括在發光元件4511中的作為像素電極的第一電極層4517被電連接到薄膜電晶體4510的源極電極層或汲極電極層。在發光元件4511的結構中，堆疊有第一電極層4517、電致發光層4512和第二電極層4513；然而，其不限於在本實施例中描述的結構。根據從發光元件4511提取光的方向等，可以適當地改變發光元件4511的結構。
使用有機樹脂膜、無機絕緣膜、有機聚矽氧烷等來形成分隔物(partition)4520。特別較佳的是由光敏材料來形成在第一電極層4517之上具有開口的分隔物4520，以便將開口的側壁形成為具有連續曲率的傾斜表面。
可以使用單層或堆疊的多層來形成電致發光層4512。
可以在第二電極層4513和分隔物4520之上形成保護膜，以防止氧、氫、水分、二氧化碳等進入發光元件4511。可以形成矽氮化物膜、矽氮氧化物膜、DLC膜等等來作為保護膜。
從FPC 4518a和4518b將各種信號供應給信號線驅動電路4503a和4503b、掃描線驅動電路4504a和4504b、像素部分4502等等。
在本實施例中，描述如下實例，其中由與發光元件4511的第一電極層4517相同的導電膜形成連接端子電極4515，並由與薄膜電晶體4509和4510的源極和汲極電極層相同的導電膜形成端子電極4516。
連接端子電極4515藉由各向異性導電膜4519而被電連接到FPC 4518a的端子。
位於從發光元件4511提取光的方向上的基板需要具有透光特性。提供玻璃板、塑膠板、聚酯膜、丙烯酸膜等等來作為具有透光特性的基板。
除諸如氮氣或氬氣的惰性氣體之外，可以使用紫外線可固化樹脂、熱固性樹脂等等來作為填充物4507。例如，可以使用聚氯乙烯(PVC)、丙烯酸、聚醯亞胺、環氧樹脂、有機矽樹脂、聚乙烯醇縮丁醛(PVB)、乙烯-乙酸乙烯共聚物(EVA)等等。在本實施例中，描述了將氮氣使用於填充物的實例。
如果需要，可以在發光元件的發光表面上提供光學膜，諸如偏振板、圓偏振板(包括橢圓偏振板)、延遲板(四分之一波片或半波片)或者濾色器。此外，可以對其表面進行抗反射處理。例如，可以進行防眩光處理，通過該防眩光處理可以藉由表面上的凸起和凹坑來使反射光漫射從而減少眩光。
可以在單獨製備的基板之上使用單晶半導體膜或多晶半導體膜來形成信號線驅動電路4503a和4503b以及掃描線驅動電路4504a和4504b。或者，可以僅僅單獨形成並安裝信號線驅動電路或其一部分，或者僅僅單獨形成並安裝掃描線驅動電路或其一部分。本實施例不限於圖15A和圖15B所示的結構。
藉由上述步驟，可以製造高性能的發光顯示裝置(顯示面板)。請注意，適當時可以與任何其他實施例或實例結合地實現本實施例。
[實施例9]
半導體裝置可以應用於電子紙。電子紙可以用於各種領域的電子裝置，只要其能夠顯示資料即可。例如，可以將電子紙應用於電子書閱讀器(電子書)、海報、諸如火車的交通工具中的廣告、諸如信用卡的各種卡的顯示等。電子裝置的實例在圖16A和圖16B以及圖17中示出。
圖16A示出了使用電子紙的海報2631。在廣告媒體是印刷的紙張的情況下，人工替換廣告；然而，藉由使用應用本發明實施例的電子紙，可以在短時間內改變廣告顯示。此外，在沒有顯示缺陷的情況下可以獲得穩定的影像。請注意，海報可以具有能夠無線地發送和接收資料的配置。
圖16B示出了諸如火車的交通工具中的廣告 2632。在廣告媒體是印刷的紙張的情況下，人工替換廣告；然而，藉由使用應用本發明實施例的電子紙，可以用較少的人力在短時間內改變廣告顯示。此外，在沒有顯示缺陷的情況下可以獲得穩定的影像。請注意，交通工具中的廣告可以具有能夠無線地發送和接收資料的配置。
圖17示出了電子書閱讀器2700的實例。例如，電子書閱讀器2700包括兩個外殼，亦即外殼2701和外殼2703。外殼2701和外殼2703係使用鉸鏈2711來予以結合，使得可以以鉸鏈2711為軸來打開和關閉電子書閱讀器2700。用此類結構，可以像紙質書籍一樣操作電子書閱讀器2700。
在外殼2701和外殼2703中分別包括了顯示部分2705和顯示部分2707。顯示部分2705和顯示部分2707可以顯示一個影像或不同的影像。在顯示部分2705和顯示部分2707顯示不同影像的情況下，例如，可以在右側的顯示部分(圖17中的顯示部分2705)上顯示文字並可以在左側的顯示部分(圖17中的顯示部分2707)上顯示圖形。
圖17示出了其中外殼2701提供有操作部分等的實例。例如，外殼2701提供有電源開關2721、操作鍵2723、揚聲器2725等。用操作鍵2723，可以翻頁。請注意，可以在與外殼的顯示部分相同的表面上提供鍵盤、指向裝置等等。此外，可以在外殼的背面 或側面上提供外部連接端子(耳機端子、USB端子、可以連接到AC轉接器和諸如USB電纜的各種電纜的端子等)、記錄媒體插入部分等等。此外，電子書閱讀器2700可以具有電子詞典的功能。
電子書閱讀器2700可以具有能夠無線地發送和接收資料的配置。藉由無線通信，可以從電子書伺服器購買並下載所想要的書籍資料等。
請注意，適當時可以與任何其他實施例或實例結合地實現本實施例。
[實施例10]
半導體裝置可以被應用於各種電子裝置(包括娛樂機器)。電子裝置的實例包括電視機(也稱為電視或電視接收機)、電腦等的監視器、諸如數位照相機或數位攝像機的照相機、數位相框、蜂巢式電話(也稱為移動式電話或移動式電話機)、攜帶型遊戲控制臺、攜帶型資訊終端、音頻再生裝置、諸如小鋼珠遊戲機(pachinko machine)的大型遊戲機等等。
圖18A示出了電視機9600的實例。在電視機9600中，在外殼9601中並入了顯示部分9603。可以在顯示部分9603上顯示影像。這裏，藉由支架9605來支撐外殼9601。
可以用外殼9601的操作開關或單獨的遙控器9610來操作電視機9600。可以用遙控器9610的操作 鍵9609來控制頻道和音量，從而可以控制在顯示部分9603上顯示的影像。此外，遙控器9610可以提供有用以顯示從遙控器9610輸出的資料的顯示部分9607。
請注意，電視機9600提供有接收機、數據機等等。用該接收機，可以接收一般的電視廣播。此外，當電視機9600經由數據機透過有線或無線連接而被連接到通信網路時，可以實施單向(從發送機到接收機)或雙向(在發送機與接收機之間、在接收機之間等等)資料通信。
圖18B示出了數位相框9700的實例。例如，在數位相框9700中，在外殼9701中併入了顯示部分9703。在顯示部分9703上可以顯示各種影像。例如，顯示部分9703可以顯示由數位照相機等所拍攝的影像的資料以用作正常的相框。
請注意，數位相框9700提供有操作部分、外部連接端子(USB端子、可以連接到諸如USB電纜的各種電纜的端子等)、記錄媒體插入部分等等。雖然可以將其設置在與顯示部分相同的表面上，但較佳的是將其設置在數位相框9700設計的側面或背面上。例如，在數位相框的記錄媒體插入部分中插入儲存由數位照相機所拍攝的影像資料的記憶體，藉此可以下載並在顯示部分9703上顯示影像資料。
數位相框9700可以具有能夠無線地發送和接收 資料的配置。在這種情況下，透過無線通信，可以下載所想要的影像資料以進行顯示。
圖19A示出了包括兩個外殼、亦即外殼9881和外殼9891的攜帶型娛樂機器。外殼9881和9891係使用連接部分9893來予以相互連接以便被打開和關閉。在外殼9881和外殼9891中分別併入了顯示部分9882和顯示部分9883。另外，圖19A所示的攜帶型娛樂機器包括揚聲器部分9884、記錄媒體插入部分9886、LED燈9890、輸入裝置(操作鍵9885、連接端子9887、感測器9888(具有測量力、位移、位置、速度、加速度、角速度、旋轉頻率、距離、光、液體、磁性、溫度、化學物質、聲音、時間、硬度、電場、電流、電壓、電功率、輻射、流速、濕度、梯度、振動、氣味或紅外線的功能的感測器)、或微音器9889)等等。請注意，攜帶型娛樂機器的結構不限於上述結構，而是可以採用至少提供有本發明實施例的半導體裝置的其他結構。圖19A所示的攜帶型娛樂機器具有讀取儲存在記錄媒體中的程式或資料以便將其顯示在顯示部分上的功能以及透過無線通信而與另一攜帶型娛樂機器共用資訊的功能。圖19A所示的攜帶型娛樂機器可以具有各種功能而不限於上述各項。
圖19B示出了作為大型娛樂機器的拉霸機(slot machine)9900的實例。在拉霸機9900中，在外殼9901中併入顯示部分9903。另外，拉霸機9900包括 諸如起動桿或停止開關的操作裝置、投幣口、揚聲器等等。請注意，拉霸機9900的結構不限於上述結構，而是可以採用至少提供有本發明實施例的半導體裝置的其他結構。
圖20A示出了蜂巢式電話1000的實例。蜂巢式電話1000提供有併入外殼1001中的顯示部分1002、操作按鈕1003、外部連接埠1004、揚聲器1005、微音器1006等等。
當用手指等觸摸圖20A所示的蜂巢式電話1000的顯示部分1002時，可以向蜂巢式電話1000中輸入資料。此外，可以藉由用手指等觸摸顯示部分1002來實施打電話、編寫郵件等等。
顯示部1002主要有三種螢幕模式。第一模式是主要用以顯示影像的顯示模式。第二模式是主要用以輸入諸如文本的資料的輸入模式。第三模式是其中將顯示模式和輸入模式這兩種模式結合的顯示和輸入模式。
例如，在打電話或編寫郵件的情況下，為顯示部分1002選擇主要用以輸入文本的文本輸入模式以便可以輸入在螢幕上顯示的文本。在這種情況下，較佳的是在顯示部分1002的螢幕的幾乎所有區域上顯示鍵盤或數位按鈕。
當在蜂巢式電話1000內部提供包括用以偵測傾斜度的感測器(例如陀螺儀或加速度感測器)的偵測裝 置時，可以藉由確定蜂巢式電話1000的方向(蜂巢式電話1000是被水平放置還是垂直放置以用於風景模式或肖像模式)來自動地切換顯示部分1002的螢幕上的顯示。
透過觸摸顯示部分1002、操作外殼1001的操作按鈕1003等來切換螢幕模式。或者，可以根據在顯示部分1002上顯示的影像的種類來切換螢幕模式。例如，當在顯示部分上顯示的影像的信號是移動影像資料的信號時，將螢幕模式切換到顯示模式。當該信號是文本資料的信號時，將螢幕模式切換到輸入模式。
此外，在輸入模式中，當在顯示部分1002中的光學感測器偵測到信號的一定時間段內並未實施透過觸摸顯示部分1002進行的輸入時，可以控制螢幕模式而使其從輸入模式切換到顯示模式。
顯示部分1002可以充當影像感測器。例如，透過用手掌或手指觸摸顯示部分1002來獲取掌紋、指紋等的影像，藉此可以實施個人認證。此外，透過為顯示部分提供背光或發射近紅外光的感測光源，還可以獲取手指靜脈、手掌靜脈等的影像。
圖20B示出了蜂巢式電話的另一實例。圖20B中的蜂巢式電話具有顯示裝置9410和通信裝置9400。顯示裝置9410包括外殼9411、顯示部9412和操作按鈕9413。通信裝置9400包括操作按鈕 9402、外部輸入端子9403、微音器9404、揚聲器9405、以及在接收到電話時發光的發光部分9406。顯示裝置9410透過在箭頭所表示的兩個方向上移動而可以與具有電話功能的通信裝置9400分離或者連結。因此，可以將顯示裝置9410和通信裝置9400沿著其短邊或長邊而相互連結。另外，當只需要顯示功能時，可以將顯示裝置9410與通信裝置9400分離並單獨使用。可以透過通信裝置9400與顯示裝置9410之間的無線或有線通信來發送或接收影像或輸入資訊，通信裝置9400與顯示裝置9410中的每一個均具有可再充電電池。
請注意，適當時可以與任何其他實施例或實例結合地實現本實施例。
[實施例11]
在本實施例中，參照附圖來描述用以製造半導體裝置的方法的不同於上述實施例的實例。請注意，本實施例中的製造半導體裝置的步驟的許多部分與在其他實施例中的那些部分相同。因此，在下文中將省略對與上述實施例相同的部分的描述並將詳細描述與上述實施例不同的部分。
首先，在基板100之上形成導電層102並在導電層102之上選擇性地形成抗蝕劑遮罩104和106(參見圖21A)。該步驟類似於實施例1中的步驟。
接下來，在使用上述抗蝕劑遮罩104和106來蝕刻導電層102以形成閘極電極108和第一佈線110之後，使抗蝕劑遮罩104和106縮減以便在第一佈線110之上形成抗蝕劑遮罩112，並將閘極絕緣層114形成為覆蓋所形成的抗蝕劑遮罩112、閘極電極108和第一佈線110(參見圖21B)。該步驟也類似於實施例1中的步驟；因此省略細節。
接下來，在閘極絕緣層114之上依次堆疊導電層116和具有高導電性的半導體層180(參見圖21C)。可以將導電層116形成為具有鉬膜或鈦膜的單層結構。或者，可以將導電層116形成為具有疊層結構且可以具有例如，鋁膜和鈦膜的疊層結構。可以採用其中依次堆疊鈦膜、鋁膜和鈦膜的三層結構。可以採用其中依次堆疊鉬膜、鋁膜和鉬膜的三層結構。此外，可以使用含釹的鋁膜(Al-Nd膜)作為用於這些疊層結構的鋁膜。又或者，導電層116可以具有含矽的鋁膜的單層結構。對於導電層116的細節，可以參考實施例1中的導電層102等的細節。
對具有高導電性的半導體層180沒有特別限制，只要具有高導電性的半導體層180具有比稍後形成的島狀半導體層更高的導電性即可。例如，在使用氧化物半導體材料來形成稍後形成的島狀半導體層的情況下，可以在不同的形成條件下形成由與具有高導電性的半導體層類似的氧化物半導體材料形成的膜。當 然，可以使用不同於稍後形成的島狀半導體層的材料來形成具有高導電性的半導體層180。在本實施例中，描述了其中使用相同材料來形成具有高導電性的半導體層180和稍後形成的島狀半導體層的情況。
在本實施例中，可以使用包含In、Ga和Zn(In2O3：Ga2O3：ZnO=1：1：1)的氧化物半導體靶材藉由濺射法來形成具有高導電性的半導體層180。例如，可以在以下條件下實施濺射；基板100與靶材之間的距離是30mm~500mm；壓力是0.1Pa~2.0Pa；直流(DC)電源是0.25kW~5.0kW；溫度是20℃~100℃；氛圍是諸如氬氣的稀有氣體氛圍、氧化物氛圍、或諸如氬氣的稀有氣體與氧化物的混合氛圍。
接下來，在選擇性地蝕刻導電層116和具有高導電性的半導體層180以形成源極電極118、汲極電極120、第二佈線122、以及具有高導電性的半導體層182、184和186之後，將島狀半導體層124形成為在與閘極電極108重疊的區域中部分地與源極電極118、汲極電極120、以及具有高導電性的半導體層182和184相接觸(參見圖21D)。
這裏，在第二佈線122之上提供具有高導電性的半導體層186；然而，所揭示的本發明不限於此。可以將具有高導電性的半導體層形成為至少與源極電極118、汲極電極120和島狀半導體層124相接觸。此外，在形成島狀半導體層124之前，可以對其上要形 成島狀半導體層124的表面進行表面處理。對於表面處理的具體實例，可以參考實施例1等。
在本實施例中，使用包含In、Ga和Zn(In2O3：Ga2O3：ZnO=1：1：1)的氧化物半導體靶材藉由濺射法來形成島狀半導體層124。例如，可以在以下條件下執行濺射；基板100與靶材之間的距離是30mm~500mm；壓力是0.1Pa~2.0Pa；直流(DC)電源是0.25kW~5.0kW；溫度是20℃~100℃；氛圍是諸如氬氣的稀有氣體氛圍、氧化物氛圍、或諸如氬氣的稀有氣體與氧化物的混合氛圍。
在本實施例中，具有高導電性的半導體層180和島狀半導體層124的膜形成條件是不同的。例如，在具有高導電性的半導體層180的膜形成條件中的氧氣與氬氣的流速比小於島狀半導體層124的膜形成條件中的該流速比。更具體而言，在稀有氣體(諸如氬氣或氦氣)氛圍中或在包含10%或以下的氧氣和90%或以上的稀有氣體的氛圍中形成具有高導電性的半導體層。在氧氣氛圍或其中氧氣的流速是稀有氣體的1倍或以上的氛圍中形成具有正常導電性的半導體層。以這種方式，可以形成具有不同導電性的兩種半導體層。
在本實施例中，描述了使用氧化物半導體材料來形成島狀半導體層124的情況；然而，所揭示的本發明不限於此。可以使用諸如矽、鍺、矽鍺、碳化矽、 砷化鎵或磷化銦的半導體材料來形成島狀半導體層124。
另外，對於其他細節，可以參考實施例1等。
藉由以上步驟，可以形成其中使用島狀半導體層124作為通道形成區的電晶體190。此外，在第二佈線122與第一佈線110重疊的區域(第一佈線110與第二佈線122相互交叉的區域)中，可以形成第一佈線110、抗蝕劑遮罩112、閘極絕緣層114、第二佈線122、以及具有高導電性的半導體層186的疊層結構。因此，可以在抑制製造步驟數目增加的同時減小寄生電容的電容值。
然後，形成各種電極和佈線，藉此完成提供有電晶體190的半導體裝置。
如在本實施例中所述，在第一佈線與第二佈線之間提供使用多色調遮罩形成的抗蝕劑遮罩的一部分，藉此可以在抑制製造步驟數目增加的同時減小寄生電容的電容值。
此外，如在本實施例中所述，將具有高導電性的半導體層提供為與源極電極(或閘極電極)和島狀半導體層接觸，藉此可以改善電晶體的電氣特性和可靠性。因此，可以提供優異的半導體裝置。
請注意，適當時可以與任何其他實施例或實例結合地實現本實施例。
[實施例12]
在本實施例中，參照附圖來描述用以製造半導體裝置的方法的不同於上述實施例的實例。請注意，本實施例中的製造半導體裝置的步驟的許多部分與在其他實施例中的那些部分相同。因此，在下文中將省略對與上述實施例相同的部分的描述並將詳細描述與上述實施例不同的部分。
首先，在基板100之上形成導電層102並在導電層102之上選擇性地形成抗蝕劑遮罩104和106(參見圖22A)。該步驟類似於實施例1中的步驟。
接下來，在使用上述抗蝕劑遮罩104和106來蝕刻導電層102以形成閘極電極108和第一佈線110之後，使抗蝕劑遮罩104和106縮減以便在第一佈線110之上形成抗蝕劑遮罩112，並將閘極絕緣層114形成為覆蓋所形成的抗蝕劑遮罩112、閘極電極108和第一佈線110(參見圖22B)。該步驟也類似於實施例1中的步驟；因此，省略細節。
接下來，在閘極絕緣層114之上依次堆疊具有高導電性的半導體層181和導電層116(參見圖22C)。
對具有高導電性的半導體層181沒有特別限制，只要具有高導電性的半導體層181具有比稍後形成的島狀半導體層更高的導電性即可。例如，在使用氧化物半導體材料來形成稍後形成的島狀半導體層的情況下，可以在不同的形成條件下形成由與具有高導電性 的半導體層類似的氧化物半導體材料形成的膜。當然，可以使用不同於稍後形成的島狀半導體層的材料來形成具有高導電性的半導體層181。在本實施例中，描述了其中使用相同材料來形成具有高導電性的半導體層181和稍後形成的島狀半導體層的情況。
在本實施例中，可以使用包含In、Ga和Zn(In2O3：Ga2O3：ZnO=1：1：1)的氧化物半導體靶材藉由濺射法來形成具有高導電性的半導體層181。例如，可以在以下條件下執行濺射；基板100與靶材之間的距離是30mm~500mm；壓力是0.1Pa~2.0Pa；直流(DC)電源是0.25kW~5.0kW；溫度是20℃~100℃；氛圍是諸如氬氣的稀有氣體氛圍、氧化物氛圍、或諸如氬氣的稀有氣體與氧化物的混合氛圍。
可以將導電層116形成為具有鉬膜或鈦膜的單層結構。或者，可以將導電層116形成為具有疊層結構且可以具有例如，鋁膜和鈦膜的疊層結構。可以採用其中依次堆疊鈦膜、鋁膜和鈦膜的三層結構。可以採用其中依次堆疊鉬膜、鋁膜和鉬膜的三層結構。此外，可以使用含釹的鋁膜(Al-Nd膜)作為用於這些疊層結構的鋁膜。又或者，導電層116可以具有包含矽的鋁膜的單層結構。對於導電層116的細節，可以參考實施例1中的導電層102等的細節。
接下來，在選擇性地蝕刻導電層116和具有高導電性的半導體層181以形成源極電極118、汲極電極 120、第二佈線122、以及具有高導電性的半導體層183、185和187之後，將島狀半導體層124形成為在與閘極電極108重疊的區域中部分地與源極電極118、汲極電極120、以及具有高導電性的半導體層183和185相接觸(參見圖22D)。
請注意，可以將具有高導電性的半導體層形成為至少與源極電極118、汲極電極120和島狀半導體層124相接觸。此外，在形成島狀半導體層124之前，可以對其上要形成島狀半導體層124的表面進行表面處理。對於表面處理的具體實例，可以參考實施例1等。
在本實施例中，例如使用包含In、Ga和Zn(In2O3：Ga2O3：ZnO=1：1：1)的氧化物半導體靶材藉由濺射法來形成島狀半導體層124。例如，可以在以下條件下執行濺射；基板100與靶材之間的距離是30mm~500mm；壓力是0.1Pa~2.0Pa；直流(DC)電源是0.25kW~5.0kW；溫度是20℃~100℃；氛圍是諸如氬氣的稀有氣體氛圍、氧化物氛圍、或諸如氬氣的稀有氣體與氧化物的混合氛圍。
在本實施例中，具有高導電性的半導體層181和島狀半導體層124的膜形成條件是不同的。例如，具有高導電性的半導體層181的膜形成條件中的氧氣與氬氣的流速比小於島狀半導體層124的膜形成條件中的該流速比。更具體而言，在稀有氣體(諸如氬氣或 氦氣)氛圍中或在包含10%或以下的氧氣和90%或以上的稀有氣體的氛圍中形成具有高導電性的半導體層。在氧氣氛圍中或其中氧氣的流速是稀有氣體的1倍或以上的氛圍中形成具有正常導電性的半導體層。以這種方式，可以形成具有不同導電性的兩種半導體層。
在本實施例中，描述了使用氧化物半導體材料來形成島狀半導體層124的情況；然而，所揭示的本發明不限於此。可以使用諸如矽、鍺、矽鍺、碳化矽、砷化鎵或磷化銦的半導體材料來形成島狀半導體層124。
另外，對於其他細節，可以參考實施例1等。
藉由以上步驟，可以形成其中使用島狀半導體層124作為通道形成區的電晶體192。此外，在第二佈線122與第一佈線110重疊的區域(第一佈線110與第二佈線122相互交叉的區域)中，可以形成第一佈線110、抗蝕劑遮罩112、閘極絕緣層114、具有高導電性的半導體層187和第二佈線122的疊層結構。因此，可以在抑制製造步驟數目增加的同時減小寄生電容的電容值。
然後，形成各種電極和佈線，藉此完成提供有電晶體192的半導體裝置。
如在本實施例中所述，在第一佈線與第二佈線之間提供使用多色調遮罩形成的抗蝕劑遮罩的一部分， 藉此可以在抑制製造步驟數目增加的同時減小寄生電容的電容值。
此外，如在本實施例中所述，將具有高導電性的半導體層提供為與源極電極(或閘極電極)和島狀半導體層接觸，藉此可以改善電晶體的電氣特性和可靠性。因此，可以提供優異的半導體裝置。
請注意，適當時可以與任何其他實施例或實例結合地實現本實施例。
[實施例13]
在本實施例中，參照附圖來描述用以製造半導體裝置的方法的不同於上述實施例的實例。請注意，本實施例中的製造半導體裝置的步驟的許多部分與在其他實施例中的那些部分相同。因此，在下文中將省略對與上述實施例相同的部分的描述並將詳細描述與上述實施例不同的部分。
首先，在基板100之上形成導電層102並在導電層102之上選擇性地形成抗蝕劑遮罩104和106(參見圖23A)。該步驟類似於實施例1中的步驟。
接下來，在使用上述抗蝕劑遮罩104和106來蝕刻導電層102以形成閘極電極108和第一佈線110之後，使抗蝕劑遮罩104和106縮減以便在第一佈線110之上形成抗蝕劑遮罩112，並將閘極絕緣層114形成為覆蓋所形成的抗蝕劑遮罩112、閘極電極108 和第一佈線110(參見圖23B)。該步驟也類似於實施例1中的步驟；因此，省略細節。
接下來，在閘極絕緣層114之上依次堆疊具有高導電性的半導體層181、導電層116和具有高導電性的半導體層180(參見圖23C)。
對具有高導電性的半導體層180和181沒有特別限制，只要具有高導電性的半導體層180和181具有比稍後形成的島狀半導體層更高的導電性即可。例如，在使用氧化物半導體材料來形成稍後形成的島狀半導體層的情況下，可以在不同的形成條件下形成由與具有高導電性的半導體層類似的氧化物半導體材料形成的膜。當然，可以使用不同於稍後形成的島狀半導體層的材料來形成具有高導電性的半導體層180和181。此外，可以使用彼此不同的材料來形成具有高導電性的半導體層180和181。在本實施例中，描述了使用相同材料來形成具有高導電性的半導體層180和181以及稍後形成的島狀半導體層的情況。
在本實施例中，使用包含In、Ga和Zn(In2O3：Ga2O3：ZnO=1：1：1)的氧化物半導體靶材藉由濺射法來形成具有高導電性的半導體層180和181。例如，可以在以下條件下執行濺射；基板100與靶材之間的距離是30mm~500mm；壓力是0.1Pa~2.0Pa；直流(DC)電源是0.25kW~5.0kW；溫度是20℃~100℃；氛圍是諸如氬氣的稀有氣體氛圍、氧化物氛圍、 或諸如氬氣的稀有氣體與氧化物的混合氛圍。
可以將導電層116形成為具有鉬膜或鈦膜的單層結構。或者，可以將導電層116形成為具有疊層結構且可以具有例如，鋁膜和鈦膜的疊層結構。可以採用其中依次堆疊鈦膜、鋁膜和鈦膜的三層結構。可以採用其中依次堆疊鉬膜、鋁膜和鉬膜的三層結構。此外，可以使用含釹的鋁膜(Al-Nd膜)作為用於這些疊層結構的鋁膜。又或者，導電層116可以具有含矽的鋁膜的單層結構。對於導電層116的細節，可以參考實施例1中的導電層102等的細節。
接下來，在選擇性地蝕刻導電層116以及具有高導電性的半導體層180和181從而形成源極電極118、汲極電極120、第二佈線122、以及具有高導電性的半導體層182、183、184、185、186和187之後，將島狀半導體層124形成為在與閘極電極108重疊的區域中部分地與源極電極118、汲極電極120、以及具有高導電性的半導體層182、183、184和185相接觸(參見圖23D)。
可以將具有高導電性的半導體層形成為至少與源極電極118、汲極電極120和島狀半導體層124相接觸。此外，在形成島狀半導體層124之前，可以對其上要形成島狀半導體層124的表面進行表面處理。對於表面處理的具體實例，可以參考實施例1等。
在本實施例中，使用包含In、Ga和Zn(In2O3： Ga2O3：ZnO=1：1：1)的氧化物半導體靶材藉由濺射法來形成島狀半導體層124。例如，可以在以下條件下執行濺射；基板100與靶材之間的距離是30mm~500mm；壓力是0.1Pa~2.0Pa；直流(DC)電源是0.25kW至5.0kW；溫度是20℃~100℃；氛圍是諸如氬氣的稀有氣體氛圍、氧化物氛圍、或諸如氬氣的稀有氣體與氧化物的混合氛圍。
在本實施例中，具有高導電性的半導體層180和181以及島狀半導體層124的膜形成條件是不同的。例如，具有高導電性的半導體層180和181的膜形成條件中的氧氣與氬氣的流速比小於島狀半導體層124的膜形成條件中的該流速比。更具體而言，在稀有氣體(諸如氬氣或氦氣)氛圍中或在包含10%或以下的氧氣和90%或以上的稀有氣體的氛圍中形成具有高導電性的半導體層。在氧氣氛圍中或其中氧氣的流速是稀有氣體的1倍或以上的氛圍中形成具有正常導電性的半導體層。以這種方式，可以形成具有不同導電性的兩種半導體層。
在本實施例中，描述了使用氧化物半導體材料來形成島狀半導體層124的情況；然而，所揭示的本發明不限於此。可以使用諸如矽、鍺、矽鍺、碳化矽、砷化鎵或磷化銦的半導體材料來形成島狀半導體層124。
另外，對於其他細節，可以參考實施例1等。
藉由以上步驟，可以形成其中使用島狀半導體層124作為通道形成區的電晶體194。此外，在第二佈線122與第一佈線110重疊的區域(第一佈線110與第二佈線122相互交叉的區域)中，可以形成第一佈線110、抗蝕劑遮罩112、閘極絕緣層114、具有高導電性的半導體層187、第二佈線122、以及具有高導電性的半導體層186的疊層結構。因此，可以在抑制製造步驟數目增加的同時減小寄生電容的電容值。
然後，形成各種電極和佈線，藉此完成提供有電晶體194的半導體裝置。
如在本實施例中所述，在第一佈線與第二佈線之間提供使用多色調遮罩形成的抗蝕劑遮罩的一部分，藉此可以在抑制製造步驟數目增加的同時減小寄生電容的電容值。
此外，如在本實施例中所述，將具有高導電性的半導體層提供為與源極電極(或閘極電極)和島狀半導體層相接觸，藉此可以改善電晶體的電氣特性和可靠性。因此，可以提供優異的半導體裝置。
請注意，適當時可以與任何其他實施例或實例結合地實現本實施例。
[實例1]
在本實例中，為了確認所揭示的本發明的效果，檢驗了電晶體的電流-電壓特性和遷移率特性。在下 文中參照附圖進行描述。
使用根據實施例12的電晶體(在下文中為電晶體B)來實施本實例的檢驗(參見圖24B)。為了進行比較，對其中並未提供位於源極電極(或汲極電極)下面的具有高導電性的半導體層的電晶體(在下文中為電晶體A)進行類似的檢驗(參見圖24A)。
用以製造電晶體的方法遵循實施例12的那些方法。這裏，電晶體A與B之間的製造步驟方面的唯一差別在於是否存在形成位於源極電極(或汲極電極)下面的具有高導電性的半導體層的步驟。請注意，將鈦使用於源極電極(或汲極電極)並將包含銦、鎵和鋅的氧化物半導體材料使用於具有高導電性的半導體層和島狀半導體層。另外，在形成島狀半導體層之前，實施反向濺射作為表面處理。電晶體的通道長度是20μm且其通道寬度是20nm。具有高導電性的半導體層的厚度是5nm。
圖25A示出了電晶體A的電流-電壓特性和遷移率特性，而圖25B示出了電晶體B的電流-電壓特性和遷移率特性。橫軸表示閘極電壓(Vg)而縱軸表示電流值(Id)或場效應遷移率(μFE)。這裏，源汲電壓是10V。在圖25A中，在電流-電壓特性曲線中存在較大的變化。另一方面，在圖25B中，在電流-電壓特性曲線中存在極其小的變化。
上述現象的細節不清楚；然而，可以認為由於具 有高導電性的半導體層等而引起的島狀半導體層與源極電極(或汲極電極)之間的電連接的改善是其原因。
以這種方式，在源極電極(或汲極電極)與島狀半導體層之間提供具有高導電性的半導體層，由此可以提供具有優異電氣特性的半導體裝置。適當時可以與任何其他實施例相結合地實現本實例。
本申請案係基於2008年12月25日向日本專利局提交的日本專利申請案No.2008-330258，藉由參考將其全部內容併入於此。
124:島狀半導體層
150:電晶體
152:疊層結構

Claims (2)

  1. 一種液晶顯示裝置，包括像素部分，該像素部分包括：包括氧化物半導體層的電晶體；以及電連接到該電晶體的像素電極；以及該像素電極上的液晶層；該電晶體包括：第一導電層；在該第一導電層之上的第一絕緣層；在該第一絕緣層之上的包括銦、鎵和鋅的該氧化物半導體層；電連接到該氧化物半導體層的第二導電層；以及電連接到該氧化物半導體層的第三導電層，其中，該第一導電層具有作為該電晶體的閘極電極的功能及閘極佈線的功能，其中，該第二導電層具有作為該電晶體的源極電極或汲極電極的其中一方的功能，其中，該第三導電層具有作為該電晶體的該源極電極或該汲極電極的另一方的功能，並包括：於俯視下該第一導電層和該第二導電層相互交叉的第一部分，其中，該第一部分與位於該第二導電層上的透明導電層重疊，其中，該透明導電層包括銦、鋅和氧。
  2. 一種液晶顯示裝置，包括像素部分， 該像素部分包括：包括氧化物半導體層的電晶體；以及電連接到該電晶體的像素電極；以及該像素電極上的液晶層；該電晶體包括：第一導電層；在該第一導電層之上的第一絕緣層；在該第一絕緣層之上的包括銦、鎵和鋅的該氧化物半導體層；電連接到該氧化物半導體層的第二導電層；以及電連接到該氧化物半導體層的第三導電層，其中，該第一導電層具有作為該電晶體的閘極電極的功能及閘極佈線的功能，其中，該第二導電層具有作為該電晶體的源極電極或汲極電極的其中一方的功能，其中，該第三導電層具有作為該電晶體的該源極電極或該汲極電極的另一方的功能，並包括：於俯視下該第一導電層和該第二導電層相互交叉的第一部分，其中，該第一部分與位於該第二導電層上的透明導電層重疊，其中，該透明導電層包括銦、鋅和氧，其中，該像素電極包括銦、鋅和氧。
TW109104087A 2008-12-25 2009-12-15 半導體裝置 TWI709802B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2008-330258 2008-12-25
JP2008330258 2008-12-25

Publications (2)

Publication Number Publication Date
TW202024761A TW202024761A (zh) 2020-07-01
TWI709802B true TWI709802B (zh) 2020-11-11

Family

ID=42285442

Family Applications (6)

Application Number Title Priority Date Filing Date
TW108114010A TWI687749B (zh) 2008-12-25 2009-12-15 半導體裝置
TW098142910A TWI525705B (zh) 2008-12-25 2009-12-15 半導體裝置及其製造方法
TW104134198A TWI574391B (zh) 2008-12-25 2009-12-15 半導體裝置及其製造方法
TW107130178A TWI665791B (zh) 2008-12-25 2009-12-15 半導體裝置及其製造方法
TW109104087A TWI709802B (zh) 2008-12-25 2009-12-15 半導體裝置
TW105141421A TWI641119B (zh) 2008-12-25 2009-12-15 半導體裝置及其製造方法

Family Applications Before (4)

Application Number Title Priority Date Filing Date
TW108114010A TWI687749B (zh) 2008-12-25 2009-12-15 半導體裝置
TW098142910A TWI525705B (zh) 2008-12-25 2009-12-15 半導體裝置及其製造方法
TW104134198A TWI574391B (zh) 2008-12-25 2009-12-15 半導體裝置及其製造方法
TW107130178A TWI665791B (zh) 2008-12-25 2009-12-15 半導體裝置及其製造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
TW105141421A TWI641119B (zh) 2008-12-25 2009-12-15 半導體裝置及其製造方法

Country Status (5)

Country Link
US (8) US8114720B2 (zh)
JP (9) JP5503275B2 (zh)
KR (8) KR20100075744A (zh)
CN (2) CN103872062B (zh)
TW (6) TWI687749B (zh)

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8114720B2 (en) * 2008-12-25 2012-02-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US8105887B2 (en) * 2009-07-09 2012-01-31 International Business Machines Corporation Inducing stress in CMOS device
KR102246529B1 (ko) * 2009-09-16 2021-04-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP5466933B2 (ja) * 2009-12-03 2014-04-09 株式会社ジャパンディスプレイ 薄膜トランジスタおよびその製造方法
KR102023126B1 (ko) * 2010-07-05 2019-09-20 엘지디스플레이 주식회사 박막 트랜지스터 어레이 기판 및 이의 제조방법
JP5846789B2 (ja) * 2010-07-29 2016-01-20 株式会社半導体エネルギー研究所 半導体装置
KR101208255B1 (ko) * 2010-09-17 2012-12-04 삼성전기주식회사 전자종이 표시장치
TWI476931B (zh) * 2010-10-21 2015-03-11 Au Optronics Corp 薄膜電晶體與具有此薄膜電晶體的畫素結構
JP5647860B2 (ja) * 2010-10-28 2015-01-07 富士フイルム株式会社 薄膜トランジスタおよびその製造方法
US9105749B2 (en) * 2011-05-13 2015-08-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
CN102655095B (zh) * 2011-06-01 2014-10-15 京东方科技集团股份有限公司 薄膜晶体管及阵列基板的制造方法
CN105702741B (zh) * 2011-09-29 2019-01-01 株式会社半导体能源研究所 半导体器件
CN107068766B (zh) 2011-09-29 2020-12-29 株式会社半导体能源研究所 半导体装置
KR20130040706A (ko) 2011-10-14 2013-04-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
DE112012004307B4 (de) 2011-10-14 2017-04-13 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung
JP5793058B2 (ja) * 2011-10-28 2015-10-14 株式会社Ｊｏｌｅｄ 表示パネル、表示装置および電子機器
JP5925711B2 (ja) 2013-02-20 2016-05-25 浜松ホトニクス株式会社 検出器、ｐｅｔ装置及びｘ線ｃｔ装置
CN103558719A (zh) 2013-11-12 2014-02-05 深圳市华星光电技术有限公司 像素结构及其制作方法
CN103730475B (zh) 2013-12-26 2016-08-31 京东方科技集团股份有限公司 一种阵列基板及其制造方法、显示装置
CN104155818A (zh) * 2014-07-22 2014-11-19 京东方科技集团股份有限公司 一种阵列基板及显示面板
WO2016151818A1 (ja) 2015-03-25 2016-09-29 パイオニア株式会社 発光装置
US10509008B2 (en) * 2015-04-29 2019-12-17 Taiwan Semiconductor Manufacturing Co., Ltd. Biological device and biosensing method thereof
KR102381647B1 (ko) * 2015-10-29 2022-04-04 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
US10747081B2 (en) 2016-03-18 2020-08-18 Mitsubishi Electric Corporation Thin-film transistor, thin-film transistor substrate, and liquid crystal display device
JP6190915B2 (ja) * 2016-04-20 2017-08-30 浜松ホトニクス株式会社 検出器、ｐｅｔ装置及びｘ線ｃｔ装置
CN105932027A (zh) * 2016-06-03 2016-09-07 京东方科技集团股份有限公司 一种显示基板及其制备方法、显示装置
US10700011B2 (en) * 2016-12-07 2020-06-30 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming an integrated SIP module with embedded inductor or package
JP7325167B2 (ja) * 2017-03-16 2023-08-14 富士電機株式会社 半導体装置の製造方法
CN108962879A (zh) * 2017-05-22 2018-12-07 联华电子股份有限公司 电容器及其制造方法
JP7029907B2 (ja) * 2017-09-07 2022-03-04 株式会社ジャパンディスプレイ 表示装置
KR102446344B1 (ko) 2017-11-16 2022-09-22 삼성디스플레이 주식회사 표시 장치 및 배선의 제조 방법
JP7056274B2 (ja) 2018-03-19 2022-04-19 株式会社リコー 電界効果型トランジスタの製造方法
WO2019186652A1 (ja) * 2018-03-26 2019-10-03 シャープ株式会社 表示装置の製造方法及び表示装置
CN110911382B (zh) * 2018-09-14 2021-06-25 群创光电股份有限公司 天线装置
KR102019935B1 (ko) * 2018-12-21 2019-11-04 엘지디스플레이 주식회사 박막트랜지스터를 구비한 엑스레이 검출기
US11476282B2 (en) * 2019-08-09 2022-10-18 Sharp Kabushiki Kaisha Active matrix substrate and method for manufacturing same

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020000553A1 (en) * 2000-06-29 2002-01-03 Acer Display Technology, Inc. Thin film transistor liquid crystal display and manufacturing method thereof
TW200617480A (en) * 2004-11-25 2006-06-01 Samsung Electronics Co Ltd Display device
US20070252152A1 (en) * 2006-04-26 2007-11-01 Epson Imaging Devices Corporation Electro-optical device, electronic apparatus, and method of manufacturing electro-optical device
US20070298554A1 (en) * 2006-06-23 2007-12-27 Chunping Long Tft lcd array substrate and manufacturing method thereof
TW200828451A (en) * 2006-09-21 2008-07-01 Future Vision Inc Manufacturing method of liquid crystal display panel and liquid crystal display panel

Family Cites Families (204)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59224251A (ja) 1983-06-02 1984-12-17 Yuji Nakajima 研摩装置
JPS6068432U (ja) 1983-10-15 1985-05-15 オーバル機器工業株式会社 ガス流量計用圧力補正装置
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0829805B2 (ja) 1988-01-21 1996-03-27 村田機械株式会社 自動倉庫
JPH0213928A (ja) * 1988-07-01 1990-01-18 Sharp Corp 薄膜トランジスタアレイ
JPH0812358B2 (ja) 1988-07-08 1996-02-07 シャープ株式会社 薄膜トランジスタアレイ
JPH03138980A (ja) 1989-10-25 1991-06-13 Hitachi Ltd 薄膜トランジスタ
DE69107101T2 (de) * 1990-02-06 1995-05-24 Semiconductor Energy Lab Verfahren zum Herstellen eines Oxydfilms.
JP2585118B2 (ja) 1990-02-06 1997-02-26 株式会社半導体エネルギー研究所 薄膜トランジスタの作製方法
JPH04105210A (ja) 1990-08-27 1992-04-07 Fujitsu Ten Ltd 磁気テープ装置
JP2871101B2 (ja) 1990-12-12 1999-03-17 富士通株式会社 薄膜トランジスタマトリックス
KR960010723B1 (ko) * 1990-12-20 1996-08-07 가부시끼가이샤 한도오따이 에네루기 겐큐쇼 전기광학장치
JP2990232B2 (ja) 1990-12-20 1999-12-13 株式会社半導体エネルギー研究所 液晶電気光学装置
JPH0561069A (ja) 1991-09-04 1993-03-12 Mitsubishi Electric Corp マトリクス形液晶表示装置
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JPH07110493B2 (ja) 1992-04-28 1995-11-29 有限会社協同工業所 遠心成形コンクリート製品の内周面加工処理装置
JPH05341313A (ja) * 1992-06-05 1993-12-24 Toshiba Corp アクティブマトリクス型液晶表示素子
JPH0618929A (ja) 1992-07-03 1994-01-28 Sharp Corp アクティブマトリクス基板の製造方法
JPH07110493A (ja) 1993-10-13 1995-04-25 Oki Electric Ind Co Ltd アクティブマトリクス型液晶パネル
JP2901499B2 (ja) 1994-07-20 1999-06-07 日本電気株式会社 アクティブマトリクス基板
JP2900229B2 (ja) 1994-12-27 1999-06-02 株式会社半導体エネルギー研究所 半導体装置およびその作製方法および電気光学装置
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
US5631473A (en) 1995-06-21 1997-05-20 General Electric Company Solid state array with supplemental dielectric layer crossover structure
EP0820644B1 (en) * 1995-08-03 2005-08-24 Koninklijke Philips Electronics N.V. Semiconductor device provided with transparent switching element
US5847410A (en) 1995-11-24 1998-12-08 Semiconductor Energy Laboratory Co. Semiconductor electro-optical device
JP3625598B2 (ja) * 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
KR0181781B1 (ko) 1995-12-30 1999-05-01 구자홍 액정표시장치의 배열기판 및 그 제조방법
JP4027465B2 (ja) * 1997-07-01 2007-12-26 株式会社半導体エネルギー研究所 アクティブマトリクス型表示装置およびその製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) * 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) * 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
US6469317B1 (en) * 1998-12-18 2002-10-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating the same
US8158980B2 (en) * 2001-04-19 2012-04-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having a pixel matrix circuit that includes a pixel TFT and a storage capacitor
US6639244B1 (en) * 1999-01-11 2003-10-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating the same
US6777716B1 (en) * 1999-02-12 2004-08-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor display device and method of manufacturing therefor
JP4220627B2 (ja) 1999-08-04 2009-02-04 日東電工株式会社 偏光部材及び液晶表示装置
TW460731B (en) * 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
US6825488B2 (en) 2000-01-26 2004-11-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP2001257350A (ja) 2000-03-08 2001-09-21 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
TW504846B (en) 2000-06-28 2002-10-01 Semiconductor Energy Lab Semiconductor device and manufacturing method thereof
JP4134253B2 (ja) 2000-08-28 2008-08-20 シャープ株式会社 アクティブマトリクス基板及びその製造方法ならびに表示装置
JP4570278B2 (ja) 2000-08-28 2010-10-27 シャープ株式会社 アクティブマトリクス基板
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
JP2002110996A (ja) 2000-09-29 2002-04-12 Sharp Corp アクティブマトリクス基板および液晶表示装置
JP2002111008A (ja) * 2000-10-04 2002-04-12 Canon Inc 薄膜トランジスタアレー
KR20020038482A (ko) * 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
KR100848084B1 (ko) 2001-03-12 2008-07-24 삼성전자주식회사 박막 트랜지스터 기판 및 그의 제조 방법과 액정 표시장치
JP3997731B2 (ja) * 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP2003029293A (ja) 2001-07-13 2003-01-29 Minolta Co Ltd 積層型表示装置及びその製造方法
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
EP1443130B1 (en) * 2001-11-05 2011-09-28 Japan Science and Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
KR100825102B1 (ko) * 2002-01-08 2008-04-25 삼성전자주식회사 박막 트랜지스터 기판 및 그 제조 방법
JP4083486B2 (ja) * 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US7049190B2 (en) * 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) * 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) * 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) * 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) * 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
KR20040009816A (ko) 2002-07-26 2004-01-31 삼성전자주식회사 박막 트랜지스터 어레이 기판 및 그 제조 방법
TWI256732B (en) 2002-08-30 2006-06-11 Sharp Kk Thin film transistor, liquid crystal display apparatus, manufacturing method of thin film transistor, and manufacturing method of liquid crystal display apparatus
KR100866976B1 (ko) 2002-09-03 2008-11-05 엘지디스플레이 주식회사 액정표시장치용 어레이기판과 제조방법
US7067843B2 (en) * 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
KR100883769B1 (ko) 2002-11-08 2009-02-18 엘지디스플레이 주식회사 액정표시장치용 어레이기판 제조방법
US8514340B2 (en) 2002-11-08 2013-08-20 Lg Display Co., Ltd. Method of fabricating array substrate having double-layered patterns
JP4984369B2 (ja) 2002-12-10 2012-07-25 株式会社ジャパンディスプレイイースト 画像表示装置及びその製造方法
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
KR101054819B1 (ko) 2003-06-24 2011-08-05 엘지디스플레이 주식회사 횡전계 방식 액정표시장치용 어레이기판과 그 제조방법
US7262463B2 (en) * 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
TWI312319B (en) * 2003-08-28 2009-07-21 Toppan Forms Co Ltd Audio message transfer sheet and manufacturing method thereof, audio information output sheet and audio information component
JP4483235B2 (ja) 2003-09-01 2010-06-16 カシオ計算機株式会社 トランジスタアレイ基板の製造方法及びトランジスタアレイ基板
JP2005108912A (ja) 2003-09-29 2005-04-21 Quanta Display Japan Inc 液晶表示装置とその製造方法
US7439086B2 (en) 2003-11-14 2008-10-21 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing liquid crystal display device
JP2005215434A (ja) 2004-01-30 2005-08-11 Fujitsu Display Technologies Corp 表示装置用基板の製造方法及びそれを用いた表示装置の製造方法
JP2005250448A (ja) 2004-02-05 2005-09-15 Sharp Corp 電子素子、表示素子及びその製造方法
JP2005227538A (ja) * 2004-02-13 2005-08-25 Chi Mei Electronics Corp 大画面および高精細のディスプレイに対応したアレイ基板およびその製造方法
WO2005077549A1 (en) * 2004-02-17 2005-08-25 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor and display device, and method for manufacturing thereof
CN102856390B (zh) * 2004-03-12 2015-11-25 独立行政法人科学技术振兴机构 包含薄膜晶体管的lcd或有机el显示器的转换组件
US7282782B2 (en) * 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7297977B2 (en) * 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7145174B2 (en) * 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7211825B2 (en) * 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
WO2006022259A1 (ja) * 2004-08-24 2006-03-02 Sharp Kabushiki Kaisha アクティブマトリクス基板およびそれを備えた表示装置
JP2006100760A (ja) * 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) * 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
KR100659061B1 (ko) 2004-09-20 2006-12-19 삼성에스디아이 주식회사 유기 박막 트랜지스터 및 이를 구비한 평판표시장치
US7298084B2 (en) * 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7791072B2 (en) * 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
EP2453480A2 (en) * 2004-11-10 2012-05-16 Canon Kabushiki Kaisha Amorphous oxide and field effect transistor
EP1810335B1 (en) * 2004-11-10 2020-05-27 Canon Kabushiki Kaisha Light-emitting device
US7868326B2 (en) * 2004-11-10 2011-01-11 Canon Kabushiki Kaisha Field effect transistor
US7453065B2 (en) * 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7863611B2 (en) * 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7829444B2 (en) * 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
JP2006201217A (ja) * 2005-01-18 2006-08-03 Seiko Epson Corp 配線基板、電気光学装置及び電子機器
KR101112547B1 (ko) * 2005-01-18 2012-03-13 삼성전자주식회사 박막 트랜지스터 표시판 및 박막 트랜지스터 표시판의제조 방법
US7579224B2 (en) * 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
US7608531B2 (en) * 2005-01-28 2009-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic device, and method of manufacturing semiconductor device
TWI562380B (en) * 2005-01-28 2016-12-11 Semiconductor Energy Lab Co Ltd Semiconductor device, electronic device, and method of manufacturing semiconductor device
JP2006215086A (ja) 2005-02-01 2006-08-17 Sharp Corp アクティブマトリクス基板およびそれを備えた表示装置
US7858451B2 (en) * 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) * 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
JP5117667B2 (ja) 2005-02-28 2013-01-16 カシオ計算機株式会社 薄膜トランジスタパネル
JP2006245031A (ja) 2005-02-28 2006-09-14 Casio Comput Co Ltd 薄膜トランジスタパネル
US20060197092A1 (en) * 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) * 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
US7544967B2 (en) * 2005-03-28 2009-06-09 Massachusetts Institute Of Technology Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications
US7645478B2 (en) * 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
JP4887647B2 (ja) 2005-03-31 2012-02-29 凸版印刷株式会社 薄膜トランジスタ装置の製造方法
US8300031B2 (en) * 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
CN100463018C (zh) 2005-05-23 2009-02-18 夏普株式会社 有源矩阵衬底、显示装置以及像素缺陷修正方法
US7588970B2 (en) * 2005-06-10 2009-09-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) * 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) * 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) * 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP2007073705A (ja) * 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4280736B2 (ja) * 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP4850457B2 (ja) * 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP5116225B2 (ja) * 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
EP3614442A3 (en) * 2005-09-29 2020-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufactoring method thereof
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
JP5198066B2 (ja) 2005-10-05 2013-05-15 出光興産株式会社 Ｔｆｔ基板及びｔｆｔ基板の製造方法
JP5037808B2 (ja) * 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
JP2007119386A (ja) 2005-10-27 2007-05-17 Nec Tokin Corp インドール誘導体三量体の精製方法、該生成された三量体を含む電極活物質及び該電極活物質の製造方法並びにそれを用いた電気化学セル
CN101667544B (zh) 2005-11-15 2012-09-05 株式会社半导体能源研究所 半导体器件及其制造方法
JP5089139B2 (ja) 2005-11-15 2012-12-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7615495B2 (en) 2005-11-17 2009-11-10 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method of the same
JP2007165860A (ja) 2005-11-17 2007-06-28 Semiconductor Energy Lab Co Ltd 表示装置及びその作製方法
JP5250929B2 (ja) 2005-11-30 2013-07-31 凸版印刷株式会社 トランジスタおよびその製造方法
JP2007157916A (ja) 2005-12-02 2007-06-21 Idemitsu Kosan Co Ltd Ｔｆｔ基板及びｔｆｔ基板の製造方法
JP4395659B2 (ja) 2005-12-20 2010-01-13 株式会社フューチャービジョン 液晶表示装置とその製造方法
US8212953B2 (en) 2005-12-26 2012-07-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
TWI292281B (en) * 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) * 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) * 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) * 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
KR20070080130A (ko) 2006-02-06 2007-08-09 삼성전자주식회사 박막 트랜지스터 기판과 이를 포함하는 액정 표시 장치
US7977169B2 (en) * 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
JP2007250804A (ja) 2006-03-15 2007-09-27 Samsung Electronics Co Ltd 薄膜トランジスタ基板及びその製造方法
JP5110803B2 (ja) * 2006-03-17 2012-12-26 キヤノン株式会社 酸化物膜をチャネルに用いた電界効果型トランジスタ及びその製造方法
KR20070101595A (ko) * 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
JP2007286150A (ja) * 2006-04-13 2007-11-01 Idemitsu Kosan Co Ltd 電気光学装置、並びに、電流制御用ｔｆｔ基板及びその製造方法
US20070252928A1 (en) * 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
KR20070115370A (ko) 2006-06-02 2007-12-06 삼성전자주식회사 개구율이 향상된 표시 장치 및 그 제조 방법
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4999400B2 (ja) * 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) * 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
KR20080021863A (ko) 2006-09-05 2008-03-10 삼성전자주식회사 표시 기판 및 이의 제조 방법
JP4946286B2 (ja) 2006-09-11 2012-06-06 凸版印刷株式会社 薄膜トランジスタアレイ、それを用いた画像表示装置およびその駆動方法
JP4332545B2 (ja) * 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5145676B2 (ja) * 2006-09-15 2013-02-20 凸版印刷株式会社 薄膜トランジスタおよびその製造方法
JP4348644B2 (ja) 2006-09-26 2009-10-21 セイコーエプソン株式会社 薄膜トランジスタ、電気光学装置および電子機器
JP4274219B2 (ja) * 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) * 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) * 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) * 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2007134730A (ja) 2006-12-01 2007-05-31 Semiconductor Energy Lab Co Ltd 表示装置
JP2008140984A (ja) 2006-12-01 2008-06-19 Sharp Corp 半導体素子、半導体素子の製造方法、及び表示装置
JP2008140684A (ja) * 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
JP5305630B2 (ja) * 2006-12-05 2013-10-02 キヤノン株式会社 ボトムゲート型薄膜トランジスタの製造方法及び表示装置の製造方法
KR20080052107A (ko) 2006-12-07 2008-06-11 엘지전자 주식회사 산화물 반도체층을 구비한 박막 트랜지스터
KR101363555B1 (ko) 2006-12-14 2014-02-19 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조 방법
KR101303578B1 (ko) * 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
KR20080068240A (ko) * 2007-01-18 2008-07-23 삼성전자주식회사 박막 트랜지스터 기판의 제조 방법
US8207063B2 (en) * 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR101312259B1 (ko) 2007-02-09 2013-09-25 삼성전자주식회사 박막 트랜지스터 및 그 제조방법
JP5121254B2 (ja) 2007-02-28 2013-01-16 キヤノン株式会社 薄膜トランジスタおよび表示装置
KR100858088B1 (ko) * 2007-02-28 2008-09-10 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법
KR100851215B1 (ko) * 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
JP5286826B2 (ja) 2007-03-28 2013-09-11 凸版印刷株式会社 薄膜トランジスタアレイ、薄膜トランジスタアレイの製造方法、およびアクティブマトリスクディスプレイ
JP2008276212A (ja) 2007-04-05 2008-11-13 Fujifilm Corp 有機電界発光表示装置
US7795613B2 (en) * 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) * 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) * 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) * 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
JP2008310312A (ja) 2007-05-17 2008-12-25 Fujifilm Corp 有機電界発光表示装置
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
US7611930B2 (en) 2007-08-17 2009-11-03 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing display device
US8030655B2 (en) 2007-12-03 2011-10-04 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor, display device having thin film transistor
KR101375831B1 (ko) * 2007-12-03 2014-04-02 삼성전자주식회사 산화물 반도체 박막 트랜지스터를 이용한 디스플레이 장치
JP5292066B2 (ja) * 2007-12-05 2013-09-18 株式会社半導体エネルギー研究所 表示装置
US8202365B2 (en) * 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
KR101496215B1 (ko) * 2008-03-17 2015-02-27 삼성디스플레이 주식회사 박막 트랜지스터 기판과 이의 제조 방법
TWI469354B (zh) * 2008-07-31 2015-01-11 Semiconductor Energy Lab 半導體裝置及其製造方法
JP2010056541A (ja) 2008-07-31 2010-03-11 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
TWI642113B (zh) 2008-08-08 2018-11-21 半導體能源研究所股份有限公司 半導體裝置的製造方法
WO2010032640A1 (en) 2008-09-19 2010-03-25 Semiconductor Energy Laboratory Co., Ltd. Display device
CN102160102B (zh) 2008-09-19 2013-11-06 株式会社半导体能源研究所 显示装置
US8114720B2 (en) * 2008-12-25 2012-02-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TWM485258U (zh) * 2014-04-07 2014-09-01 Hsiang Chuan Machinery Co Ltd 多邊形立體織帶

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020000553A1 (en) * 2000-06-29 2002-01-03 Acer Display Technology, Inc. Thin film transistor liquid crystal display and manufacturing method thereof
TW200617480A (en) * 2004-11-25 2006-06-01 Samsung Electronics Co Ltd Display device
US20070252152A1 (en) * 2006-04-26 2007-11-01 Epson Imaging Devices Corporation Electro-optical device, electronic apparatus, and method of manufacturing electro-optical device
US20070298554A1 (en) * 2006-06-23 2007-12-27 Chunping Long Tft lcd array substrate and manufacturing method thereof
TW200828451A (en) * 2006-09-21 2008-07-01 Future Vision Inc Manufacturing method of liquid crystal display panel and liquid crystal display panel

Also Published As

Publication number Publication date
KR20100075744A (ko) 2010-07-05
JP7064062B2 (ja) 2022-05-09
US20120268682A1 (en) 2012-10-25
KR102165978B1 (ko) 2020-10-15
US9768280B2 (en) 2017-09-19
TWI525705B (zh) 2016-03-11
TWI687749B (zh) 2020-03-11
JP2022105511A (ja) 2022-07-14
CN101764091A (zh) 2010-06-30
JP6419914B2 (ja) 2018-11-07
US10483290B2 (en) 2019-11-19
JP2020174187A (ja) 2020-10-22
KR102491759B1 (ko) 2023-01-27
US20190157307A1 (en) 2019-05-23
US11996416B2 (en) 2024-05-28
TW201928483A (zh) 2019-07-16
TW201717368A (zh) 2017-05-16
KR102132155B1 (ko) 2020-07-09
KR101707438B1 (ko) 2017-02-16
US20150037944A1 (en) 2015-02-05
JP7007430B2 (ja) 2022-01-24
KR102303320B1 (ko) 2021-09-23
KR20180021033A (ko) 2018-02-28
TW201843820A (zh) 2018-12-16
JP5782539B2 (ja) 2015-09-24
KR20140144160A (ko) 2014-12-18
TW201041048A (en) 2010-11-16
US20200335525A1 (en) 2020-10-22
JP5503275B2 (ja) 2014-05-28
KR20190018657A (ko) 2019-02-25
US20220037368A1 (en) 2022-02-03
TW201603253A (zh) 2016-01-16
TW202024761A (zh) 2020-07-01
US8114720B2 (en) 2012-02-14
US8878175B2 (en) 2014-11-04
US20100167464A1 (en) 2010-07-01
US20120119214A1 (en) 2012-05-17
KR20170018864A (ko) 2017-02-20
US8237167B2 (en) 2012-08-07
KR101705015B1 (ko) 2017-02-09
KR20210112288A (ko) 2021-09-14
TWI574391B (zh) 2017-03-11
CN103872062A (zh) 2014-06-18
CN101764091B (zh) 2014-05-07
JP6193925B2 (ja) 2017-09-06
US20170373172A1 (en) 2017-12-28
JP2018011064A (ja) 2018-01-18
JP2019021933A (ja) 2019-02-07
US11158654B2 (en) 2021-10-26
CN103872062B (zh) 2017-01-11
KR20160037876A (ko) 2016-04-06
TWI641119B (zh) 2018-11-11
JP2022058520A (ja) 2022-04-12
JP2010170108A (ja) 2010-08-05
US10720451B2 (en) 2020-07-21
KR20200117963A (ko) 2020-10-14
TWI665791B (zh) 2019-07-11
JP2014168061A (ja) 2014-09-11
KR101831162B1 (ko) 2018-04-04
JP6724103B2 (ja) 2020-07-15
JP2015222827A (ja) 2015-12-10
JP2024001143A (ja) 2024-01-09

Similar Documents

Publication Publication Date Title
US11158654B2 (en) Semiconductor device and manufacturing method thereof
KR102391280B1 (ko) 반도체 장치