CN110073486B - 显示基板及其制作方法、显示装置 - Google Patents

显示基板及其制作方法、显示装置 Download PDF

Info

Publication number
CN110073486B
CN110073486B CN201980000017.8A CN201980000017A CN110073486B CN 110073486 B CN110073486 B CN 110073486B CN 201980000017 A CN201980000017 A CN 201980000017A CN 110073486 B CN110073486 B CN 110073486B
Authority
CN
China
Prior art keywords
electrode
display
layer
forming
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201980000017.8A
Other languages
English (en)
Other versions
CN110073486A (zh
Inventor
肖文俊
王世君
胡合合
郑皓亮
陈希
陈小川
袁广才
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Beijing BOE Display Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Beijing BOE Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Beijing BOE Display Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Publication of CN110073486A publication Critical patent/CN110073486A/zh
Application granted granted Critical
Publication of CN110073486B publication Critical patent/CN110073486B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/13439—Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134318—Electrodes characterised by their geometrical arrangement having a patterned common electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134372—Electrodes characterised by their geometrical arrangement for fringe field switching [FFS] where the common electrode is not patterned
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/136295—Materials; Compositions; Manufacture processes

Abstract

一种显示基板及其制作方法以及显示装置。该显示基板的制作方法包括：形成第一显示电极(4)；以及形成薄膜晶体管，包括形成半导体层(5)；所述第一显示电极(4)与所述半导体层(5)同层设置，且所述形成第一显示电极(4)的步骤在所述形成半导体层(5)的步骤之前执行。

Description

显示基板及其制作方法、显示装置
技术领域
本公开至少一实施例涉及一种显示基板及其制作方法以及显示装置。
背景技术
目前，在制作用于液晶显示装置的显示基板的过程中，通常需要形成薄膜晶体管与显示电极。通常，在形成薄膜晶体管的半导体层之后，为了防止后续形成显示电极的过程对半导体层表面造成损伤，形成覆盖半导体层的保护层之后，再形成显示电极等其他结构。
发明内容
本公开至少一实施例提供一种显示基板的制作方法，该方法包括：形成第一显示电极；以及形成薄膜晶体管，包括形成半导体层；所述第一显示电极与所述半导体层同层设置，且所述形成第一显示电极的步骤在所述形成半导体层的步骤之前执行。
例如，本公开至少一实施例提供的显示基板的制作方法中，所述形成半导体层包括：形成半导体材料层，其中，所述半导体材料层与所述第一显示电极同层设置；以及对所述半导体材料层进行构图工艺以形成所述半导体层。
例如，本公开至少一实施例提供的显示基板的制作方法中，在形成所述半导体材料层之前，对所述第一显示电极进行激光退火处理。
例如，本公开至少一实施例提供的显示基板的制作方法中，所述半导体层的材料为金属氧化物，所述第一显示电极的材料为透明的金属氧化物。
例如，本公开至少一实施例提供的显示基板的制作方法中，所述形成第一显示电极包括：形成第一导电材料层；以及对所述第一导电材料层进行构图工艺以形成所述第一显示电极；在对所述第一导电材料层进行构图工艺的过程中，采用湿刻法刻蚀所述第一导电材料层以形成所述第一显示电极；在对所述半导体材料层进行构图工艺的过程中，采用湿刻法刻蚀所述半导体材料层以形成所述半导体层。
例如，本公开至少一实施例提供的显示基板的制作方法还包括：形成所述薄膜晶体管的源极和漏极，所述源极和所述漏极分别与所述半导体层电连接；形成第一绝缘层，所述第一绝缘层覆盖所述源极、所述漏极、所述半导体层和所述第一显示电极，且所述第一绝缘层与所述半导体层、所述漏极和所述第一显示电极均直接接触；以及在所述第一绝缘层上形成第二显示电极。
例如，本公开至少一实施例提供的显示基板的制作方法还包括：形成与所述源极电连接且同层设置的数据线；所述第二显示电极覆盖所述数据线的至少部分。
例如，本公开至少一实施例提供的显示基板的制作方法中，所述第二显示电极是狭缝电极，所述第一显示电极是板状电极。
例如，本公开至少一实施例提供的显示基板的制作方法中，所述第一显示电极为像素电极，所述第二显示电极为公共电极；所述形成所述薄膜晶体管的源极和所述薄膜晶体管的漏极包括：形成源-漏导电材料层；以及对所述源-漏导电材料层进行构图工艺以形成所述源极与所述漏极，其中，所述像素电极与所述漏极彼此部分堆叠以使得所述像素电极与所述漏极直接接触。
例如，本公开至少一实施例提供的显示基板的制作方法中，所述第一显示电极为公共电极，所述第二显示电极为像素电极；所述形成所述薄膜晶体管的源极和所述薄膜晶体管的漏极包括：形成源-漏导电材料层；以及对所述源-漏导电材料层进行构图工艺以形成所述源极与所述漏极，所述公共电极与所述漏极彼此间隔开；所述显示基板的制作方法还包括：对所述第一绝缘层进行构图以形成暴露所述漏极的过孔，所述像素电极经由所述过孔与所述漏极电连接。
例如，本公开至少一实施例提供的显示基板的制作方法中，所述形成所述薄膜晶体管的源极和所述薄膜晶体管的漏极的步骤在所述形成半导体层的步骤之后执行，所述源极和所述漏极分别覆盖部分所述半导体层；或者，所述形成所述薄膜晶体管的源极和所述薄膜晶体管的漏极的步骤在所述形成半导体层的步骤之前执行，所述半导体层覆盖部分所述源极和部分所述漏极。
例如，本公开至少一实施例提供的显示基板的制作方法还包括：形成第二绝缘层，所述第一显示电极和所述半导体层均形成于所述第二绝缘层上且与所述第二绝缘层接触。
本公开至少一实施例还提供一种采用本公开实施例提供的任意一种制作方法所制得的显示基板。
例如，本公开至少一实施例提供的显示基板还包括：所述薄膜晶体管的源极和漏极、第一绝缘层以及第二显示电极。所述源极和所述漏极分别与所述半导体层电连接；所述第一绝缘层覆盖所述源极、所述漏极、所述半导体层和所述第一显示电极，且所述第一绝缘层与所述半导体层、所述漏极和所述第一显示电极均直接接触；第二显示电极位于所述第一绝缘层上。
例如，本公开至少一实施例提供的显示基板中，所述半导体层的材料为金属氧化物，所述第一显示电极的材料为透明的金属氧化物。
例如，本公开至少一实施例提供的显示基板中，所述源极和所述漏极分别覆盖部分所述半导体层；或者，所述半导体层覆盖部分所述源极和部分所述漏极。
例如，本公开至少一实施例提供的显示基板中，所述第一显示电极为像素电极，所述第二显示电极为公共电极，所述像素电极与所述漏极彼此部分堆叠以使得所述像素电极与所述漏极直接接触；或者，所述第一显示电极为公共电极，所述第二显示电极为像素电极，所述公共电极与所述漏极彼此间隔开，所述第一绝缘层包括暴露所述漏极的过孔，所述像素电极经由所述过孔与所述漏极电连接。
例如，本公开至少一实施例提供的显示基板还包括：与所述源极电连接且同层设置的数据线；所述第二显示电极覆盖所述数据线的至少部分。
例如，本公开至少一实施例提供的显示基板中，所述第二显示电极是狭缝电极，所述第一显示电极是板状电极。
本公开至少一实施例还提供一种显示装置，该显示装置包括本公开实施例提供的任意一种显示基板。
附图说明
为了更清楚地说明本发明实施例的技术方案，下面将对实施例的附图作简单地介绍，显而易见地，下面描述中的附图仅仅涉及本发明的一些实施例，而非对本发明的限制。
图1A-1K为本公开一实施例提供的一种显示基板的制作方法的示意图；
图2A-2E是本公开一实施例提供的另一种显示基板的制作方法的示意图；
图3A-3I是本公开一实施例提供的又一种显示基板的制作方法的示意图；
图4A-4K是本公开一实施例提供的又一种显示基板的制作方法的示意图；
图5是由本公开实施例提供的一种显示基板的制作方法制得的显示基板的平面示意图；
图6A为沿图5中的A-A’线的一种截面示意图；
图6B为沿图5中的A-A’线的另一种截面示意图；
图6C为沿图5中的A-A’线的又一种截面示意图；
图6D为沿图5中的A-A’线的又一种截面示意图；
图6E为沿图5中的A-A’线的又一种截面示意图；
图7为本公开一实施例提供的一种显示装置的示意图；
图8为本公开一实施例提供的一种显示装置中的显示面板的结构示意图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例的附图，对本发明实施例的技术方案进行清楚、完整地描述。显然，所描述的实施例是本发明的一部分实施例，而不是全部的实施例。基于所描述的本发明的实施例，本领域普通技术人员在无需创造性劳动的前提下所获得的所有其它实施例，都属于本发明保护的范围。
除非另作定义，此处使用的技术术语或者科学术语应当为本发明所属领域内具有一般技能的人士所理解的通常意义。本发明专利申请说明书以及权利要求书中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。“包括”或者“包含”等类似的词语意指出现在该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“内”、“外”、“上”、“下”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也可能相应地改变。
本公开所使用的附图并不是严格按实际比例绘制，各个结构的具体尺寸和数量可根据实际需要进行确定。本公开中所描述的附图仅是结构示意图。需要说明的是，在本申请中，结构A与结构B同层设置是指：结构A的面向衬底基板1的面的至少部分与结构B的面向衬底基板1的面与同一膜层接触，并且，在垂直于衬底基板的方向上，结构A的至少部分与结构B之间不存在其他的层或结构。
本公开至少一实施例提供一种显示基板的制作方法，该方法包括：形成第一显示电极；以及形成薄膜晶体管，包括形成半导体层；所述第一显示电极与所述半导体层同层设置，且所述形成第一显示电极的步骤在所述形成半导体层的步骤之前执行。
示范性地，图1A-1K是本公开一实施例提供的一种显示基板的制作方法示意图。显示基板的制作方法包括形成薄膜晶体管。形成薄膜晶体管包括形成栅极、形成半导体层、形成源极和漏极。
例如，如图1A所示，提供衬底基板1。例如，衬底基板1可以为石英基板、玻璃基板或有机基板。在衬底基板1上形成栅极2。例如，通过构图工艺形成栅极2。
如图1B所示，形成覆盖栅极的栅绝缘层3。例如，采用涂覆的方法形成栅绝缘层3。例如，栅绝缘层3的材料可以为无机绝缘材料(例如氧化硅、氮化硅或氮氧化硅等)或有机绝缘材料(例如绝缘的树脂材料)。
在本公开的实施例中，第一显示电极与半导体层同层设置，且形成第一显示电极的步骤在形成半导体层的步骤之前执行。例如，在栅绝缘层3上形成半导体层和第一显示电极，半导体层和第一显示电极分别与栅绝缘层3直接接触。
如图1C所示，形成第一显示电极包括：形成第一导电材料层40。第一导电材料层40覆盖至少部分栅绝缘层3。
如图1D所示，形成第一显示电极还包括：对第一导电材料层40进行构图工艺以形成第一显示电极4。第一显示电极4位于栅绝缘层3上且与栅绝缘层3接触。例如，在对第一导电材料层40进行构图工艺的过程中，采用湿刻法刻蚀第一导电材料层40以形成第一显示电极4。
例如，第一显示电极4的材料为透明的金属氧化物。该透明的金属氧化物为铟锡氧化物(ITO)、铟锌氧化物(IZO)等。例如，刻蚀该金属氧化物的刻蚀液通常包括硫酸和硝酸。当然，第一显示电极4的材料不限于上述列举的种类。
在本申请实施例提供的显示基板的制作方法中，形成第一显示电极4之后，再形成半导体层。形成半导体层包括：形成半导体材料层50(如图1E所示)，以及对半导体材料层50进行构图工艺以形成半导体层5(如图1F所示)。半导体材料层50与第一显示电极4同层设置，从而半导体层50与第一显示电极4同层设置。需要说明的是，在本公开实施例中，半导体材料层50与第一显示电极4同层设置是指：半导体材料层50的面向衬底基板1的面的至少部分与第一显示电极4的面向衬底基板1的面与同一膜层接触，并且，半导体材料层50的至少部分与第一显示电极4在垂直于衬底基板1的方向上不存在其他的层。
例如，半导体层5的材料为金属氧化物(即半导体材料层50的材料为金属氧化物)。该金属氧化物为例如铟镓锌氧化物(IGZO)，例如铟镓锌非晶氧化物。IGZO的载流子迁移率是非晶硅的20～30倍，从而，在包括该显示基板的显示面板(例如液晶显示面板)中，薄膜晶体管对像素电极的充放电速率得到提高，从而像素的响应速度得到提高；同时，利用该基板制作的液晶显示面板的功耗(其功耗接近OLED)得以降低；并且，该半导体层可以只包括金属氧化物层，而不包括掺杂层，从而使得该显示基板的制作工序更加简单、制作成本更低、厚度较薄，该液晶显示面板的厚度比通常的液晶面板小，例如，比OLED只高出25％左右。另外，该液晶显示面板的分辨率可以达到全高清(Full HD，分辨率可达1920×1200)乃至超高清(Ultra Definition，分辨率可达3840×2160)级别。
例如，在对半导体材料层50进行构图工艺的过程中，采用湿刻法刻蚀半导体材料层50以形成半导体层5。刻蚀该金属氧化物的刻蚀液通常包括硫酸和硝酸。
通过上述方法形成的半导体层5与第一显示电极4同层设置。需要说明的是，在本公开实施例中，半导体层5与第一显示电极4同层设置是指：半导体层5的面向衬底基板1的面的至少部分与第一显示电极4的面向衬底基板1的面与同一膜层接触，并且，在垂直于衬底基板1的方向上，半导体层5的至少部分与第一显示电极4之间不存在其他的层。该其他的层例如为覆盖半导体层5的绝缘层，或者覆盖第一显示电极4的绝缘层。在本公开实施例提供的显示基板的制作方法中，将半导体层5与第一显示电极4同层设置，从而不需要在形成半导体层之后，再形成覆盖半导体层的保护层以保护半导体层，然后再在所述保护层上形成第一显示电极，从而简化了制作工序以及显示基板的结构。
在半导体层5与第一显示电极4同层设置且第一显示电极4的材料和半导体层5的材料均为金属氧化物的情况下，由于用于刻蚀金属氧化物的刻蚀液通常均包括硫酸和硝酸，因此，如果先形成半导体层，然后形成覆盖半导体层且与半导体层接触的第一导电材料层，再通过湿刻法对第一导电材料层进行刻蚀而形成第一显示电极，那么，用于刻蚀第一导电材料层的刻蚀液也能够与半导体层发生反应从而溶解部分半导体层，即容易出现过度刻蚀现象而影响半导体层的性能，使薄膜晶体管的性能不稳定，进而影响显示基板的显示效果。然而，在本公开实施例中，由于形成第一显示电极4的步骤在形成半导体层5的步骤之前执行，因此，在形成第一显示电极4之后，对覆盖第一显示电极4且与第一显示电极4接触的半导体材料层50进行湿刻而形成半导体层5，实现了在简化显示基板的制作工艺的同时，避免对半导体层的过度刻蚀。在对该半导体材料层50的湿刻过程中，对第一显示电极4的表面可能会发生轻度刻蚀，但只是对第一显示电极4的表面形貌稍有影响，对第一显示电极4的性能几乎没有影响。此外，与半导体层表面发生过度刻蚀对基板的显示功能的影响相比，本公开实施例提供的显示基板的制作方法中，第一显示电极4表面发生过度刻蚀对基板的显示功能的影响要小得多。
例如，如图1D所示，在形成半导体材料层之前，对第一显示电极4进行激光退火处理，以使第一显示电极4得表面结晶化。在后续通过湿刻法形成半导体层5的过程中，结晶化后的第一显示电极4的表面不易被用于刻蚀半导体材料层50的刻蚀液腐蚀，从而防止第一显示电极4被过度刻蚀。
显示基板的制作方法还包括：形成薄膜晶体管的源极和漏极、形成第一绝缘层以及在第一绝缘层上形成第二显示电极。例如，第一显示电极为像素电极，第二显示电极为公共电极。这种情况下，所述形成所述薄膜晶体管的源极和漏极包括：形成源-漏导电材料层60，如图1G所示；以及对源-漏导电材料层60进行构图工艺以形成源极61与漏极62，如图1H所示。源极61和漏极62分别与半导体层5接触，从而使源极61和漏极62分别与半导体层5电连接。像素电极(即第一显示电极4)与漏极62彼此部分堆叠以使得像素电极与漏极62直接接触，以降低像素电极与漏极62之间的接触电阻。
如图1I所示，形成第一绝缘层7，第一绝缘层7覆盖源极61、漏极62、半导体层5和第一显示电极4，且第一绝缘层7与半导体层5、漏极62和第一显示电极4均直接接触。
如图1J所示，形成覆盖第一绝缘层7的第二导电材料层80。对第二导电材料层80执行构图工艺而形成第二显示电极8，从而形成如图1K所示的显示基板。
例如，第二显示电极8是狭缝电极，第一显示电极4是板状电极。第二显示电极8包括多个部分81，多个部分81间隔排布，多个部分81中相邻的两个部分之间形成狭缝。狭缝电极边缘所产生的电场以及狭缝电极与板状电极间产生的电场能够形成多维电场。当利用该显示基板制作得到液晶面板时，使位于狭缝电极间、电极正上方所有取向的液晶分子都能够产生旋转，从而提高了液晶工作效率并增大了透光效率。
例如，显示基板的制作方法还包括：形成第二绝缘层，第一显示电极4和半导体层均形成于第二绝缘层上且与第二绝缘层接触。在图1A-1K所示的实施例中，第二绝缘层为所述栅绝缘层3。
图5是由本公开实施例提供的显示基板的制作方法制得的显示基板的平面示意图。如图5所示，例如，显示基板的制作方法还包括：形成与源极61电连接且同层设置的数据线9。第二显示电极8覆盖数据线9的一部分，例如，第二显示电极8沿数据线9的线宽方向(与数据线9的延伸方向垂直)覆盖数据线9的整个线宽。当利用该显示基板制作形成液晶显示面板时，由于第二显示电极8覆盖数据线9的一部分从而能够屏蔽由于数据线上存在电荷所产生的干扰电场，该干扰电场会对液晶的偏转造成干扰。通常，在液晶显示面板中设置有覆盖数据线的黑矩阵，该黑矩阵除了挡光作用之外，还兼具屏蔽上述干扰电场的作用。由于第二显示电极覆盖所述数据线的至少部分，已经解决了干扰电场的问题，因此，可以减小覆盖数据线的宽度黑矩阵的宽度，从而提高显示基板的光透过率。
图2A-2E是本公开一实施例提供的另一种显示基板的制作方法的示意图。本实施例与图1A-1K所示的实施例具有以下区别。在本实施中，所述第一显示电极为公共电极，所述第二显示电极为像素电极，所述公共电极与所述漏极彼此间隔开。
在完成图1A-1G所示的步骤之后，执行图2A-2E所示的步骤。如图2A所示，对图1G所示的源-漏导电材料层进行构图工艺以形成源极61与漏极62。公共电极(即第一显示电极4)与漏极62彼此间隔开。
如图2B所示，形成第一绝缘层7，第一绝缘层7覆盖源极61、漏极62、半导体层5和第一显示电极4，且第一绝缘层7与半导体层5、漏极62和第一显示电极4均直接接触。
如图2C所示，该显示基板的制作方法还包括：对第一绝缘层7进行构图以形成暴露漏极62的过孔71。
如图2D所示，形成覆盖第一绝缘层7的第二导电材料层80，第二导电材料层80通过过孔71与漏极62接触。
如图2E所示，对第二导电材料层80执行构图工艺而形成第二显示电极8，从而形成如图2E所示的显示基板。像素电极(即第二显示电极8)经由过孔71与漏极62电连接。
本实施例中的构图工艺中均可采用湿刻法。本实施例中没有提及的特征及效果均可参考图1A-1K中的描述。
在上述实施例中，形成薄膜晶体管的源极和漏极的步骤在形成半导体层的步骤之后执行，源极和漏极分别覆盖部分半导体层。在其他实施例中，形成薄膜晶体管的源极和漏极的步骤也可以在形成半导体层的步骤之前执行，半导体层覆盖部分源极和部分漏极。
例如，图3A-3I是本公开一实施例提供的又一种显示基板的制作方法的示意图。本实施例与图1A-1K所示的实施例的区别主要在于，形成薄膜晶体管的源极和漏极的步骤在形成半导体层的步骤之前执行，半导体层覆盖部分源极和部分漏极。在一个示例中，在形成第一电极之后且在形成半导体层之前，形成源极和漏极。在完成图1A-1C所示的步骤之后，执行图3A-3C所示的步骤。如图3A所示，对图1C中的第一导电材料层40执行构图工艺以形成第一电极4。如图3B所示，在形成第一电极4之后且在形成半导体层之前，在栅绝缘层3上形成源-漏导电材料层60。
如图3C所示，对源-漏导电材料层60进行构图工艺以形成源极61与漏极62。本实施例以第一显示电极为像素电极，第二显示电极为公共电极为例，此时，漏极62与第一显示电极4彼此部分堆叠以使漏极62与第一显示电极4直接接触。在堆叠的区域，第一显示电极4覆盖漏极62的一部分。例如，在形成半导体材料层之前，对第一显示电极4进行激光退火处理，以使第一显示电极4得表面结晶化。在后续通过湿刻法形成半导体层5的过程中，结晶化后的第一显示电极4的表面不易被用于刻蚀半导体材料层50的刻蚀液腐蚀，从而防止第一显示电极4被过度刻蚀。
如图3D所示，形成覆盖源极61和漏极62的半导体材料层50。半导体材料层50与第一显示电极4同层设置。半导体材料层50的一部分和第一显示电极4均与栅绝缘层3接触，从而在垂直于衬底基板1的方向上，半导体材料层50的所述一部分与第一显示电极4之间不存在其他的层。半导体材料层50的材料请参考之前实施例中的描述。
如图3E所示，对半导体材料层50进行构图工艺以形成半导体层5。半导体层5与第一显示电极4同层设置。例如，半导体层5覆盖部分源极61和部分漏极62。例如，在其他实施例中，半导体层5也可以覆盖整个源极61和部分漏极62。
如图3F所示，形成第一绝缘层7，第一绝缘层7覆盖源极61、漏极62、半导体层5和第一显示电极4，且第一绝缘层7与半导体层5、漏极62和第一显示电极4均直接接触。
如图3G所示，在第一绝缘层7上形成第二显示电极8，从而形成图3F所示显示基板。第二显示电极8的形成方法和结构特征与图1A-1K所示的实施例中的相同。本实施例中的构图工艺中均可采用湿刻法。本实施例中没有提及的特征及效果均可参考图1A-1K中的描述。
在本实施的另一个示例中，在形成源极和漏极之后且在形成半导体层之前，形成第一电极。例如，在执行完图1A-1B所示的步骤之后，如图3H所示，在形成第一电极之前，在栅绝缘层3上通过构图工艺形成源极61和漏极62。然后，如图3I所示，通过构图工艺形成第一显示电极4，第一显示电极4与漏极62彼此部分堆叠以使漏极62与第一显示电极4直接接触。在堆叠的区域，第一显示电极4覆盖漏极62的一部分。在形成半导体材料层之前，对第一显示电极4进行激光退火处理，以使第一显示电极4的表面结晶化。继图3I所示的步骤之后，该示例的后续步骤与图3D-3F所示的步骤相同。
在上述实施例提供的显示基板中，薄膜晶体管为底栅型，在其他实施例中，薄膜晶体管也可以是顶栅型。例如，图4A-4G是本公开一实施例提供的又一种显示基板的制作方法的示意图。本实施例与上述方法中制备薄膜晶体管的区别在于，显示基板中的薄膜晶体管为顶栅型，形成栅极的步骤在形成半导体层的步骤之后执行。具体方法如下。
如图4A所示，提供衬底基板1，在衬底基板1上形成底层绝缘层30。底层绝缘层30具有保护在其上方形成的结构以及绝缘作用。
如图4B所示，在底层绝缘层30上形成第一导电材料层40。
如图4C所示，对第一导电材料层40进行构图工艺以形成第一显示电极4。第一显示电极4位于底层绝缘层30上且与底层绝缘层30接触。
例如，在形成半导体层之前，形成薄膜晶体管的源极和漏极。如图4D所示，在形成半导体层之前，在底层绝缘层30上形成源-漏导电材料层60。
如图4E所示，对源-漏导电材料层60进行构图工艺以形成源极61与漏极62。本实施例以第一显示电极为像素电极，第二显示电极为公共电极为例，此时，漏极62与第一显示电极4彼此部分堆叠以使漏极62与第一显示电极4直接接触。例如，在形成半导体材料层之前，对第一显示电极4进行激光退火处理，以使第一显示电极4得表面结晶化。该结晶化的效果请参考之前的描述。
如图4F所示，形成覆盖源极61和漏极62的半导体材料层50。半导体材料层50与第一显示电极4同层设置。半导体材料层50的一部分和第一显示电极4均与底层绝缘层30接触，从而在垂直于衬底基板1的方向上，半导体材料层50的所述一部分与第一显示电极4之间不存在其他的层。
如图4G所示，对半导体材料层50进行构图工艺以形成半导体层5。半导体层5与第一显示电极4同层设置。例如，半导体层5覆盖部分源极61和部分漏极62。例如，在其他实施例中，半导体层5也可以覆盖整个源极61和部分漏极62。
如图4H所示，形成栅绝缘层31，栅绝缘层31覆盖源极61、漏极62、半导体层5和第一显示电极4，且第一绝缘层7与半导体层5、漏极62和第一显示电极4均直接接触。例如，栅绝缘层31的材料可以是无机绝缘材料(例如氮化硅、氧化硅或氮氧化硅等)，此时，可以采用沉积法形成栅绝缘层31。当然，栅绝缘层31的材料可以是有机绝缘材料(例如绝缘的树脂材料)，此时，可以采用涂覆法形成栅绝缘层31。
如图4I所示，在衬底基板1上通过构图工艺形成栅极21。
如图4J所示，形成覆盖栅极21及栅绝缘层31的第一绝缘层70。
本实施例提供的显示基板的制作方法还包括：形成第二绝缘层，第一显示电极和半导体层均形成于第二绝缘层上且与第二绝缘层接触。在本实施例中，该第二绝缘层为保护绝缘层30。
如图4K所示，在第一绝缘层70上形成第二显示电极8，从而形成如图4K所示的显示基板。第二显示电极8的形成方法和结构特征与图1A-1K所示的实施例中的相同。本实施例中的构图工艺中均可采用湿刻法。本实施例中没有提及的特征及效果均可参考图1A-1K中的描述。
本公开至少一实施例还提供一种采用本公开实施例提供的任意一种制作方法所制得的显示基板。
示范性地，图5是由本公开实施例提供的一种显示基板的制作方法制得的显示基板的平面示意图，图6A为沿图5中的A-A’线的一种截面示意图，图6B为沿图5中的A-A’线的另一种截面示意图，图6C为沿图5中的A-A’线的又一种截面示意图，图6D为沿图5中的A-A’线的又一种截面示意图,图6E为沿图5中的A-A’线的又一种截面示意图。图6A所示的显示基板由图1A-1K所示的方法制得，图6B所示的显示基板由图2A-2E所示的方法制得，图6C和图6D所示的显示基板由图3A-3H所示的方法制得，图6E所示的显示基板由图4A-4K所示的方法制得。
如图6A所示，显示基板10包括：第一显示电极4和薄膜晶体管；薄膜晶体管包括半导体层5。第一显示电极4与半导体层5同层设置。通常的显示基板中，在垂直于衬底基板1的方向上，第一显示电极4与半导体层5之间还存其他的层，该其他的层例如为覆盖半导体层5以保护半导体层5的绝缘层。因此，与该通常的显示基板相比，本公开实施例提供的显示基板的结构简单，从而利于简化显示基板的制备工艺、提高生产效率和降低生产成本。
例如，如图6A所示，显示基板10还包括：薄膜晶体管的源极61和漏极62、第一绝缘层7以及第二显示电极8。源极61和漏极62分别与半导体层5电连接。第一绝缘层7覆盖源极61、漏极62、半导体层5和第一显示电极4，且第一绝缘层7与半导体层5、漏极62和第一显示电极4均直接接触。第二显示电极8位于第一绝缘层7上。与上述通常的显示基板相比，本公开实施例提供的显示基板中的膜层数量有所减少，例如绝缘层的数量有所减少。例如，在图6A所示的显示基板10中，源极61和漏极62分别覆盖部分半导体层。
例如，半导体层5的材料为金属氧化物，该金属氧化物为例如铟镓锌氧化物(IGZO)，例如铟镓锌非晶氧化物。当然，半导体层5的材料不限于上述列举的种类。半导体层5的材料为该金属氧化物所能达到的技术效果请参考之前的描述，在此不再赘述。例如，第一显示电极4的材料为透明的金属氧化物。该透明的金属氧化物为铟锡氧化物(ITO)、铟锌氧化物(IZO)等。
例如，在图6A中，第一显示电极4为像素电极，第二显示电极8为公共电极。像素电极与漏极62彼此部分堆叠以使得像素电极与漏极62直接接触，以减小像素电极与漏极62之间的接触电阻。
例如，结合图5和图6A，显示基板10还包括：与源极61电连接且同层设置的数据线，第二显示电极8覆盖数据线的至少部分。例如，第二显示电极8沿数据线9的线宽方向(与数据线9的延伸方向垂直)覆盖数据线9的整个线宽。当利用该显示基板制作形成液晶显示面板时，由于第二显示电极8覆盖数据线9的一部分从而能够屏蔽由于数据线上存在电荷所产生的干扰电场，该干扰电场会对液晶的偏转造成干扰。通常，在液晶显示面板中设置有覆盖数据线的黑矩阵，该黑矩阵除了挡光作用之外，还兼具屏蔽上述干扰电场的作用。由于第二显示电极覆盖所述数据线的至少部分，已经解决了干扰电场的问题，因此，可以减小覆盖数据线的宽度黑矩阵的宽度，从而提高显示基板的光透过率。例如数据线与源极一体成型。所述一体成型指数据线与源极的材料相同，通过同一次构图同时形成，且数据线与源极之间不存在接缝。
例如，第二显示电极8是狭缝电极，第一显示电极4是板状电极。狭缝电极边缘所产生的电场以及狭缝电极与板状电极间产生的电场能够形成多维电场。当利用该显示基板制作得到液晶面板时，使位于狭缝电极间、电极正上方所有取向的液晶分子都能够产生旋转，从而提高了液晶工作效率并增大了透光效率。
图6B所示的显示基板10与图6A所示的显示基板的区别在于，第一显示电极4为公共电极，第二显示电极8为像素电极。公共电极与漏极62彼此间隔开。第一绝缘层7包括暴露漏极62的过孔71，像素电极经由过孔71与漏极62电连接。该显示基板10的其他结构与技术效果均与图6A中的相同，请参考之前的描述。
图6C所示的显示基板10与图6A所示的显示基板的区别在于，半导体层5覆盖部分源极61和部分漏极62。该显示基板10的其他结构与技术效果均与图6A中的相同，请参考之前的描述。
图6D所示的显示基板10与图6A所示的显示基板的区别在于，在图6C中，在第一显示电极4与漏极62彼此重叠的区域，漏极62覆盖部分第一显示电极4；在图6D中，在第一显示电极4与漏极62彼此重叠的区域，第一显示电极4覆盖部分漏极62。
图6E所示的显示基板10与图6A所示的显示基板具有以下区别。在图6A所示的显示基板10中，薄膜晶体管为底栅型；图6E所示的显示基板10中，薄膜晶体管为顶栅型。该显示基板10的其他结构与技术效果请参考对图6A的描述。
本公开至少一实施例还提供一种显示装置，该显示装置包括本公开实施例提供的任意一种显示基板。
图7为本公开一实施例提供的一种显示装置的示意图。本公开实施例提供的显示装置11包括本公开实施例提供的任意一种显示基板10。例如，显示装置11为液晶显示装置。例如，显示装置11实现为如下的产品：手机、平板电脑、显示器、笔记本电脑、ATM机等具有显示功能的产品或部件。
例如，显示装置11包括显示面板，显示面板包括显示基板10。图8为本公开一实施例提供的一种显示装置中的显示面板的结构示意图。如图8所示的显示面板包括本公开实施例提供的任意一种显示基板10以及液晶层12和对置基板13。液晶层12设置于显示基板10与对置基板13，第二显示电极8面向液晶层。液晶层中的液晶配置为在第一显示电极4与第二显示电极8所形成的电场的作用下旋转。该电场包括第二显示电极8与与其相对的第一显示电极4形成的电场以及第二显示电极8形成的边缘电场。
以上所述仅是本发明的示范性实施方式，而非用于限制本发明的保护范围，本发明的保护范围由所附的权利要求确定。

Claims (18)

1.一种显示基板的制作方法，包括：
形成第一显示电极；以及
形成薄膜晶体管，包括形成半导体层；其中，
所述第一显示电极与所述半导体层同层设置，且所述形成第一显示电极的步骤在所述形成半导体层的步骤之前执行；
所述半导体层的材料为铟镓锌氧化物(IGZO)，所述第一显示电极的材料为透明的金属氧化物导电材料，所述透明的金属氧化物材料包括铟锡氧化物(ITO)或铟锌氧化物(IZO)；
所述显示基板的制作方法包括：
在形成所述薄膜晶体管的整个所述半导体层之前，采用所述透明的金属氧化物材料形成第一导电材料层，并对所述第一导电材料层进行构图工艺以形成所述第一显示电极；
在形成所述薄膜晶体管的整个所述半导体层之前，对所述第一显示电极进行激光退火处理以使所述第一显示电极的表面结晶化；
在对所述第一显示电极进行结晶化处理之后，采用所述铟镓锌氧化物(IGZO)形成半导体材料层，其中，所述半导体材料层暴露所述第一显示电极的被结晶化的表面的至少部分；以及
对所述半导体材料层进行构图工艺以形成所述薄膜晶体管的整个所述半导体层，其中，在对所述半导体材料层进行构图工艺的过程中，采用湿刻法刻蚀所述半导体材料层以形成所述薄膜晶体管的整个所述半导体层。
2.根据权利要求1所述的显示基板的制作方法，其中，
所述半导体材料层与所述第一显示电极同层设置。
3.根据权利要求1所述的显示基板的制作方法，其中，
在对所述第一导电材料层进行构图工艺的过程中，采用湿刻法刻蚀所述第一导电材料层以形成所述第一显示电极。
4.根据权利要求1所述的显示基板的制作方法，还包括：
形成所述薄膜晶体管的源极和漏极，其中，所述源极和所述漏极分别与所述半导体层电连接；
形成第一绝缘层，其中，所述第一绝缘层覆盖所述源极、所述漏极、所述半导体层和所述第一显示电极，且所述第一绝缘层与所述半导体层、所述漏极和所述第一显示电极均直接接触；以及
在所述第一绝缘层上形成第二显示电极。
5.根据权利要求4所述的显示基板的制作方法，还包括：
形成与所述源极电连接且同层设置的数据线；
所述第二显示电极覆盖所述数据线的至少部分。
6.根据权利要求4所述的显示基板的制作方法，其中，所述第二显示电极是狭缝电极，所述第一显示电极是板状电极。
7.根据权利要求4所述的显示基板的制作方法，其中，所述第一显示电极为像素电极，所述第二显示电极为公共电极；所述形成所述薄膜晶体管的源极和漏极包括：形成源-漏导电材料层；以及对所述源-漏导电材料层进行构图工艺以形成所述源极与所述漏极，其中，所述像素电极与所述漏极彼此部分堆叠以使得所述像素电极与所述漏极直接接触。
8.根据权利要求4所述的显示基板的制作方法，其中，
所述第一显示电极为公共电极，所述第二显示电极为像素电极；
所述形成所述薄膜晶体管的源极和漏极包括：形成源-漏导电材料层；以及对所述源-漏导电材料层进行构图工艺以形成所述源极与所述漏极，其中，所述公共电极与所述漏极彼此间隔开；
所述显示基板的制作方法还包括：
对所述第一绝缘层进行构图以形成暴露所述漏极的过孔，其中，所述像素电极经由所述过孔与所述漏极电连接。
9.根据权利要求4-8任一所述的显示基板的制作方法，其中，
所述形成所述薄膜晶体管的源极和漏极的步骤在所述形成半导体层的步骤之后执行，所述源极和所述漏极分别覆盖部分所述半导体层；或者，
所述形成所述薄膜晶体管的源极和漏极的步骤在所述形成半导体层的步骤之前执行，所述半导体层覆盖部分所述源极和部分所述漏极。
10.根据权利要求1-8任一所述的显示基板的制作方法，还包括：形成第二绝缘层，其中，
所述第一显示电极和所述半导体层均形成于所述第二绝缘层上且与所述第二绝缘层接触。
11.一种根据权利要求1-10任一所述的制作方法制得的显示基板。
12.根据权利要求11所述的显示基板，还包括：
所述薄膜晶体管的源极和漏极，其中，所述源极和所述漏极分别与所述半导体层电连接；以及
第一绝缘层，其中，所述第一绝缘层覆盖所述源极、所述漏极、所述半导体层和所述第一显示电极，且所述第一绝缘层与所述半导体层、所述漏极和所述第一显示电极均直接接触；以及
第二显示电极，位于所述第一绝缘层上。
13.根据权利要求12所述的显示基板，其中，所述半导体层的材料为金属氧化物，所述第一显示电极的材料为透明的金属氧化物。
14.根据权利要求12所述的显示基板，其中，所述源极和所述漏极分别覆盖部分所述半导体层；或者，所述半导体层覆盖部分所述源极和部分所述漏极。
15.根据权利要求12所述的显示基板，其中，
所述第一显示电极为像素电极，所述第二显示电极为公共电极，所述像素电极与所述漏极彼此部分堆叠以使得所述像素电极与所述漏极直接接触；或者，
所述第一显示电极为公共电极，所述第二显示电极为像素电极，所述公共电极与所述漏极彼此间隔开，所述第一绝缘层包括暴露所述漏极的过孔，所述像素电极经由所述过孔与所述漏极电连接。
16.根据权利要求12-15任一所述的显示基板，其中，所述薄膜晶体管包括源极和漏极，所述显示基板还包括：与所述源极电连接且同层设置的数据线；其中，
所述第二显示电极覆盖所述数据线的至少部分。
17.根据权利要求12-15任一所述的显示基板，其中，所述第二显示电极是狭缝电极，所述第一显示电极是板状电极。
18.一种显示装置，包括权利要求11-17任一所述的显示基板。
CN201980000017.8A 2019-01-03 2019-01-03 显示基板及其制作方法、显示装置 Active CN110073486B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2019/070243 WO2020140232A1 (zh) 2019-01-03 2019-01-03 显示基板及其制作方法、显示装置

Publications (2)

Publication Number Publication Date
CN110073486A CN110073486A (zh) 2019-07-30
CN110073486B true CN110073486B (zh) 2023-10-20

Family

ID=67372756

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980000017.8A Active CN110073486B (zh) 2019-01-03 2019-01-03 显示基板及其制作方法、显示装置

Country Status (3)

Country Link
US (1) US11360357B2 (zh)
CN (1) CN110073486B (zh)
WO (1) WO2020140232A1 (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1381899A (zh) * 2001-04-13 2002-11-27 三星Sdi株式会社 平板显示器及其制造方法
CN104362125A (zh) * 2014-09-25 2015-02-18 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
CN108780755A (zh) * 2016-03-18 2018-11-09 三菱电机株式会社 薄膜晶体管、薄膜晶体管基板、液晶显示装置以及薄膜晶体管的制造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001018597A1 (fr) * 1999-09-07 2001-03-15 Hitachi, Ltd Afficheur à cristaux liquides
KR100519368B1 (ko) * 2002-03-29 2005-10-07 엘지.필립스 엘시디 주식회사 액정표시소자 및 그 제조방법
KR100606448B1 (ko) * 2003-12-29 2006-07-31 엘지.필립스 엘시디 주식회사 ２마스크를 적용한 액정표시소자 제조방법
US8497494B2 (en) * 2006-11-24 2013-07-30 Lg Display Co., Ltd. Thin film transistor and array substrate for liquid crystal display device comprising organic insulating material
KR101992884B1 (ko) * 2011-12-21 2019-06-26 엘지디스플레이 주식회사 액정 표시 장치 및 이의 제조 방법
CN103943636A (zh) * 2014-04-04 2014-07-23 深圳莱宝高科技股份有限公司 一种薄膜晶体管阵列基板及其制作方法
CN104934448B (zh) 2015-07-10 2018-05-01 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
US20180308607A1 (en) * 2017-04-17 2018-10-25 Arizona Board Of Regents On Behalf Of Arizona State University Properties of transparent conductive oxides via laser annealing

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1381899A (zh) * 2001-04-13 2002-11-27 三星Sdi株式会社 平板显示器及其制造方法
CN104362125A (zh) * 2014-09-25 2015-02-18 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
CN108780755A (zh) * 2016-03-18 2018-11-09 三菱电机株式会社 薄膜晶体管、薄膜晶体管基板、液晶显示装置以及薄膜晶体管的制造方法

Also Published As

Publication number Publication date
WO2020140232A1 (zh) 2020-07-09
US11360357B2 (en) 2022-06-14
CN110073486A (zh) 2019-07-30
US20210132428A1 (en) 2021-05-06

Similar Documents

Publication Publication Date Title
US9768306B2 (en) Array substrate and display device
EP2804207B1 (en) Method for manufacturing tft array substrate
KR101593443B1 (ko) 어레이 기판의 제조방법
US10181465B2 (en) Array substrate, display device and manufacturing method of array substrate
US10964790B1 (en) TFT substrate and manufacturing method thereof
US9377644B2 (en) Display device
US20170271368A1 (en) Display substrate, manufacturing method for the same, and display device
EP3327763B1 (en) Method for manufacturing array substrate, array substrate, and display device
US9171941B2 (en) Fabricating method of thin film transistor, fabricating method of array substrate and display device
KR20130140581A (ko) 표시 장치 및 그 제조 방법
WO2015000255A1 (zh) 阵列基板、显示装置及阵列基板的制造方法
US20170110587A1 (en) Array substrate and manufacturing method thereof, display panel, display device
US20150115258A1 (en) Array substrate for liquid crystal display device and method of manufacturing the same
TWI555183B (zh) 薄膜電晶體以及畫素結構
US9048322B2 (en) Display substrate and method of manufacturing the same
US9230995B2 (en) Array substrate, manufacturing method thereof and display device
CN105280649A (zh) 阵列基板、显示装置及阵列基板的制备方法
CN113687548B (zh) 阵列基板及其制作方法、以及显示面板
EP3163620B1 (en) Low temperature poly-silicon thin film transistor array substrate and manufacturing method therefor and display device
CN110073486B (zh) 显示基板及其制作方法、显示装置
CN114402430A (zh) 阵列基板及制作方法、显示面板
US9018623B2 (en) Array substrate, display panel having the same and method of manufacturing the array substrate
CN111180396A (zh) 一种氧化物半导体基板结构及制作方法
KR101277220B1 (ko) 박막트랜지스터 기판과 이의 제조방법
CN105206616B (zh) 薄膜晶体管阵列基板及其制作方法、液晶显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant