CN110268529A - 薄膜晶体管、薄膜晶体管基板、液晶显示装置以及薄膜晶体管基板的制造方法 - Google Patents

薄膜晶体管、薄膜晶体管基板、液晶显示装置以及薄膜晶体管基板的制造方法 Download PDF

Info

Publication number
CN110268529A
CN110268529A CN201780083065.9A CN201780083065A CN110268529A CN 110268529 A CN110268529 A CN 110268529A CN 201780083065 A CN201780083065 A CN 201780083065A CN 110268529 A CN110268529 A CN 110268529A
Authority
CN
China
Prior art keywords
semiconductor layer
electrode
tft
thin film
film transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
CN201780083065.9A
Other languages
English (en)
Inventor
井上和式
平野梨伊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of CN110268529A publication Critical patent/CN110268529A/zh
Withdrawn legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

其目的在于提供一种能够降低源电极以及漏电极与沟道区域之间的接触电阻的技术。薄膜晶体管具备：第1半导体层，配设于栅电极上的第1绝缘膜上，在俯视时与作为栅电极上的第1绝缘膜的一部分的部分区域邻接；源电极及漏电极，在俯视时隔着部分区域；第2绝缘膜，在部分区域上方设置有开口部；以及第2半导体层，配设于第2绝缘膜上。第2半导体层与源电极以及漏电极接触并且经由第2绝缘膜的开口部与部分区域以及第1半导体层接触。

Description

薄膜晶体管、薄膜晶体管基板、液晶显示装置以及薄膜晶体管 基板的制造方法
技术领域
本发明涉及薄膜晶体管、具备其的薄膜晶体管基板以及液晶显示装置和薄膜晶体管的制造方法。
背景技术
作为一般的薄型面板之一的液晶显示装置(Liquid Crystal Display：LCD)活用低功耗、小型轻量这样的优点，广泛使用于个人计算机、便携信息终端的监视器等。近年来，液晶显示装置还被广泛使用于TV的监视器等。
特别地，众所周知将薄膜晶体管(Thin Film Transistor：TFT)用作开关元件的有源矩阵基板(以下称为“TFT基板”)被利用于LCD等电光学装置。在使用TFT基板的LCD(以下称为“TFT-LCD”)中，不仅要求如广视场角化、高精细化、高品位化等那样的显示性能的提高化，而且还要求简化制造工序而高效地进行制造所达成的低成本化。
一般的TFT-LCD由将具备像素电极以及与其连接的TFT的像素矩阵状地配设多个的作为元件基板的TFT基板和具备与像素电极相向地配置的相向电极以及彩色滤光片(CF)等的作为相向基板的CF基板构成。而且，用这些基板夹持液晶层而成的液晶单元被用作基本构造，在该液晶单元安装偏振板等。例如，在全透射型LCD中，在液晶单元的背面侧设置背光源(BL)。
作为这样以夹持液晶层的方式配置用于发生驱动液晶的电场的像素电极和相向电极的液晶单元，有以TN(Twisted Nematic，扭曲向列)方式为代表的纵电场驱动方式的液晶单元。通常，关于TN方式的TFT基板，例如如下述的专利文献1公开的制造方法那样，经由5次的照相制版工序(光刻工艺)制造的情形多。在这些构造中，以背沟道蚀刻(BCE)构造为基本的TFT(BCE型TFT)成为基础。
另一方面，根据TFT-LCD的广视场角化的观点，提出了将像素电极和相向电极这两方配设到TFT基板的横电场驱动方式的IPS(注册商标)(In Plane Switching，平面转换)方式。在IPS方式中，得到比纵电场驱动方式宽的视场角，但存在图像显示部的开口率和透射率比纵电场驱动方式低这样的问题，所以难以得到明亮的显示特性。该问题起因于使液晶驱动的电场未有效地作用于梳齿形状的像素电极的正上的区域的液晶。因此，作为能够改善该问题的横电场驱动方式，提出了例如如专利文献2公开的边缘电场驱动方式(FringeField Switching(边缘场开关)：FFS)方式。
在FFS方式中，在TFT基板上隔着层间绝缘膜配设相向电极和像素电极。而且，在相向电极以及像素电极中的上层中设置的一方的电极，形成液晶控制用的狭缝(或者梳齿形状)，该一方的电极被用作狭缝电极(或者梳齿电极)。在这样的FFS方式中，通过产生倾斜电场(边缘电场)，针对像素部的正上的液晶分子也能够施加横向的电场，所以能够充分地驱动该液晶分子。因此，能够得到广视场角并且比IPS方式高的透射率。进而，在该FFS方式的结构中，通过用透明导电膜形成像素电极以及相向电极、甚至液晶控制用的狭缝电极，能够使得像素开口率不降低。另外，由于用像素电极和相向电极形成存储电容，所以与TN方式的LCD不同，无需一定在像素内另外设置存储电容的图案。根据这些观点，在FFS方式的结构中，也能够实现像素开口率高的液晶显示装置。
另外，在以往的LCD用的TFT基板的开关元件的半导体沟道层中，一般使用非晶硅(a-Si)。作为其主要的理由，可以举出如下理由：由于是非晶质，所以即便在大面积的基板上，也能够形成特性的均匀性良好的膜，并且，能够在比较低温下成膜，所以在耐热性差的廉价的玻璃基板上也能够制造，作为其结果，与一般的TV用的液晶显示装置用显示器的匹配性良好等。
另一方面，近年来，在沟道层中使用氧化物半导体的TFT(氧化物半导体TFT)的开发盛行(例如专利文献3以及4、非专利文献1)。作为氧化物半导体，有氧化锌(ZnO)系的例子、对氧化锌(ZnO)添加氧化镓(Ga2O3)以及氧化铟(In2O3)而成的InGaZnO系的例子等。另外，这样的氧化物半导体膜具有比Si半导体膜高的透光性，在例如专利文献5中，公开了针对从400nm至800nm的可见光具有70％以上的透射率的氧化物半导体膜。
氧化物半导体不仅通过使组成适当化而稳定地得到均匀性良好的非晶质状态的膜，而且由于具有比以往的a-Si高的迁移率，所以还具有能够实现小型且高性能的TFT这样的优点。因此，通过将这样的氧化物半导体膜应用于像素的TFT，具有能够实现像素开口率高的TFT基板这样的优点。因此，通过在FFS方式的TFT基板中使用氧化物半导体TFT，能够实现兼具更宽的视场角和明亮的显示特性的LCD。
进而，在a-Si中迁移率比较低，所以作为对像素TFT施加驱动电压的驱动电路，需要将比较大的面积的电路安装到TFT基板。但是，在使用迁移率高的氧化物半导体TFT的驱动电路中，能够用比较小的面积的电路实现，所以能够在与像素TFT相同的基板上制作驱动电路。由此，无需个别地安装驱动电路，所以具有能够以低成本制作LCD并且能够使在驱动电路的安装空间中所需的LCD的框架区域变窄这样的优点。
但是，氧化物半导体一般具有药液耐性差、而即便是如草酸(羧酸)系那样的弱酸系的药液也容易溶解这样的性质。因此，在a-Si中成为主流的BCE构造的TFT中使用氧化物半导体的情况下，如果通过进行使用酸药液的湿蚀刻形成沟道层的正上的源电极以及漏电极，则存在沟道层的氧化物半导体也被蚀刻的问题。其结果，存在无法形成可靠性高的沟道区域这样的问题。
针对该问题，提出了例如如专利文献6公开那样在氧化物半导体的沟道区域上形成有保护用绝缘膜的蚀刻阻挡(ES)构造的TFT或者专利文献7、8以及9公开的逆共面构造的TFT等。在ES构造中，在源电极以及漏电极的湿蚀刻处理时，由于保护用绝缘膜，沟道区域不暴露于药液。另外，在逆共面构造中，在形成源电极、漏电极之后，形成具有沟道区域的氧化物半导体，所以沟道区域不会暴露于药液。因此，能够制作可靠性高的氧化物半导体TFT。此外，专利文献7、8以及9公开的逆共面构造在半导体沟道层中使用有机化合物的有机半导体TFT中，也被用作防止工艺损害的构造(例如专利文献10)。
现有技术文献
专利文献
专利文献1：日本特开平10-268353号公报
专利文献2：日本特开2001-56474号公报
专利文献3：日本特开2004-103957号公报
专利文献4：日本特开2005-77822号公报
专利文献5：日本特开2007-115902号公报
专利文献6：日本特开昭62-235784号公报
专利文献7：日本特开2010-93238号公报
专利文献8：日本特开2014-116617号公报
专利文献9：日本特开2014-222342号公报
专利文献10：日本特开2003-92410号公报
非专利文献
非专利文献1：Kenji Nomurana，et al、“Room-temperature fabrication oftransparent flexible thin-film transistors using amorphous oxidesemiconductors”、Nature、2004年、第432卷、p.488～492
发明内容
如上所述，FFS方式的LCD由于视场角特性以及面板透射率良好，所以其需求不断增加。但是，在FFS方式的LCD中使用的TFT基板中，需要在TFT基板上形成像素电极和相向电极(共用电极)这两方。其结果，存在TFT基板的电极以及布线的层(layer)的数量甚至在TFT基板的形成中所需的照相制版工序的次数增加，导致制造成本的增加这样的问题。
例如，专利文献2的图1以及图3公开的一般的BCE型构造的FFS-LCD的TFT基板(应用BCE型TFT)需要(1)相向电极(共用电极)、(2)栅电极、(3)半导体层、(4)源电极以及漏电极、(5)绝缘层的接触孔、(6)像素电极(狭缝电极)这6次的照相制版工序。因此，存在相比于一般能够用5次的照相制版工序制造的以往的TN方式的BCE型构造的TFT基板，制造成本变高这样的问题。
另外，在上述FFS-LCD的TFT基板中应用氧化物半导体的情况下，如上所述，缺乏药液耐性的氧化物半导体难以以BCE型构造制造，需要成为ES构造。然而，在专利文献6公开的ES构造中，在形成源电极以及漏电极之前，新追加保护绝缘膜形成的照相制版工序，所以存在制造成本变得更高这样的问题。另外，存在半导体层和源电极以及漏电极的重叠区域变宽，TFT的尺寸、寄生电容变大这样的问题。
另一方面，专利文献7～10公开的逆共面构造能够通过重排半导体层的工序和源电极以及漏电极的工序来制造，所以无需如ES构造那样新追加照相制版工序。
但是，与一般用溶液滴下法、涂敷法形成的有机半导体不同，在用溅射法形成的氧化物半导体膜的情况下，在氧化物半导体膜的成膜中，构成源电极以及漏电极的金属原子扩散到氧化物半导体膜中，使半导体沟道区域的特性劣化，其结果，有时产生TFT特性劣化这样的问题。
进而，在逆共面构造中，来自用于驱动TFT的栅电极的电场被源电极以及漏电极屏蔽，不易施加到形成于源电极以及漏电极上的半导体沟道区域。因此，存在源电极以及漏电极与半导体沟道层之间的接触电阻变高，导通电流、迁移率降低这样的问题。
因此，本发明是鉴于如上述的问题而完成的，其目的在于提供一种能够降低源电极以及漏电极与沟道区域之间的接触电阻的技术。
本发明提供一种薄膜晶体管，具备：栅电极，配设于基板上；第1绝缘膜，覆盖所述栅电极；第1半导体层，配设于所述栅电极上的所述第1绝缘膜上，在俯视时与作为所述栅电极上的所述第1绝缘膜的一部分的部分区域邻接；源电极及漏电极，至少一方配设于所述第1绝缘膜及所述第1半导体层上，在俯视时隔着所述部分区域；第2绝缘膜，除了所述源电极的一部分及所述漏电极的一部分以外配设于所述源电极及所述漏电极上，在所述部分区域上方设置有开口部；以及第2半导体层，配设于所述第2绝缘膜上，与所述源电极的所述一部分及所述漏电极的所述一部分接触，并且经由所述开口部与所述部分区域及所述第1半导体层接触。
根据本发明，第2半导体层配设于第2绝缘膜上，与源电极的一部分以及漏电极的一部分接触，并且经由第2绝缘膜的开口部与部分区域以及第1半导体层接触。根据这样的结构，能够降低源电极以及漏电极与沟道区域之间的接触电阻。
本发明的目的、特征、方案以及优点通过以下的详细的说明和附图将变得更加明确。
附图说明
图1是示意地示出实施方式1的TFT基板的整体结构的俯视图。
图2是示出实施方式1的TFT的平面构造的俯视图。
图3是示出实施方式1的TFT的剖面构造的剖面图。
图4是示出实施方式1的TFT的制造工序的剖面图。
图5是示出实施方式1的TFT的制造工序的剖面图。
图6是示出实施方式1的TFT的制造工序的剖面图。
图7是示出实施方式1的TFT的制造工序的剖面图。
图8是示出实施方式1的其他TFT的平面构造的俯视图。
图9是示出实施方式1的其他TFT的剖面构造的剖面图。
图10是示出实施方式1的变形例1的TFT的平面构造的俯视图。
图11是示出实施方式1的变形例1的TFT的剖面构造的剖面图。
图12是示出实施方式1的变形例2的TFT的平面构造的俯视图。
图13是示出实施方式1的变形例2的TFT的剖面构造的剖面图。
图14是示出实施方式2的像素TFT的平面构造的俯视图。
图15是示出实施方式2的像素TFT的剖面构造的剖面图。
图16是示出实施方式2的像素TFT的制造工序的俯视图。
图17是示出实施方式2的像素TFT的制造工序的俯视图。
图18是示出实施方式2的像素TFT的制造工序的俯视图。
图19是示出实施方式2的像素TFT的制造工序的俯视图。
图20是示出实施方式2的像素TFT的制造工序的剖面图。
图21是示出实施方式2的像素TFT的制造工序的剖面图。
图22是示出实施方式2的像素TFT的制造工序的剖面图。
图23是示出实施方式2的像素TFT的制造工序的剖面图。
图24是示出实施方式2的像素TFT的制造工序的剖面图。
图25是示出实施方式2的像素TFT的制造工序的剖面图。
图26是示出实施方式2的像素TFT的制造工序的剖面图。
图27是示出实施方式2的像素TFT的制造工序的剖面图。
图28是示出实施方式2的像素TFT的制造工序的剖面图。
(附图标记说明)
1：基板；2：栅电极；3：栅绝缘膜；4、4a、4b：第1半导体层；5：第2半导体层；6、6a、6b：第3半导体层；7：第4半导体层；12：源布线；13：栅布线；14：部分区域；15：像素电极；16：源电极；17：漏电极；18：层间绝缘膜；19：沟道开口部；25：扫描信号驱动电路；26：显示信号驱动电路；30：像素TFT；40：驱动用TFT；100：TFT基板；115：相向电极。
具体实施方式
以下，参照附图详细说明本发明的实施方式。本发明的实施方式中的TFT被用作开关元件等开关器件，能够应用于液晶显示装置(LCD)等的TFT基板中的像素以及驱动电路的至少任一方。
<实施方式1>
图1是示意性地说明本发明的实施方式1所涉及的TFT基板100的整体结构的俯视图。如图1(a)所示，TFT基板100被大致分成将包括像素TFT30的像素矩阵状地排列而成的显示区域24和以包围显示区域24的方式与显示区域24邻接的框架区域23。
在显示区域24中，在基板1上以相互正交的方式交叉配设多个栅布线13和多个源布线12，与源布线12和栅布线13的各交叉部对应地设置包括像素TFT30以及像素电极15的像素区域PX。源布线12以及栅布线13与对应的像素TFT30电连接，像素电极15与像素TFT30的漏电极接触而电连接。此外，像素区域PX是被多个源布线12以及多个栅布线13包围的区域，是由源布线12和栅布线13规定的区域。
在框架区域23中配设有：扫描信号驱动电路25，对栅布线13提供驱动电压；以及显示信号驱动电路26，对源布线12提供驱动电压。在通过扫描信号驱动电路25选择性地使得电流流过1根栅布线13，通过显示信号驱动电路26选择性地使得电流流过1根源布线12时，在这些布线的交点存在的像素的像素TFT30成为导通状态，在与该像素TFT30电连接的像素电极中积蓄电荷。
在像素TFT30的沟道层的构成材料中使用氧化物半导体的情况下，氧化物半导体由于迁移率高，所以能够使像素TFT30小型化。同样地，在扫描信号驱动电路25以及显示信号驱动电路26中包含的驱动用TFT40的沟道层的构成材料中使用氧化物半导体的情况下，能够使驱动用TFT40甚至扫描信号驱动电路25以及显示信号驱动电路26小型化。其结果，能够在TFT基板100的框架区域23收纳扫描信号驱动电路25以及显示信号驱动电路26，所以能够使扫描信号驱动电路25以及显示信号驱动电路26低成本化或者使框架区域23变窄。
图1(b)是示出图1(a)的扫描信号驱动电路25的关注区域中的结构的图。如图1(b)所示，扫描信号驱动电路25具备多个驱动电压发生电路SC，该驱动电压发生电路SC具有NMOS晶体管T1、T2、T3。显示信号驱动电路26也同样地构成为具备多个驱动电压发生电路SC(未图示)。在此，设为在驱动用TFT40中流过的电流从漏电极流向源电极。
驱动电压发生电路SC具备分别为驱动用TFT40的NMOS晶体管T1～T3。在NMOS晶体管T1中，时钟信号CLK被提供给漏电极。在NMOS晶体管T2中，对源电极提供接地电位VSS，对漏电极连接NMOS晶体管T1的源电极。在NMOS晶体管T3中，对漏电极提供电源电位VDD，对源电极连接有NMOS晶体管T1的栅电极。
此外，NMOS晶体管T3的源电极经由电容器C1与NMOS晶体管T1、T2之间的连接节点N1连接。而且，NMOS晶体管T1、T2之间的连接节点N1被用作驱动电压发生电路SC的输出节点，从而驱动电压发生电路SC能够从连接节点N1对对应的栅布线13或者源布线12提供驱动电压。
在对NMOS晶体管T3的栅电极提供导通信号时，NMOS晶体管T3成为导通状态，与此相伴，NMOS晶体管T1成为导通状态，从连接节点N1输出时钟信号CLK。在对NMOS晶体管T2提供导通信号的情况下，NMOS晶体管T2成为导通状态，与此相伴，连接节点N1的电位被固定为接地电位VSS。
<TFT的结构>
图2是示出本实施方式1的TFT的平面构造的俯视图，图3是示出图2的A-A线的剖面构造的剖面图。此外，在图2以及图3中，分别一并示出XYZ正交坐标系。本实施方式1的TFT能够用作图1中的像素TFT30以及驱动用TFT40(NMOS晶体管T1、T2、T3)的基本结构。以下，参照图2以及图3说明例如配设于玻璃等透明性绝缘性的基板1上的TFT的构造。
在基板1上选择性地配设有用由金属等构成的遮光性导电膜构成的栅电极2。而且，以覆盖栅电极2的方式，在基板1的上表面的全面配设有作为第1绝缘膜的栅绝缘膜3。在该栅绝缘膜3上，如图2所示在俯视时(从上方观察时)，在与栅电极2重叠的区域的一部分选择性地配设有由氧化物半导体构成的第1半导体层4。具体而言，在俯视时与作为栅电极2上的栅绝缘膜3的一部分的部分区域14邻接的第1半导体层4配设于栅电极2上的栅绝缘膜3上。此外，在图3的剖面中，部分区域14成为栅电极2上的栅绝缘膜3的内侧的区域。
在本实施方式1中，第1半导体层4包括由氧化物半导体构成的2个第1半导体层4a、4b。2个第1半导体层4a、4b分别配设于栅电极2上的栅绝缘膜3中的被部分区域14分割而成的2个区域上。在此，在俯视时以栅电极2的中心为基准，在左侧(-X方向侧)设置有第1半导体层4a，在右侧(+X方向侧)设置有第1半导体层4b。
而且，以覆盖栅绝缘膜3的一部分的方式，选择性地配设有源电极16以及漏电极17。具体而言，源电极16以及漏电极17的至少一方配设于栅绝缘膜3以及第1半导体层4上，源电极16以及漏电极17以在俯视时隔着部分区域14的方式配设。在本实施方式1中，源电极16配设于栅绝缘膜3以及左侧的第1半导体层4a上，漏电极17配设于栅绝缘膜3以及右侧的第1半导体层4b上。在此，第1半导体层4a、4b可以具有在俯视时与源电极16以及漏电极17相同的形状，也可以具有从源电极16以及漏电极17露出的区域。
除了源电极16的一部分以及漏电极17的一部分以外，在源电极16以及漏电极17上配设有作为第2绝缘膜的层间绝缘膜18。在层间绝缘膜18设置有在部分区域14上方使部分区域14露出的沟道开口部19。另外，在层间绝缘膜18设置有：源电极接触孔20，在源电极16的上方使源电极16的一部分露出；以及漏电极接触孔21，在漏电极17的上方使漏电极17的一部分露出。
以覆盖沟道开口部19、源电极接触孔20以及漏电极接触孔21的方式，在层间绝缘膜18上配设有由氧化物半导体构成的第2半导体层5。第2半导体层5经由源电极接触孔20与源电极16的一部分接触，经由漏电极接触孔21与漏电极17的一部分接触。进而，第2半导体层5经由沟道开口部19与栅绝缘膜3的部分区域14以及第1半导体层4a、4b接触。由此，第2半导体层5中的在栅绝缘膜3上被源电极16以及漏电极17夹着的区域(部分区域14上的区域)成为沟道主要区域。本实施方式1的TFT如以上所述构成。
此外虽然未图示，也可以以覆盖第2半导体层5的方式，在第2半导体层5上配设由第3绝缘膜构成的保护绝缘膜。根据这样的结构，能够从TFT完成后的工序中的工艺损害、外部的干扰保护第2半导体层5，所以能够进一步提高TFT的可靠性。
<制造方法>
以下，参照附图说明本实施方式1的TFT的制造方法。图4～图7是示出本实施方式1的TFT的制造方法的剖面工序图。此外，示出最终工序的剖面图与图3相当。
首先，使用洗净液或者纯水对玻璃等作为透明性绝缘基板的基板1进行洗净。在本实施方式1中，将厚度0.6mm的玻璃基板用作基板1。然后，在洗净后的基板1的一方的主面全面，形成作为栅电极2的材料的第1导电膜。此外，将基板1的面中的设置栅电极2的面设为基板1的上主面。
作为第1导电膜，能够使用例如铬(Cr)、钼(Mo)、钛(Ti)、铜(Cu)、钽(Ta)、钨(W)、铝(Al)等具有遮光性的金属以及以这些金属元素为主成分并将其他元素添加1种以上而成的合金等。在此，主成分的元素是指构成合金的元素中的含有量最多的元素。另外，也可以把将这些金属的层或者合金的层包括2层以上的层叠构造作为第1导电膜。通过使用这些金属或者合金，能够得到电阻率值为例如50μΩcm以下的低电阻的第1导电膜。在本实施方式1中，作为第1导电膜，用使用氩(Ar)气的溅射法以200nm的厚度形成Mo膜。
之后，在第1导电膜上涂敷光致抗蚀剂材料，在第1次的照相制版工序中形成光致抗蚀剂图案，将该光致抗蚀剂图案作为掩模，通过蚀刻对第1导电膜进行构图。在此，使用利用包含磷酸、醋酸以及硝酸的溶液(Phosphoric-Acetic-Nitric acid：PAN药液)的湿蚀刻。之后，通过去除光致抗蚀剂图案，如图4所示，在基板1的上主面上形成栅电极2。
接下来，以覆盖栅电极2的方式，在基板1的上主面全面形成成为栅绝缘膜3的绝缘膜。
在本实施方式1中，通过使用化学气相成膜(Chemical Vapor Deposition：CVD)法依次形成氮化硅膜(SiN)和氧化硅膜(SiO)，形成绝缘膜。氧化硅膜由于包含氧(O)原子，所以在之后的工序中在绝缘膜上形成有第1氧化物半导体膜的情况下，能够抑制O原子从第1氧化物半导体膜扩散(释放)到绝缘膜的膜中所致的影响。其另一方面，SiO膜针对如水分(H2O)、氢(H2)、钠(Na)、钾(K)那样的对TFT特性产生影响的杂质元素的阻隔性(切断性)弱。因此，在本实施方式1中，在SiO膜之下设置有阻隔性优良的SiN膜。更具体而言，将绝缘膜设为厚度400nm的SiN膜和厚度50nm的SiO膜的层叠膜。此外，在此形成的绝缘膜在TFT部中作为栅绝缘膜3发挥功能。
接下来，在栅绝缘膜3上形成作为第1半导体层4的材料的第1氧化物半导体膜。在本实施方式1中，在第1氧化物半导体膜中使用包含In、Ga以及Zn的氧化物(例如InGaZnO)。更具体而言，通过使用In：Ga：Zn：O的原子组成比为1：1：1：4的InGaZnO靶[In2O3·Ga2O3·(ZnO)2]的溅射法，形成有厚度50nm的InGaZnO膜。
之后，在第2次的照相制版工序中形成光致抗蚀剂图案，将该光致抗蚀剂图案作为掩模，通过蚀刻对第1氧化物半导体膜进行构图。在此，使用利用包含草酸(二羧酸：Oxalicacid)的溶液的湿蚀刻。之后，通过去除光致抗蚀剂图案，如图5所示，在栅绝缘膜3之上形成相互分离的第1半导体层4a、4b。
接下来，与第1导电膜同样地，对作为源电极16以及漏电极17的材料的第2导电膜进行成膜。在本实施方式1中，用使用氩(Ar)气的溅射法将200nm的厚度的Mo膜形成为第2导电膜。
之后，在第3次的照相制版工序中，形成光致抗蚀剂图案，将该光致抗蚀剂图案作为掩模，通过蚀刻对第2导电膜进行构图。在此，使用利用PAN药液的湿蚀刻。之后，通过去除光致抗蚀剂图案，如图6所示，形成源电极16以及漏电极17。
在源电极16与漏电极17之间，栅绝缘膜3的部分区域14露出。部分区域14形成于在俯视时与栅电极2重叠的区域(图2)。即，栅绝缘膜3中的源电极16以及漏电极17之间的区域成为部分区域14。
此外，源电极16以在第1半导体层4a上重叠的方式形成，漏电极17以在第1半导体层4b上重叠的方式形成。在此，第1半导体层4a、4b可以在俯视时具有与源电极16以及漏电极17相同的形状，也可以具有从源电极16以及漏电极17露出的区域。
接下来，在包括源电极16以及漏电极17的基板1的上主面全面，形成作为层间绝缘膜18的材料的绝缘膜。在本实施方式1中，通过使用CVD法，依次对厚度为150nm的SiO膜和厚度为50nm的SiN膜进行成膜，形成了绝缘膜。
之后，在第4次的照相制版工序中形成光致抗蚀剂图案，将该光致抗蚀剂图案作为掩模，通过蚀刻对SiO膜以及SiN膜进行构图。在此，使用利用对六氟化硫(SF6)添加氧(O2)而成的气体的干蚀刻。
之后，通过去除光致抗蚀剂图案，如图7所示，在绝缘膜形成：沟道开口部19，使栅绝缘膜3的部分区域14露出；源电极接触孔20，使源电极16的一部分露出；以及漏电极接触孔21，使漏电极17的一部分露出。由此，形成层间绝缘膜18。
接下来，以覆盖沟道开口部19、源电极接触孔20以及漏电极接触孔21的方式，在基板1的上主面全面对第2氧化物半导体膜进行成膜。在本实施方式1中，在第2氧化物半导体膜中使用包含In、Ga以及Zn的氧化物(例如InGaZnO)。更具体而言，通过使用In：Ga：Zn：O的原子组成比为1：1：1：4的InGaZnO靶[In2O3·Ga2O3·(ZnO)2]的溅射法，对厚度50nm的InGaZnO膜进行成膜。
之后，在第5次的照相制版工序中形成光致抗蚀剂图案，将该光致抗蚀剂图案作为掩模，通过蚀刻对第2氧化物半导体膜进行构图。在此，使用利用包含草酸的溶液的湿蚀刻。之后，通过去除光致抗蚀剂图案，如图3所示，形成第2半导体层5。
第2半导体层5经由源电极接触孔20与源电极16的一部分连接，经由漏电极接触孔21与漏电极17的一部分连接。进而，第2半导体层5被形成为经由沟道开口部19与源电极16以及漏电极17各自的侧面接触，与第1半导体层4a、4b各自的侧面接触。根据这样的结构，第2半导体层5在沟道开口部19下方的、源电极16以及第1半导体层4a与漏电极17以及第1半导体层4b之间的区域(部分区域14上的区域)中，具有沟道主要区域。
如以上所述，利用5次的照相制版工序，能够制作包括源电极16、漏电极17、栅电极2以及栅绝缘膜3，具有包括源电极16以及漏电极17下的第1半导体层4a、4b的一部分和第2半导体层5的沟道主要区域的沟道区域的晶体管构造即本实施方式1的TFT。
<实施方式1的总结>
本实施方式1的TFT由于将第1半导体层4以及第2半导体层5的构成材料作为氧化物半导体，所以能够得到具有迁移率高的沟道通路的晶体管构造。另外，根据本实施方式1的TFT，从栅电极2对源电极16以及漏电极17下的第1半导体层4a、4b施加栅电场，所以在源电极16以及漏电极17和第1半导体层4a、4b在俯视时重叠的区域中形成电流通路。因此，除了第2半导体层5的沟道主要区域以外，形成电流通路的第1半导体层4a、4b的一部分作为像素TFT30的沟道区域发挥功能。其结果，源电极16以及漏电极17与沟道区域之间的接触电阻能够降低，能够实现具有比以往的逆共面构造的TFT高的导通电流的高性能的TFT。进而，本实施方式1的TFT是与ES构造相比半导体层和源电极以及漏电极的重叠区域小的构造，所以能够分别减小TFT的尺寸以及寄生电容。
另外，本实施方式1的TFT构成为在形成源电极16以及漏电极17之后形成具有沟道主要区域的第2半导体层5，所以能够得到具有可靠性高的沟道区域的TFT。即，相比于以往的BCE构造，第2半导体层5的沟道主要区域不暴露于源电极16以及漏电极17形成时的湿蚀刻的药液，所以能够抑制沟道区域表面的缺陷密度(损害)。其结果，能够抑制缺陷所引起的劣化，得到长寿命且可靠性高的TFT。
此外，在本实施方式1的TFT中，也可以设为如在形成源电极16以及漏电极17之后形成层间绝缘膜18，仅经由形成于层间绝缘膜18的源电极接触孔20以及漏电极接触孔21使第2半导体层5和源电极16以及漏电极17接触那样的结构。根据这样的结构，在用溅射法对第2氧化物半导体膜进行成膜时，能够抑制构成源电极16以及漏电极17的金属原子扩散到半导体沟道区域所致的特性劣化。因此，能够得到具有可靠性比以往的逆共面构造更高的沟道区域的TFT。
此外，优选构成为第1半导体层4(4a、4b)的载流子密度高于第2半导体层5的载流子密度。如果这样构成，则能够进一步减小源电极16以及漏电极17与第1半导体层4a、4b之间的接触电阻。另外，通过载流子从第1半导体层4的载流子密度高的区域扩散到载流子密度低的第2半导体层5的沟道主要区域，还能够抑制正偏压施加时的TFT的阈值电压(Vth)的漂移。其结果，能够进一步提高TFT的可靠性。与其关联的内容例如记载于文献(S.H.Ha，D.H.Kang，I.Kang，J.U.Han，M.Mativenga，and J.Jang、“Channel Length DependentBias-Stability of Self-Aligned Coplanar a-IGZO TFTs，”、IEEE/OSA Journal ofDisplay Technology、2013年、vol.9、No.12、p.985～988)。
另外，通过在TFT基板100的像素TFT30中使用本实施方式1的TFT，能够得到具有高的可靠性和高的开关性能的TFT基板100。另外，能够使像素TFT30的尺寸比以往的在沟道层中使用a-Si的TFT小型化，所以能够提高像素的开口率，能够实现LCD的节能化。
进而，通过在配设于TFT基板100上的扫描信号驱动电路25以及显示信号驱动电路26的至少任意1个中包含的驱动用TFT40中使用本实施方式1的TFT，能够得到具有高的可靠性的驱动电路内置型的TFT基板100，能够实现LCD的低成本化。
此外，在上述实施方式1中，在层间绝缘膜18设置有沟道开口部19、源电极接触孔20以及漏电极接触孔21，但不限于此。例如如图8的俯视图以及图9的剖面图所示，在以源电极16的部分区域14侧的端部和漏电极17的部分区域14侧的端部从沟道开口部19露出的方式设置的结构中，也可以不设置源电极接触孔20以及漏电极接触孔21。
此外，根据如图8以及图9所示的结构，能够进一步减小在俯视时从层间绝缘膜18露出的源电极16以及漏电极17的面积。由此，在用溅射法对成为第2半导体层5的第2氧化物半导体膜进行成膜时，能够进一步抑制构成源电极16以及漏电极17的金属原子扩散到半导体沟道区域所致的特性劣化。因此，能够实现具有可靠性更高的沟道区域的TFT。
<变形例1>
图10以及图11分别是示出作为实施方式1的变形例1的TFT的平面构造以及剖面构造的图，对与实施方式1的构成要素对应的构成要素附加同一附图标记。如图10以及图11所示，在变形例1的TFT中，仅在漏电极17下配设有第1半导体层4(4b)。
即使在这样的构造的TFT中，由于漏电极17和第1半导体层4b在俯视时相互重复，所以能够实现漏电极17与沟道区域之间的接触电阻的降低化。此外，在变形例1中，仅在漏电极17下配设有第1半导体层4b，但也可以仅在源电极16下配设第1半导体层4(4a)。
即，如果源电极16以及漏电极17的至少一方的电极配设于栅绝缘膜3以及第1半导体层4上，则从栅电极2对该至少一方的电极下的第1半导体层4施加栅电场。其结果，在至少一方的电极和第1半导体层4在俯视时重叠的区域中也能够形成电流通路，所以能够抑制电极与沟道区域之间的接触电阻。
<变形例2>
在上述实施方式1的TFT中，源电极16被配设成在第1半导体层4a上重叠，漏电极17被配设成在第1半导体层4b上重叠。而且，沟道开口部19侧的第1半导体层4a、4b的端面部的形状与源电极16以及漏电极17的端面部的形状大致相同。但是，第1半导体层4也可以具有从源电极16以及漏电极17露出的区域。
图12以及图13分别是示出作为实施方式1的变形例2的TFT的平面构造以及剖面构造的图，对与实施方式1的构成要素对应的构成要素附加同一附图标记。如图12以及图13所示，在变形例2中，第1半导体层4a、4b的端面部分别比源电极16以及漏电极17的端面部向沟道主要区域侧露出地配设。即，在第1半导体层4配设于源电极16下的情况下，第1半导体层4在俯视时从源电极16向部分区域14侧露出地配设，在第1半导体层4配设于漏电极17下的情况下，第1半导体层4在俯视时从漏电极17向部分区域14侧露出地配设。
另外，在变形例2的TFT中，第2半导体层5经由源电极接触孔20与源电极16的一部分接触，经由漏电极接触孔21与漏电极17的一部分接触。进而，第2半导体层5经由沟道开口部19与栅绝缘膜3的部分区域14接触，并且不仅与第1半导体层4a、4b的侧面而且与它们的上表面的一部分也接触。由此，第2半导体层5中的在栅绝缘膜3上被源电极16以及漏电极17夹着的区域(部分区域14上的区域)成为沟道主要区域。
根据如以上那样的变形例2的结构，能够更良好地连接第2半导体层5的沟道主要区域与第1半导体层4之间，所以能够与实施方式1的TFT相比使沟道区域更稳定地动作。
此外，在上述实施方式1、实施方式1的变形例1以及变形例2的TFT中，优选由氧化物半导体膜构成的第1半导体层4以及第2半导体层5在俯视时配设于栅电极2的内侧的区域。例如，有时在基板100的背面具备背光源部件，从基板100的背面照射背光源光而显示图像的透射型的LCD中，应用这些TFT。在该情况下，如果假设第1半导体层4或者第2半导体层5在俯视时从栅电极2露出地配设，则存在由于背光源光而在第1半导体层4或者第2半导体层5中产生光劣化，产生TFT的特性劣化的问题。因此，作为该问题的避免对策，优选第1半导体层4以及第2半导体层5配设于背光源光被遮光的栅电极2的内侧区域。此外，氧化物半导体膜的特性的光劣化(感光灵敏度)记载于例如文献(Chio-Shun Chuang，Tze-Ching Fung，Barry G.Mullins，Kenji Nomura，Toshio Kamiya，Han-Ping David Shieh，Hideo Hosonoand Jerzy Kanicki、“Photosensitivity of Amorphous IGZO TFTs for Active-MatrixFlat-Panel Displays”、SID 08 DIGEST、2008年、p.1215～1218)。
<实施方式2>
在本发明的实施方式2中，在实施方式1的TFT基板100上配设有在FFS方式的LCD中使用的像素TFT30。以下，参照附图，还包括像素电极构造而详细说明本实施方式2所涉及的FFS方式的像素TFT30。
图14是示出具有本实施方式2的像素TFT30的TFT基板100的像素部分的结构的俯视图，图15是分别示出图14的X-X’线、Y-Y’线以及Z-Z’线处的剖面结构(像素TFT30以及像素区域PX的剖面结构、栅端子部、源端子部的剖面结构)的剖面图。此外，对在本实施方式2中的与实施方式1的构成要素对应的构成要素附加同一附图标记。
在图15的基板1上，矩阵状地配设图14的多个源布线12以及多个栅布线13(在图14中仅示出2根源布线12以及2根栅布线13)。栅布线13在俯视时在X方向延伸，在端部配设栅端子113以及栅端子垫213。另外，源布线12在俯视时在Y方向延伸，在端部设置源端子112以及源端子垫212。栅端子垫213与对栅布线13提供驱动电压的图1的扫描信号驱动电路25连接，源端子垫212与对源布线12提供驱动电压的图1的显示信号驱动电路26连接。
而且，与多个栅布线13以及多个源布线12的交叉部对应地配设多个像素TFT30，与多个像素TFT30对应地配设多个像素电极15和相向电极115。即，在设置于2根栅布线13与2根源布线12之间的图1的各像素区域PX，配设一个单位的像素TFT30、像素电极15以及相向电极115。
如图15所示，在剖视时像素电极15和相向电极115被配设成隔着层间绝缘膜18相向。在本实施方式2中，相向电极115按照以跨越在图14的X方向以及Y方向邻接的像素之间的方式连续的形状配设。而且，以从TFT基板100的显示区域24(图1)的端部对相向电极115供给一定的共同电位的信号的方式，构成TFT基板100。另外，在相向电极115设置有多个狭缝开口部SL，在对像素电极15与相向电极115之间施加电压时，相向电极115能够以狭缝开口部SL的端边(边缘)部为起点，在相向电极115上方产生相对TFT基板100面大致水平方向的电场(边缘电场)。由此，能够得到用横向的电场驱动像素电极15上的液晶分子的所谓FFS方式的液晶驱动的功能。此外，在本实施方式2中，在相向电极115设置有狭缝开口部SL，但也可以设置如梳齿形状那样具有连续的锯齿形的端边的开口部。
栅布线13和像素TFT30的栅电极2被电连接，源布线12和像素TFT30的源电极16被电连接，像素电极15和像素TFT30的漏电极17被电连接。
如图15所示，与像素TFT30对应的区域和栅电极2例如配设于由玻璃等构成的基板1上。而且，以覆盖栅电极2的方式，在基板1的上表面的全面配设有栅绝缘膜3。
在栅绝缘膜3上，第1半导体层4(4a、4b)以及第3半导体层6(6a、6b)被分离(相互隔开距离)而配设。此外，第1半导体层4以及第3半导体层6是用同一氧化物半导体材料成膜的，成为同层。第1半导体层4a、4b与由氧化物半导体构成的第2半导体层5连接，第3半导体层6a、6b不与第2半导体层5连接，分别配设于源电极16以及漏电极17下。
第3半导体层6b相对第1半导体层4b配设于与部分区域14相逆的一侧。第3半导体层6b的一部分的区域配设于漏电极17下，第3半导体层6b的其他部分的区域在像素区域PX中作为透明的像素电极15发挥功能。第3半导体层6b的像素电极15经由漏电极17与第2半导体层5以及第1半导体层4b电连接。另外，第3半导体层6b被导体化，成为导电率比第1半导体层4a、4b高的状态。
源电极16如图14所示，从源布线12分支而与源布线12连续地设置，源端子112设置于源布线12端部。作为与第3半导体层6b同样的半导体层的第3半导体层6a相对第1半导体层4a配设于与部分区域14相逆的一侧。第3半导体层6a如图15所示配设于源布线12下，在本实施方式2中从源电极16下延伸至源端子112下。另外，第3半导体层6a被导体化，成为导电率比第1半导体层4a、4b高的状态。
如果总结以上内容，则源电极16配设于第1半导体层4a以及第3半导体层6a上，漏电极17配设于第1半导体层4b以及第3半导体层6b上。而且，像素电极15包括作为与第1半导体层4a、4b同层的第3半导体层6b，与第3半导体层6b同样的第3半导体层6a配设于源布线12下。
在此，第1半导体层4a、4b以及第3半导体层6a、6b也可以具有或者不具有俯视时从源电极16以及漏电极17露出的区域。此外，在本实施方式2中，像素区域PX中的第3半导体层6b需要作为透明的像素电极15发挥功能，所以从漏电极17在俯视时露出。
第1半导体层4a以及第3半导体层6a虽然也可以使用不相互分离而连续的图案来一体化，但由于导体化的第3半导体层6存在对第1半导体层4a的半导体特性造成恶劣影响的可能性，所以优选如本实施方式2那样相互分离。同样地，优选第1半导体层4b以及第3半导体层6b也相互分离。
在包括源电极16、漏电极17以及像素电极15等的基板1的上主面整体配设层间绝缘膜18。此外，该层间绝缘膜18还能够称为保护绝缘膜。在层间绝缘膜18设置有在部分区域14上方使部分区域14露出的沟道开口部19。另外，在层间绝缘膜18设置有在源电极16的上方使源电极16的一部分露出的源电极接触孔20和在漏电极17的上方使漏电极17的一部分露出的漏电极接触孔21。
进而，在层间绝缘膜18设置有在栅端子部中使栅端子113的表面露出的栅端子接触孔10和在源端子部中使源端子112的表面露出的源端子接触孔11。
以覆盖沟道开口部19、源电极接触孔20以及漏电极接触孔21的方式，在层间绝缘膜18上配设有由氧化物半导体构成的第2半导体层5。第2半导体层5经由源电极接触孔20与源电极16的一部分接触，经由漏电极接触孔21与漏电极17的一部分接触。进而，第2半导体层5经由沟道开口部19与栅绝缘膜3的部分区域14和第1半导体层4a、4b的侧部接触。由此，第2半导体层5中的在栅绝缘膜3上被源电极16以及漏电极17夹着的区域(部分区域14上的区域)成为沟道主要区域。
在与像素区域PX重叠的区域的层间绝缘膜18上，配设有用与第2半导体层5相同的氧化物半导体材料成膜且与第2半导体层5同层的第4半导体层7。第4半导体层7以与像素电极15在俯视时相向的方式，在像素电极15上方以与像素电极15绝缘的状态配设，在像素区域PX中作为相向电极115发挥功能。另外，第4半导体层7被导体化，成为导电率比第2半导体层5高的状态。如上所述，在本实施方式2中，相向电极115按照以跨越在图14的X方向以及Y方向邻接的像素之间的方式连续的形状配设。而且，以从TFT基板100的显示区域24(图1)的端部对相向电极115供给一定的共同电位的信号的方式构成TFT基板100。
在栅端子部的层间绝缘膜18上，配设用与第2半导体层5相同的氧化物半导体材料成膜且以使导电率比第2半导体层5高的方式导体化的第5半导体层8。第5半导体层8经由栅端子接触孔10与栅端子113连接。第5半导体层8作为保护栅端子113的栅端子垫213发挥功能。
另外，在源端子部的层间绝缘膜18上，配设用与第2半导体层5相同的氧化物半导体材料成膜且以使导电率比第2半导体层5高的方式导体化的第6半导体层9。第6半导体层9经由源端子接触孔11与源端子112连接。第6半导体层9作为保护源端子112的源端子垫212发挥功能。
在液晶显示面板的装配中，首先，在图14以及图15所示的TFT基板100的表面形成取向膜以及隔件。取向膜是用于使液晶排列的膜，由聚酰亚胺等构成。接下来，使另外制作的具备彩色滤光片以及取向膜等的相向基板(未图示)与TFT基板100贴合。此时，通过隔件在TFT基板与相向基板之间形成间隙，在该间隙中密封液晶，从而形成横电场驱动的FFS方式的液晶显示面板。最后，通过在液晶显示面板的外侧配设偏振片、相位差板、驱动电路以及背光源部件等，具备夹持液晶层的TFT基板100以及相向基板的液晶显示装置、具体而言FFS方式的LCD完成。
此外，还能够不将扫描信号驱动电路25以及显示信号驱动电路26配设于液晶显示面板的外部，而使用在上述实施方式1、其变形例中说明的TFT，将扫描信号驱动电路25以及显示信号驱动电路26的驱动用TFT40配置到TFT基板100的框架区域23。在该情况下，能够使LCD的框架区域变窄，并且外装的驱动电路基板变得不需要，所以能够低成本地制作FFS方式的LCD。
<制造方法>
以下，参照附图详细说明本实施方式2所涉及的FFS方式的TFT基板100的制造方法。图16～图19是示出本实施方式2的TFT基板100的制造方法的平面工序图。此外，示出最终工序的俯视图与图14相当。另外，图20～图28是示出本实施方式2的TFT基板100的制造方法的剖面工序图。此外，示出最终工序的剖面图与图15相当。
首先，使用洗净液或者纯水对玻璃等作为透明性绝缘基板的基板1进行洗净。在本实施方式2中，将厚度0.6mm的玻璃基板用作基板1。然后，在洗净后的基板1的一方的主面全面形成作为栅电极2等的材料的第1导电膜。此外，将基板1的面中的设置栅电极2等的面设为基板1的上主面。
作为第1导电膜，能够使用例如Cr、Mo、Ti、Cu、Ta、W、Al等具有遮光性的金属以及以这些金属元素为主成分并将其他元素添加1种以上而成的合金等。在此，主成分的元素是指构成合金的元素中的含有量最多的元素。另外，也可以把将这些金属的层或者合金的层包括2层以上的层叠构造作为第1导电膜。通过使用这些金属或者合金，能够得到电阻率值为例如50μΩcm以下的低电阻的第1导电膜。在本实施方式2中，作为第1导电膜，用使用Ar气体的溅射法以200nm的厚度形成具有遮光性的Mo膜。
之后，在第1导电膜上涂敷光致抗蚀剂材料，在第1次的照相制版工序中形成光致抗蚀剂图案，将该光致抗蚀剂图案作为掩模，通过蚀刻对第1导电膜进行构图。在此，使用利用PAN药液的湿蚀刻。之后，通过去除光致抗蚀剂图案，如图16以及图20所示，在基板1的上主面上形成栅电极2、栅布线13以及栅端子113。此外，在图16中用想象线表示在后工序中形成的第3半导体层6a。
接下来，以覆盖栅电极2的方式，在基板1的上主面全面形成成为栅绝缘膜3的绝缘膜。
在本实施方式2中，通过使用CVD法依次形成SiN膜和SiO膜，形成绝缘膜。氧化硅膜由于包含氧(O)原子，所以在之后的工序中在绝缘膜上形成有第1氧化物半导体膜的情况下，能够抑制O原子从第1氧化物半导体膜扩散(释放)到绝缘膜的膜中所致的影响。其另一方面，SiO膜针对如H2O、H2、Na、K那样的对TFT特性产生影响的杂质元素的阻隔性(切断性)弱。因此，在本实施方式2中，在SiO膜之下设置有阻隔性优良的SiN膜。更具体而言，将绝缘膜设为厚度400nm的SiN膜和厚度50nm的SiO膜的层叠膜。此外，在此形成的绝缘膜在TFT部中作为栅绝缘膜3发挥功能。
接下来，在栅绝缘膜3上形成作为第1半导体层4的材料的第1氧化物半导体膜。在本实施方式2中，在第1氧化物半导体膜中使用包含In、Ga以及Zn的氧化物(例如InGaZnO)。更具体而言，通过使用In：Ga：Zn：O的原子组成比为1：1：1：4的InGaZnO靶[In2O3·Ga2O3·(ZnO)2]的溅射法，形成了厚度50nm的InGaZnO膜。
之后，在第2次的照相制版工序中形成光致抗蚀剂图案，将该光致抗蚀剂图案作为掩模，通过蚀刻对第1氧化物半导体膜进行构图。在此，使用利用包含草酸的溶液的湿蚀刻。之后，通过去除光致抗蚀剂图案，如图21所示，在栅电极2上的栅绝缘膜3上形成在俯视时隔着部分区域14的一对第1半导体层4a、4b。与其并行地，在栅电极2上的栅绝缘膜3上，形成与一对第1半导体层4a、4b分离且在俯视时隔着一对第1半导体层4a、4b的一对第3半导体层6a、6b。此外，第1半导体层4a、4b形成于在俯视时与栅电极2重叠的区域。
接下来，对第3半导体层6a、6b选择性地进行降低电阻来提高导电率的导体化。作为如本实施方式2那样在第3半导体层6a、6b中使用InGaZnO等氧化物半导体的情况的导体化的方法，有使含有氢(H)的例如H2等离子体等的等离子体直接照射到氧化物半导体膜本体的方法。根据该方法，成为电子载流子的H原子被添加到氧化物半导体膜中，氧化物半导体被还原(使O原子降低)，从而能够提高电子载流子密度。作为其他方法，有将在波长400nm以下具有强度峰值的紫外线(UV光)照射到氧化物半导体膜，提高膜中的电子载流子密度的方法。
在本实施方式2中，使用照射UV光的方法。具体而言，如图21所示，在基板1的栅绝缘膜3上形成相互分离的第1半导体层4a、4b以及第3半导体层6a、6b之后，从基板1的下侧照射UV光。即，从基板1的与主面相反的一侧的背面(未形成栅电极2、栅绝缘膜3、第1半导体层4a、4b以及第3半导体层6a、6b的面)照射UV光。在该情况下，基板1以及栅绝缘膜3使UV光透射，由Mo构成的栅电极2对UV光进行遮光。因此，通过UV光的照射，第3半导体层6a、6b被选择性地导体化，但形成于被栅电极2遮光的区域的第1半导体层4a、4b能够维持刚刚成膜之后的半导体特性。
导体化的第3半导体层6a作为在后面的工序中形成的源布线12以及源端子112的下层布线发挥功能。另外，导体化的第3半导体层6b作为像素电极15发挥功能。以InGaZnO为代表的氧化物半导体膜一般针对400nm至800nm的可见光具有70％以上的高的透射率，导体化的第3半导体层6b能够适合地用作透射型像素电极。
此外，在以上的说明中，在形成第1半导体层4a、4b以及第3半导体层6a、6b的图案之后，从基板1的背面照射UV光。但是，UV光的照射不限于此，也可以在对第1氧化物半导体膜进行成膜之后，在形成第1半导体层4a等的图案之前，从基板1的下侧照射UV光，之后，在第2次的照相制版中形成第1半导体层4a、4b以及第3半导体层6a、6b的图案。即使在该情况下，形成于被栅电极2遮光的区域内的第1半导体层4a、4b也能够维持刚刚成膜之后的半导体特性。
通过以上，如图17以及图22所示，在TFT基板100的基板1的上主面上的栅绝缘膜3上形成第1半导体层4a、4b、导体化的第3半导体层6a以及包括导体化的第3半导体层6b的像素电极15。另外，在一对第1半导体层4a、4b之间，栅绝缘膜3的部分区域14露出。部分区域14例如形成于在俯视时与栅电极2重叠的区域。
接下来，与第1导电膜同样地，对作为源电极16以及漏电极17等的材料的第2导电膜进行成膜。在本实施方式2中，用使用Ar气体的溅射法将200nm的厚度的Mo膜形成为第2导电膜。
之后，在第3次的照相制版工序中形成光致抗蚀剂图案，将该光致抗蚀剂图案作为掩模，通过蚀刻对第2导电膜进行构图。在此，使用利用PAN药液的湿蚀刻。之后，通过去除光致抗蚀剂图案，如图18以及图23所示，在第1半导体层4a的至少一部分以及第3半导体层6a的至少一部分之上形成源电极16，在第1半导体层4b的至少一部分以及第3半导体层6b的至少一部分之上形成漏电极17。与其并行地，在第3半导体层6a上形成与源电极16电连接的源布线12和源端子112。
源电极16从源布线12分支而与源布线12连续地设置，源端子112设置于源布线12端部。另外，在本实施方式2中，从源电极16下方至源端子112下方，除了与栅布线13重叠的区域以外，延伸设置导体化的第3半导体层6a。
在源电极16与漏电极17之间，栅绝缘膜3的部分区域14露出。部分区域14与图2的结构同样地，形成于在俯视时与栅电极2重叠的区域。即，栅绝缘膜3中的源电极16以及漏电极17之间的区域成为部分区域14。
此外，源电极16以在第1半导体层4a上重叠的方式形成，漏电极17以在第1半导体层4b上重叠的方式形成。在此，第1半导体层4a、4b可以在俯视时具有与源电极16以及漏电极17相同的形状，也可以具有从源电极16以及漏电极17露出的区域。
接下来，在包括源电极16以及漏电极17的基板1的上主面全面形成作为层间绝缘膜18的材料的绝缘膜。在本实施方式2中，通过使用CVD法依次对厚度为150nm的SiO膜和厚度为50nm的SiN膜进行成膜，形成了绝缘膜。
之后，在第4次的照相制版工序中形成光致抗蚀剂图案，将该光致抗蚀剂图案作为掩模，通过蚀刻对SiO膜以及SiN膜进行构图。在此，使用利用对六氟化硫(SF6)加上氧(O2)而成的气体的干蚀刻。
之后，通过去除光致抗蚀剂图案，如图19以及图24所示，在绝缘膜中形成使栅绝缘膜3的部分区域14露出的沟道开口部19、使源电极16的一部分露出的源电极接触孔20、使漏电极17的一部分露出的漏电极接触孔21、使栅端子113的一部分露出的栅端子接触孔10以及使源端子112的一部分露出的源端子接触孔11。由此，形成层间绝缘膜18。
接下来，以覆盖沟道开口部19、源电极接触孔20、漏电极接触孔21、栅端子接触孔10以及源端子接触孔11的方式，在基板1的上主面全面对第2氧化物半导体膜进行成膜。在本实施方式2中，在第2氧化物半导体膜中使用包含In、Ga以及Zn的氧化物(例如InGaZnO)。更具体而言，通过使用In：Ga：Zn：O的原子组成比为1：1：1：4的InGaZnO靶[In2O3·Ga2O3·(ZnO)2]的溅射法，对厚度50nm的InGaZnO膜进行成膜。
之后，在第5次的照相制版工序中形成光致抗蚀剂图案，将该光致抗蚀剂图案作为掩模，通过蚀刻对第2氧化物半导体膜进行构图。在此，使用利用包含草酸的溶液的湿蚀刻。之后，通过去除光致抗蚀剂图案，如图14以及图15所示，在层间绝缘膜18上，形成与源电极16的一部分以及漏电极17的所述一部分接触并且经由沟道开口部19与部分区域14以及一对第1半导体层4a、4b接触的第2半导体层5。与其并行地，在第3半导体层6b上隔着层间绝缘膜18形成包括第4半导体层7的相向电极115。另外，与它们并行地，形成包括第5半导体层8的栅端子垫213和包括第6半导体层9的源端子垫212。
相向电极115的第4半导体层7、栅端子垫213的第5半导体层8以及源端子垫212的第6半导体层9由与第2半导体层5相同的第2氧化物半导体材料形成，与第2半导体层5同层。
在此，这些第4半导体层7～第6半导体层9应被形成为选择性地进行以使导电率比第2半导体层5更高的方式降低电阻的导体化的半导体层。
然而，难以使用上述从基板1的下侧照射UV光的方法形成第4半导体层7～第6半导体层9。其原因为，在相向电极115的下方形成有像素电极15，并且在栅端子垫213以及源端子垫的下方分别形成有由金属(Mo)膜构成的栅端子113以及源端子112，从而来自基板1的背面侧的UV光被遮光。
因此，在本实施方式2中，在以下所示的工序中形成第4半导体层7～第6半导体层9。
首先，如图25所示，以覆盖沟道开口部19、源电极接触孔20、漏电极接触孔21、栅端子接触孔10以及源端子接触孔11的方式，在基板1的上主面全面对第2氧化物半导体膜51进行成膜。在此，如上所述使用溅射法，例如将50nm的厚度的InGaZnO膜成膜为第2氧化物半导体膜51。
接下来，如图26所示，通过第5次的照相制版工序，使在第2氧化物半导体膜51上通过涂敷法形成的光致抗蚀剂曝光以及显影，形成光致抗蚀剂图案RM55。在曝光以及显影的光致抗蚀剂中，使用例如由酚醛系的正型的感光性树脂构成的光致抗蚀剂材料。
光致抗蚀剂图案RM55包括：光致抗蚀剂图案RM55a，用于在沟道开口部19附近形成第2半导体层5；光致抗蚀剂图案RM55b，用于在像素区域PX内形成相向电极115(第4半导体层7)；光致抗蚀剂图案RM55c，用于在栅端子部形成栅端子垫213(第5半导体层8)；以及光致抗蚀剂图案RM55d，用于在源端子部形成源端子垫212(第6半导体层9)。此时，使光致抗蚀剂图案RM55a的厚度ha比光致抗蚀剂图案RM55b、RM55c、RM55d的厚度hb、hc、hd更厚。在本实施方式2中，形成为厚度ha成为约2.5μm、厚度hb、hc、hd为约1.0μm的厚度。
例如，能够通过在基板1以使光致抗蚀剂成为期望的最大膜厚(在本实施方式2中约2.5μm)的方式利用涂敷法形成之后，在照相制版工序的光致抗蚀剂曝光时以多个阶段控制曝光量，形成厚度不同的抗蚀剂图案。即，在光致抗蚀剂曝光时，分成直接照射曝光的光的区域、使曝光的光减光而照射的区域以及对曝光的光进行遮光的区域而进行处理。
之后，在执行光致抗蚀剂的显影处理后，光致抗蚀剂在被直接照射曝光的光的区域被完全去除，在曝光的光被遮光的区域是膜厚以最大膜厚原样地残存，在曝光的光被减光的区域是膜厚变薄而残存。在本实施方式2中，在曝光的光被遮光的区域形成光致抗蚀剂图案RM55a，在曝光的光被减光的区域形成光致抗蚀剂图案RM55b、RM55c、RM55d。
此外，作为这样多阶段地控制曝光量的方法，能够使用例如使用灰色调或者半色调的光掩模的公知的曝光法。在这些光掩模中，使用狭缝状地形成金属的掩模图案，利用通过该狭缝状产生的光的衍射现象而使曝光的光降低或者形成半透射膜的掩模图案而通过该半透射膜使曝光的光降低等方法。
接下来，如图27所示，将光致抗蚀剂图案RM55a、RM55b、RM55c、RM55d作为蚀刻掩模，通过使用包含草酸的溶液的湿蚀刻，进行针对第2氧化物半导体膜51的构图处理，从而形成第2半导体层5。与其并行地，第2氧化物半导体膜51的图案与具备狭缝开口部SL的第4半导体层7、源端子部的第5半导体层8以及源端子部的第6半导体层9的图案相同。
接下来，对基板1上的整体照射氧(O2)等离子体OP，使光致抗蚀剂图案RM55整体地灰化。由此，厚度薄的光致抗蚀剂图案RM55b、RM55c、RM55d被去除，图案化的第2氧化物半导体膜51露出。与其并行地，厚度厚的光致抗蚀剂图案RM55a被薄膜化，如图28所示，具有比厚度ha薄的厚度he的光致抗蚀剂图案RM55e在第2半导体层5上残存。
之后，如图28所示，在第2半导体层5被光致抗蚀剂图案RMe覆盖的状态下，从基板1的上侧即基板1的上主面(形成有第2半导体层5、第4半导体层7、第5半导体层8以及第6半导体层9的面)侧对基板1照射UV光。在该情况下，在被光致抗蚀剂图案RM55e覆盖的区域中UV光被光致抗蚀剂图案RM55e吸收(遮光)，在未被光致抗蚀剂图案RM55e覆盖的区域中被照射UV光。因此，未被光致抗蚀剂图案覆盖的第2氧化物半导体膜51通过UV光的照射被选择性地导体化，形成第4半导体层7、第5半导体层8以及第6半导体层9。另一方面，形成于被光致抗蚀剂图案RM55e遮光的区域的第2半导体层5维持半导体特性。
而且，第4半导体层7在像素区域PX中作为相向电极115发挥功能，第5半导体层8作为保护栅端子113的栅端子垫213发挥功能，第6半导体层9作为保护源端子112的源端子垫212发挥功能。
之后，通过去除光致抗蚀剂图案，如图14以及图15所示，制作作为本实施方式2的在FFS方式的LCD中使用的TFT基板100。
在液晶显示面板的装配中，首先，在图14以及图15所示的TFT基板100的表面形成取向膜以及隔件。取向膜是用于使液晶排列的膜，由聚酰亚胺等构成。接下来，使另外制作的具备彩色滤光片以及取向膜等的相向基板(未图示)与TFT基板100贴合。此时，通过隔件在TFT基板与相向基板之间形成间隙，在该间隙中密封液晶，从而形成横电场驱动的FFS方式的液晶显示面板。最后，通过进行在液晶显示面板的外侧配设偏振片、相位差板、驱动电路以及背光源部件等的工序，FFS方式的LCD完成。
此外，在以上说明的制造工序中，也可以与在TFT基板100的显示区域24形成本实施方式2的像素TFT30的同时，在TFT基板100的框架区域23形成在实施方式1、其变形例中说明的驱动用TFT40。在该情况下，能够使LCD的框架区域变窄，并且外装的驱动电路基板变得不需要，所以能够低成本地制作FFS方式的LCD。
<实施方式2的总结>
在本实施方式2所涉及的具有像素TFT30的TFT基板100中，具有在实施方式1、其变形例中说明的TFT特性的提高效果。另外，能够与形成第1半导体层4a、4b的工序并行地形成像素电极15，能够与形成第2半导体层5的工序并行地形成相向电极115。由此，在具有像素TFT30的FFS方式用的TFT基板100的制造工序中，能够减少照相制版工序的次数。其结果，能够实现具备高迁移率的氧化物半导体的TFT基板的制造工序的简化，甚至具有该TFT基板且兼具宽的视场角和明亮的显示特性的LCD的制造工序的简化，能够提高LED的生产效率，降低制造成本。
另外，在源布线12下具备导体化的第3半导体层6a，所以即使源布线12以及第3半导体层6a的布线由于图案不良、异物等而断线，也能够用另一方的布线弥补。因此，能够防止源布线12的断线所致的显示的线缺陷不良。
进而，在通过与形成于TFT基板100上的显示区域的像素TFT一起在框架区域23形成驱动用TFT，制作扫描信号驱动电路25以及显示信号驱动电路26的至少任意1个的情况下，能够实现扫描信号驱动电路25以及显示信号驱动电路26的小型化。由此，能够在TFT基板100中在框架区域23收纳扫描信号驱动电路25以及显示信号驱动电路26，所以能够使扫描信号驱动电路25以及显示信号驱动电路26低成本化并且能够使框架区域23变窄。
另外，通过在TFT基板100上设置这些驱动电路，用FPC(Flexible PrintedCircuits，柔性印刷电路)安装驱动IC(Integrated Circuit，集成电路)的以往的方式变得不需要。因此，能够提供不仅是四边形，而且还具有圆形、曲线等各种外廓形状的LCD。
此外，在本实施方式2中，使用UV光形成第3半导体层6～第6半导体层9。根据这样的结构，无需形成新的掩模图案，所以能够降低照相制版的工序。
此外，在本发明的实施方式以及变形例中使用的材料不限于在制造工序中说明的材料，能够适宜地组合使用其他材料。
例如，在上述实施方式以及变形例中，作为第1氧化物半导体膜以及第2氧化物半导体膜层，应用包含In、Ga以及Zn的氧化物半导体(In-Ga-Zn-O)进行了说明。但是，各半导体层的材料不限于此，例如能够使用作为适宜地组合这些金属的氧化物半导体的In-O、Ga-O、Zn-O、In-Zn-O、In-Ga-O、Ga-Zn-O。另外，除了这些金属氧化物以外，也可以将适宜地组合例如铪(Hf)、锡(Sn)、钇(Y)、铝(Al)等的氧化物的氧化物半导体使用于各半导体层的材料。
另外，作为半导体层的材料，不限于氧化物系的半导体，也可以使用组合从13族的Al、Ga、In选择的元素和从15族的氮(N)、磷(P)、砷(As)、锑(Sb)选择的元素而成的所谓III-V族的化合物半导体，例如Ga-As、Ga-P、In-P、In-Sb、In-As、Al-N、Ga-N、Al-Ga-N或者对它们添加其他元素而成的半导体材料。这些半导体材料能够特别适合地使用于在实施方式1以及变形例1及2中说明的TFT基板。
进而，作为半导体层的材料，还能够利用使用作为14族的半导体元素的碳(C)的碳纳米管、石墨烯、以往公知的Si、Ge以及组合这些元素而成的半导体材料。这些半导体材料也能够特别适合地使用于在实施方式1以及变形例1及2中说明的TFT基板。
即使在氧化物层中使用这些半导体材料的情况下，也能够起到在上述实施方式中说明的本发明的效果，在使用如氧化物半导体、化合物半导体或者碳系半导体那样认为大幅受到工艺损害的影响的材料的情况下特别有效。
此外，在以上的说明中，说明了FFS方式的液晶显示装置，但不限于此，还能够应用于TN方式或者VA(Vertical Alignment，垂直取向)方式等其他方式的液晶显示装置。另外，不限于液晶，还能够应用于在像素区域中具备无机或者有机的电致发光(Electroluminescence：EL)材料的自发光型的显示装置用的TFT基板。
此外，本发明能够在该发明的范围内自由地组合各实施方式以及各变形例或者将各实施方式以及各变形例适宜地变形、省略。
虽然详细说明了本发明，但上述说明在所有方案中为例示，本发明不限于此。应被理解为未例示的无数的变形例不脱离本发明的范围而能够被设想。

Claims (13)

1.一种薄膜晶体管，具备：
栅电极，配设于基板上；
第1绝缘膜，覆盖所述栅电极；
第1半导体层，配设于所述栅电极上的所述第1绝缘膜上，在俯视时与作为所述栅电极上的所述第1绝缘膜的一部分的部分区域邻接；
源电极及漏电极，至少一方配设于所述第1绝缘膜及所述第1半导体层上，在俯视时隔着所述部分区域；
第2绝缘膜，除了所述源电极的一部分及所述漏电极的一部分以外配设于所述源电极及所述漏电极上，在所述部分区域上方设置有开口部；以及
第2半导体层，配设于所述第2绝缘膜上，与所述源电极的所述一部分及所述漏电极的所述一部分接触，并且经由所述开口部与所述部分区域及所述第1半导体层接触。
2.根据权利要求1所述的薄膜晶体管，其中，
所述第1半导体层以及所述第2半导体层包含氧化物半导体。
3.根据权利要求1或者2所述的薄膜晶体管，其中，
所述第1半导体层的载流子密度高于所述第2半导体层的载流子密度。
4.根据权利要求1至3中的任意一项所述的薄膜晶体管，其中，
还具备配设于所述第2半导体层上的第3绝缘膜。
5.根据权利要求1至4中的任意一项所述的薄膜晶体管，其中，
在所述第1半导体层配设于所述源电极下的情况下，所述第1半导体层在俯视时从所述源电极向所述部分区域侧露出地配设，
在所述第1半导体层配设于所述漏电极下的情况下，所述第1半导体层在俯视时从所述漏电极向所述部分区域侧露出地配设。
6.一种薄膜晶体管基板，具备：
权利要求1至4中的任意一项所述的薄膜晶体管；
所述基板；
栅布线及源布线，在所述基板上交叉，与所述薄膜晶体管连接；
像素电极，配设于由所述栅布线和所述源布线规定的区域，与所述漏电极接触，包括第3半导体层；以及
相向电极，在所述像素电极上方以与所述像素电极绝缘的状态配设，包括第4半导体层，
所述像素电极的所述第3半导体层与所述第1半导体层同层，
所述相向电极的所述第4半导体层与所述第2半导体层同层。
7.根据权利要求6所述的薄膜晶体管基板，其中，
还具备配设于所述源布线下且与所述第3半导体层同样的半导体层。
8.根据权利要求6或者7所述的薄膜晶体管基板，其中，
所述相向电极具有多个狭缝开口部或者具有梳齿形状。
9.一种液晶显示装置，具备：
权利要求6至8中的任意一项所述的薄膜晶体管基板；以及
相向基板，在与所述薄膜晶体管基板之间夹持液晶层。
10.根据权利要求9所述的液晶显示装置，其中，
还具备配设于所述薄膜晶体管基板上且包括与所述薄膜晶体管同样的薄膜晶体管的驱动电路。
11.一种薄膜晶体管基板的制造方法，具备：
(a)在基板上形成相互连接的栅电极及栅布线的工序；
(b)形成覆盖所述栅电极的第1绝缘膜的工序；
(c)在所述栅电极上的所述第1绝缘膜上，形成在俯视时隔着在俯视时作为所述栅电极上的所述第1绝缘膜的一部分的部分区域的一对第1半导体层，并且，在所述第1绝缘膜上，与所述一对第1半导体层分离地形成在俯视时隔着所述一对第1半导体层的一对第3半导体层的工序；
(d)对所述一对第3半导体层选择性地进行降低电阻的导体化的工序；
(e)在所述一对第1半导体层的一方的至少一部分及所述一对第3半导体层的一方的至少一部分之上形成源电极，在所述一对第1半导体层的另一方的至少一部分及所述一对第3半导体层的另一方的至少一部分之上形成与所述源电极协作而在俯视时隔着所述部分区域的漏电极，并且，在所述一对第3半导体层的所述一方上形成与所述源电极连接的源布线的工序；
(f)除了所述源电极的一部分及所述漏电极的一部分以外，在所述源电极及所述漏电极上形成在所述部分区域上方设置有开口部的第2绝缘膜的工序；
(g)在所述第2绝缘膜上，形成与所述源电极的所述一部分及所述漏电极的所述一部分接触并且经由所述开口部与所述部分区域及所述一对第1半导体层接触的第2半导体层，并且，在所述一对第3半导体层的所述另一方上隔着所述第2绝缘膜形成第4半导体层的工序；以及
(h)对所述第4半导体层选择性地进行降低电阻的导体化的工序。
12.根据权利要求11所述的薄膜晶体管基板的制造方法，其中，
所述工序(d)包括从所述基板的下侧照射紫外线的工序。
13.根据权利要求11或者12所述的薄膜晶体管基板的制造方法，其中，
所述工序(g)包括在所述第2半导体层以及所述第4半导体层上形成光致抗蚀剂图案的工序，
所述工序(h)包括：
(h-1)并行地进行去除所述第4半导体层上的所述光致抗蚀剂图案和留下所述第2半导体层上的所述光致抗蚀剂图案的工序；以及
(h-2)在所述第2半导体层被所述光致抗蚀剂图案覆盖的状态下从所述基板的上侧对所述基板照射紫外线的工序。
CN201780083065.9A 2017-02-16 2017-09-26 薄膜晶体管、薄膜晶体管基板、液晶显示装置以及薄膜晶体管基板的制造方法 Withdrawn CN110268529A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2017026651 2017-02-16
JP2017-026651 2017-02-16
PCT/JP2017/034634 WO2018150620A1 (ja) 2017-02-16 2017-09-26 薄膜トランジスタ、薄膜トランジスタ基板、液晶表示装置、及び、薄膜トランジスタ基板の製造方法

Publications (1)

Publication Number Publication Date
CN110268529A true CN110268529A (zh) 2019-09-20

Family

ID=63170222

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780083065.9A Withdrawn CN110268529A (zh) 2017-02-16 2017-09-26 薄膜晶体管、薄膜晶体管基板、液晶显示装置以及薄膜晶体管基板的制造方法

Country Status (4)

Country Link
US (1) US10741690B2 (zh)
JP (1) JP6651050B2 (zh)
CN (1) CN110268529A (zh)
WO (1) WO2018150620A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115079473B (zh) * 2021-03-12 2023-05-02 精工爱普生株式会社 电光装置和电子设备

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62235784A (ja) 1986-04-07 1987-10-15 Sharp Corp 薄膜トランジスタの製造方法
JP3208658B2 (ja) 1997-03-27 2001-09-17 株式会社アドバンスト・ディスプレイ 電気光学素子の製法
US6449026B1 (en) 1999-06-25 2002-09-10 Hyundai Display Technology Inc. Fringe field switching liquid crystal display and method for manufacturing the same
JP4951834B2 (ja) 2001-09-19 2012-06-13 日本電気株式会社 薄膜トランジスタ
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP4483235B2 (ja) 2003-09-01 2010-06-16 カシオ計算機株式会社 トランジスタアレイ基板の製造方法及びトランジスタアレイ基板
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
EP2924498A1 (en) 2006-04-06 2015-09-30 Semiconductor Energy Laboratory Co, Ltd. Liquid crystal desplay device, semiconductor device, and electronic appliance
WO2010029865A1 (en) 2008-09-12 2010-03-18 Semiconductor Energy Laboratory Co., Ltd. Display device
KR101623224B1 (ko) 2008-09-12 2016-05-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제조 방법
KR101432764B1 (ko) * 2008-11-13 2014-08-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치의 제조방법
US8441007B2 (en) 2008-12-25 2013-05-14 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
US20150123117A1 (en) * 2012-05-14 2015-05-07 Sharp Kabushshiki Kaisha Semiconductor device and method for manufacturing same
JP6103854B2 (ja) 2012-08-10 2017-03-29 三菱電機株式会社 薄膜トランジスタ基板
US20140306219A1 (en) 2013-04-10 2014-10-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR102264987B1 (ko) 2013-12-02 2021-06-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
CN107112367B (zh) * 2015-01-08 2020-06-16 三菱电机株式会社 薄膜晶体管基板、薄膜晶体管基板的制造方法、液晶显示装置
CN104617115A (zh) * 2015-03-02 2015-05-13 深圳市华星光电技术有限公司 Ffs型薄膜晶体管阵列基板及其制备方法
JP6478819B2 (ja) * 2015-06-04 2019-03-06 三菱電機株式会社 薄膜トランジスタ基板およびその製造方法
JP6584157B2 (ja) * 2015-06-08 2019-10-02 三菱電機株式会社 薄膜トランジスタ、薄膜トランジスタ基板、液晶表示装置及び薄膜トランジスタの製造方法
CN106252362B (zh) * 2016-08-31 2019-07-12 深圳市华星光电技术有限公司 一种阵列基板及其制备方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115079473B (zh) * 2021-03-12 2023-05-02 精工爱普生株式会社 电光装置和电子设备

Also Published As

Publication number Publication date
US20200012132A1 (en) 2020-01-09
US10741690B2 (en) 2020-08-11
WO2018150620A1 (ja) 2018-08-23
JPWO2018150620A1 (ja) 2019-06-27
JP6651050B2 (ja) 2020-02-19

Similar Documents

Publication Publication Date Title
JP7297955B2 (ja) 半導体装置
US10937816B2 (en) Switching element, manufacturing method thereof, array substrate and display device
JP5404963B2 (ja) 薄膜トランジスタおよび表示装置
US8648343B2 (en) Semiconductor device and method for manufacturing the same
JP5775253B2 (ja) 薄膜トランジスタ基板とその製造方法
CN103155153B (zh) 半导体装置、显示装置以及半导体装置和显示装置的制造方法
CN106486495B (zh) 薄膜晶体管基板、显示器及其制造方法
JP5690574B2 (ja) 薄膜トランジスター及びその形成方法
CN106920802B (zh) 薄膜晶体管基板和使用该薄膜晶体管基板的显示器
CN105280137A (zh) 有机发光显示器及其制造方法
CN108140675A (zh) 半导体装置及其制造方法
JP2011258949A (ja) 薄膜トランジスタ表示板及びその製造方法
KR20080093709A (ko) 박막 트랜지스터 기판 및 이의 제조 방법
CN104681567A (zh) 具有金属氧化物半导体的薄膜晶体管基板及其制造方法
JP2006310636A (ja) 薄膜トランジスタ
US20180277661A1 (en) Thin film transistor substrate, manufacturing method for thin film transistor substrate, and liquid crystal display
CN103872060A (zh) 阵列基板及其制造方法
US11569324B2 (en) Active matrix substrate and method for manufacturing same
US7994505B2 (en) Liquid crystal display device
US9947798B2 (en) Display device
CN104752437B (zh) 制造薄膜晶体管阵列基板的方法
CN107112367A (zh) 薄膜晶体管基板、薄膜晶体管基板的制造方法、液晶显示装置
US12066731B2 (en) Thin film transistor
CN110268529A (zh) 薄膜晶体管、薄膜晶体管基板、液晶显示装置以及薄膜晶体管基板的制造方法
CN112582342B (zh) 阵列基板的制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WW01 Invention patent application withdrawn after publication

Application publication date: 20190920

WW01 Invention patent application withdrawn after publication