CN103165598B - 包括薄膜晶体管的阵列基板及其制造方法 - Google Patents

包括薄膜晶体管的阵列基板及其制造方法 Download PDF

Info

Publication number
CN103165598B
CN103165598B CN201210526067.XA CN201210526067A CN103165598B CN 103165598 B CN103165598 B CN 103165598B CN 201210526067 A CN201210526067 A CN 201210526067A CN 103165598 B CN103165598 B CN 103165598B
Authority
CN
China
Prior art keywords
layer
oxide semiconductor
drain electrode
gate insulation
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210526067.XA
Other languages
English (en)
Other versions
CN103165598A (zh
Inventor
金政汉
金治完
J·T·安德森
蒋凯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Inpria Corp
Original Assignee
LG Display Co Ltd
Inpria Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Display Co Ltd, Inpria Corp filed Critical LG Display Co Ltd
Publication of CN103165598A publication Critical patent/CN103165598A/zh
Application granted granted Critical
Publication of CN103165598B publication Critical patent/CN103165598B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明涉及一种包括薄膜晶体管的阵列基板及其制造方法。该阵列基板包括：基板；位于基板上的选通线和栅极；位于选通线和栅极上的栅绝缘层，栅绝缘层包括第一绝缘体和位于第一绝缘体上的第二绝缘体，其中第一绝缘体包括氧化铝材料并且具有第一厚度，并且第二绝缘体包括氧化铪材料并且具有第二厚度；位于栅绝缘层上且位于栅极上方的氧化物半导体层；位于栅绝缘层上的数据线；接触氧化物半导体层的源极和漏极；位于数据线、源极和漏极上的钝化层；以及位于钝化层上的像素电极，像素电极通过漏极触孔连接到所述漏极。

Description

包括薄膜晶体管的阵列基板及其制造方法
技术领域
本发明涉及阵列基板，更具体地，涉及包含在电气属性方面具有改善的稳定性的薄膜晶体管的阵列基板及其制造方法。
背景技术
随着信息时代的发展，能够处理并显示大量信息的显示装置得到迅速发展。近年来，开发出了具有外形薄、重量轻且功耗低的特性的平板显示器（FPD）设备，诸如液晶显示（LCD）设备、有机发光二极管（OLED）设备和电泳显示设备，以此来代替阴极射线管（CRT）。
在LCD设备中，由于在显示运动图像的分辨率和质量方面的优越性，包括阵列基板的有源矩阵型LCD设备得到广泛使用，其中在每一个像素区域中形成了作为控制电压的开和关的开关元件的薄膜晶体管。此外，OLED设备具有高亮度和低驱动电压，并且是自发光的发光型。因此，OLED设备具有高对比度和非常薄的外形。另外，OLED设备在显示运动图像上具有良好的质量，这是因为OLED设备的几微秒的短的响应时间。OLED设备在视角上不具有限制，并且在相对低的温度被稳定地驱动。由于OLED设备被以约5V到约15V的低DC电压驱动，因而容易制造和设计驱动电路。电泳显示设备由于其优异的对比度、高亮度、低成本和便携性已经作为下一代显示设备得到广泛开发。
LCD设备、OLED设备和电泳显示设备中的每一种都包括阵列基板，其中形成了薄膜晶体管（TFT）作为控制像素区域的开关状态的开关元件。由于玻璃基板被用于显示设备的阵列基板以容许制造工序中的高温度，显示设备在重量、外形和柔性上有限制。因此，包括诸如塑料这样的柔性材料的基板以取代玻璃基板的柔性的薄的显示设备得到广泛研究。
由于如塑料基板这样的柔性基板在热稳定性上劣于玻璃基板，因而在低于约350℃的温度执行针对使用柔性基板的阵列基板的制造工序。然而，当在低于约350℃的温度形成如硅这样的半导体材料时，因为半导体材料的半导体层由于低密度因而在电气特性上下降。结果，包括在低于约350℃的温度形成的半导体层的薄膜晶体管可能不能用作开关元件。
为了解决以上问题，开发出了即使在低于约350℃的温度形成也具有优异的半导体属性的氧化物半导体材料。当使用氧化物半导体材料制造薄膜晶体管时，在低于约350℃的温度稳定地形成氧化物半导体材料层。另外，由于不要求欧姆接触层，所以不将氧化物半导体层暴露于干法蚀刻气体，防止了薄膜晶体管的属性的劣化。
但是，在包括氧化物半导体层的阵列基板中，薄膜晶体管的属性取决于构成与氧化物半导体层的界面的栅绝缘层的质量。当通过溅射法形成半导体氧化物层时，可以通过化学气相沉积（CVD）方法由氧化硅或氮化硅形成栅绝缘层。当由可溶性氧化物半导体材料形成氧化物半导体层时，可以由可溶性氧化铝材料形成栅绝缘层。例如，可以通过涂覆可溶性氧化铝材料形成氧化铝材料层，并且可以在约350℃的温度通过硬化步骤加热具有氧化铝材料层的基板。
当针对具有包括可溶性氧化铝材料的栅绝缘层以及氧化物半导体层的薄膜晶体管的阵列基板进行正偏置温度应力（PBTS）测试作为可靠性测试时，薄膜晶体管的阈值电压向负电压方向移动。另外，当针对具有薄膜晶体管的阵列基板进行负偏置温度应力（NBTS）测试时，薄膜晶体管的阈值电压沿着正电压方向移动。
阈值电压在PBTS测试和NBTS测试中的正向移动和负向移动是由于薄膜晶体管的栅绝缘层的相对低的密度导致的。由于在约350℃的温度的硬化步骤不能充分执行对可溶性氧化铝材料的栅绝缘层的脱水，因此即使在硬化步骤之后也不能充分去除可溶性氧化铝材料的栅绝缘层中的溶剂。结果，可溶性氧化铝材料的栅绝缘层具有相对低的密度，并且在栅绝缘层中存在大量的局部缺陷和可移动电荷。因此，包括氧化物半导体层的薄膜晶体管的属性在操作中劣化，阈值电压的移位可以证明这一点。
发明内容
因此，本发明旨在一种基本避免了由于相关技术的限制和缺点造成的一个或多个问题的包括薄膜晶体管的阵列基板及其制造方法。
本发明的优点是提供一种具有稳定的开关属性而没有阈值电压移位的包括薄膜晶体管的阵列基板及其制造方法。
本发明的另一个优点是提供一种通过在约350℃的温度的硬化步骤而包括具有优异的电流电压属性的薄膜晶体管的阵列基板及其制造方法。
本发明的其它特征及优点将在以下的说明书中进行阐述，并且一部分根据本说明书将是清楚的，或者可以从本发明的实践获知。本发明的这些和其它优点可以通过在本书面说明书及其权利要求书及附图中具体指出的结构来实现和获得。
为了实现这些和其它优点，并且根据本发明的目的，如这里所具体实施和广泛描述的，一种阵列基板，该阵列基板包括：基板；位于所述基板上的选通线和栅极，所述栅极连接到所述选通线；位于所述选通线和所述栅极上的栅绝缘层，所述栅绝缘层包括第一绝缘体和位于所述第一绝缘体上的第二绝缘体，其中所述第一绝缘体包括氧化铝材料并且具有第一厚度，并且所述第二绝缘体包括氧化铪材料并且具有第二厚度；位于所述栅极上方的所述栅绝缘层上的氧化物半导体层；位于所述栅绝缘层上方的数据线，所述数据线与所述选通线交叉以限定像素区域；与所述氧化物半导体层接触的源极和漏极，所述源极和所述漏极彼此隔开；位于所述数据线、所述源极和所述漏极上的钝化层，所述钝化层具有露出所述漏极的漏极触孔；以及位于所述钝化层上的像素电极，所述像素电极通过所述漏极触孔连接到所述漏极。
另一方面，一种制造阵列基板的方法，该方法包括以下步骤：在基板上形成选通线和栅极，所述栅极连接到所述选通线；在所述选通线和所述栅极上形成栅绝缘层，所述栅绝缘层包括第一绝缘体和位于所述第一绝缘体上的第二绝缘体，其中所述第一绝缘体包括氧化铝材料并且具有第一厚度，并且所述第二绝缘体包括氧化铪材料并且具有第二厚度；在所述栅极上方的所述栅绝缘层上形成氧化物半导体层；在所述栅绝缘层上形成数据线、源极和漏极，所述数据线与所述选通线交叉以限定像素区域，所述源极和所述漏极与所述氧化物半导体层接触并且彼此隔开；在所述数据线、所述源极和所述漏极上形成钝化层，所述钝化层具有露出所述漏极的漏极触孔；以及在所述钝化层上形成像素电极，所述像素电极通过所述漏极触孔连接到所述漏极。
应当理解，前面的一般描述和后面的具体描述都是示例性和解释性的，并旨在对所要求保护的本发明提供进一步的解释。
附图说明
附图被包括进来以提供对本发明的进一步理解，并结合到本申请中且构成本申请的一部分，这些附图例示了本发明的实施方式，并与说明书一起用于解释本发明的原理。
在附图中：
图1是示出根据本发明第一实施方式的包括薄膜晶体管的阵列基板的截面图；
图2是示出根据本发明第二实施方式的包括薄膜晶体管的阵列基板的截面图；
图3A到图3K是例示根据本发明第一实施方式的制造包括薄膜晶体管的阵列基板的方法的截面图；
图4A到图4F是例示根据本发明第二实施方式的制造包括薄膜晶体管的阵列基板的方法的截面图；
图5A到图5E是例示根据本发明第三实施方式的制造包括薄膜晶体管的阵列基板的方法的截面图；
图6是示出由于针对根据本发明第一和第二实施方式的阵列基板的正偏置温度应力（PBTS）测试引起的薄膜晶体管的电流电压曲线变化的曲线图；
图7是示出由于针对根据本发明第一和第二比较实施方式的没有薄层115的阵列基板的正偏置温度应力（PBTS）测试引起的薄膜晶体管的电流电压曲线变化的曲线图；以及
图8是示出根据本发明第四实施方式的包括薄膜晶体管的阵列基板的截面图。
具体实施方式
下面将详细描述本发明的实施方式，在附图中例示出了其示例。只要可能，使用类似的附图标记代表相同或类似部件。
图1是示出根据本发明第一实施方式的包括薄膜晶体管的阵列基板的截面图。
在图1中，在诸如玻璃基板和塑料基板的基板101上形成选通线（未示出）和连接到选通线的栅极105。选通线可以布置在像素区域P的边界处，而栅极105可以布置在像素区域P中。
另外，在选通线和栅极105上形成栅绝缘层110。栅绝缘层110可以具有约10nF/cm2到约30nF/cm2的范围内的电容密度。栅绝缘层110具有包括第一绝缘体112和位于第一绝缘体112上的第二绝缘体115这样的双层结构。第一绝缘体112可以包括如Al2(PO4)2-xO3x/2(0≤x≤1.5)这样的氧化铝材料。另外，第一绝缘体112可以具有约4到约6的范围内的介电常数并且可以具有约100nm到约400nm的范围内的厚度。第二绝缘体115可以包括如HfO2-x(SO4)x(0.2≤x≤1)这样的氧化铪材料。另外，第二绝缘体115可以具有约9到约12的范围内的介电常数并且可以具有约10nm到约70nm的范围内的厚度。由于第二绝缘体115比第一绝缘体112薄得多，因此栅绝缘层110可以具有在约4到6的范围内的介电常数。
在栅极105上方的栅绝缘层110上形成氧化物半导体层120。氧化物半导体层120可以包括如氧化锌（ZnO）材料这样的氧化物半导体材料。例如，氧化锌材料可以包括氧化铟镓锌（IGZO）、氧化锌锡（ZTO）和氧化锌铟（ZIO）中的一种。
此外，在栅绝缘层110上形成数据线（未示出）并且在氧化物半导体层120形成有源极133和漏极136。数据线可以布置在像素区域P的边界处，使得选通线和数据线彼此交叉以限定像素区域P。源极133和漏极136彼此隔开，并且源极133连接到数据线。
栅极105、栅绝缘层110、氧化物半导体层120、源极133和漏极136构成薄膜晶体管（TFT）Tr。由于氧化物半导体层120形成在源极133和漏极136下面，因而TFTTr具有顶部接触型，其中氧化物半导体层120的顶表面接触源极133和漏极136的底表面。
尽管在图1中源极133和漏极136形成在氧化物半导体层120上，但在另一实施方式中，源极和漏极可以形成在氧化物半导体层上，蚀刻阻止层介于二者之间。
图2是示出根据本发明第二实施方式的包括薄膜晶体管的阵列基板的截面图。与第一实施方式相同的第二实施方式的部分的例示将被省略。
在图2中，在氧化物半导体层120上形成蚀刻阻止层125，并且在蚀刻阻止器125上形成源极133和漏极136。蚀刻阻止层125可以与氧化物半导体层120接触地布置在氧化物半导体层120的中央部分上并且可以具有岛形的绝缘材料。源极133和漏极136在蚀刻阻止层125上彼此隔开，并且与露出到蚀刻阻止层125的外部的氧化物半导体层120的侧边部分接触。
在图1和图2中，在数据线和源极133和漏极136上形成钝化层140，并且在钝化层140上形成像素电极150。钝化层140包括露出漏极136的漏极触孔143，并且像素电极150通过漏极触孔143连接到漏极136。
在根据本发明第一和第二实施方式的阵列基板中，由于在氧化物半导体层120和源极133及漏极136之间没有形成用于欧姆接触的欧姆接触层，因而省去了用于去除与氧化物半导体层120的沟道区域CH相对应的欧姆接触层的干法蚀刻步骤。结果，防止了由于干法蚀刻步骤引起的氧化物半导体层120的顶表面的劣化，并且防止了由于氧化物半导体层120的劣化引起的TFTTr的属性的劣化。
另外，鉴于通过约350℃的温度硬化步骤由于第二绝缘体115而充分执行了双层结构的栅绝缘层110的分解和脱水，栅绝缘层110中的溶剂被大部分去除。结果，栅绝缘层110具有相对高的密度，并且在栅绝缘层110中几乎不存在局部缺陷和可移动电荷。因此，改善了双层结构的氧化物半导体材料的氧化物半导体层120与栅绝缘层110之间的界面属性，并且相对于单层结构改善了诸如电流电压属性和开关属性这样的TFTTr的电气属性，使得TFTTr和阵列基板能够商用。
图3A到图3K是例示根据本发明第一实施方式的制造包括薄膜晶体管的阵列基板的方法的截面图。
在图3A中，在基板101上形成第一金属层（未示出）。基板101可以由诸如玻璃或塑料这样的透明材料形成。通过沉积铜（Cu）、铜（Cu）合金、铝（Al）、如铝钕合金（AlNd）的铝（Al）合金、钼（Mo）和钼（Mo）合金中的至少一种，第一金属层可以具有单层结构或双层结构。接着，通过包括光刻胶涂覆步骤、使用光掩模的曝光步骤、使用露出的光刻胶的显影步骤和第一金属层的蚀刻步骤的掩模工序对第一金属层构图，形成了位于像素区域P的边界处的选通线（未示出）和连接到选通线的栅极105。图3A的栅极105具有示例性的单层结构。
在图3B中，通过涂覆第一绝缘材料，在具有选通线和栅极105的基板101的整个表面上形成第一绝缘材料层111。例如，第一绝缘材料可以是包括氧化铝材料和第一溶剂的溶液，并且可以使用诸如旋涂（spincoating）设备、条缝涂覆（slotcoating）设备、喷射印刷（inkjetprinting）设备和喷雾涂覆（mistcoating）设备这样的第一涂覆设备195在室温（即，约24℃）的正常大气压下涂覆第一绝缘材料。氧化铝材料可以包括表示为Al2(PO4)2-xO3x/2(0≤x≤1.5)的磷酸盐（PO4 3-）。
在图3C中，在第一干燥设备（未示出）中，针对具有第一绝缘材料层111的基板101进行第一干燥步骤。例如，可以将具有第一绝缘材料层111的基板101布置在具有约240℃到约300℃的范围的表面温度的热板上数十秒到数百秒（优选地，约30秒到约500秒），使得可以将第一绝缘材料层111的第一溶剂部分地去除到空气中并且可以使第一绝缘材料层111干燥。
在图3D中，通过涂覆第二绝缘材料，在第一绝缘材料层111上形成第二绝缘材料层113。例如，第二绝缘材料可以是包括氧化铪材料和第二溶剂的溶液，并且可以使用诸如旋涂设备、条缝涂覆设备、喷射印刷设备和喷雾涂覆设备这样的第二涂覆设备197在室温（即，约24℃）的正常大气压下涂覆第二绝缘材料。氧化铪材料可以包括表示为HfO2-x(SO4)x(0.2≤x≤1)的硫酸盐（SO4 2-）。
在图3E中，在第二干燥设备（未示出）中，针对具有第二绝缘材料层113的基板101进行第二干燥步骤。例如，可以将具有第二绝缘材料层113的基板101布置在具有约240℃到约300℃的范围的表面温度的热板上数十秒到数百秒（优选地，约30秒到约500秒），使得可以将第二绝缘材料层113的第二溶剂部分地去除到空气中并且可以使第二绝缘材料层113干燥。
在图3F中，在第一硬化设备（未示出）中，针对（图3E的）具有第二绝缘材料层113和（图3E的）第一绝缘材料层111的基板101进行第一硬化步骤。例如，可以将具有第二绝缘材料层113和第一绝缘材料层111的基板101布置在具有约300℃到约350℃的范围的内部温度的熔炉或烤炉中数分钟到一百几十分钟（优选地，约5分钟到约120分钟），使得第二绝缘材料层113的第二溶剂和第一绝缘材料层111的第一溶剂几乎被完全去除。例如，通过硬化步骤，可以去除第一绝缘材料层111和第二绝缘材料层113中的第一溶剂和第二溶剂的约99重量%。
通过第一硬化步骤，第一绝缘材料层111变为具有在约100nm到约400nm的范围内的厚度的第一绝缘体112，并且第二绝缘材料层113变为具有约10nm到约70nm的厚度的第二绝缘体115。第一绝缘体112和第二绝缘体115构成栅绝缘层110。
鉴于第一绝缘材料层111中的分解和脱水由于在硬化步骤期间第一绝缘材料层111与第二绝缘材料层113之间的界面的内部反应而最大化，与根据现有技术的可溶性氧化铝的栅绝缘层相比，可以在更低的温度和更短的时间段几乎完全去除可包括氧化铝材料的第一绝缘材料层111中的第一溶剂。
结果，包括氧化铪材料的第二绝缘材料层113加速了包括氧化铝材料的第一绝缘材料层111中的分解和脱水。另外，在约300℃到约350℃的范围内的温度的硬化步骤期间，第一绝缘材料层111的氧化铝材料扩散到第二绝缘材料层113中，并且第二绝缘材料层113的氧化铪材料扩散到第一绝缘材料层111中。因此，栅绝缘层110的密度增大，并且栅绝缘层110与在随后工序中形成的氧化物半导体层120之间的界面特性得到改善。
具有第一绝缘体112和第二绝缘体115的双层结构的栅绝缘层110可以具有约10nF/cm2到约30nF/cm2的范围内的电容密度。
根据实验结果，通过在约350℃以下的温度约60分钟的硬化步骤的包括氧化铝材料和氧化铪材料的双层结构的栅绝缘层110中的第一溶剂和第二溶剂的量与通过在约600℃的温度约60分钟的硬化步骤的包括氧化铝材料的单层结构的栅绝缘层中的溶剂的量（比较例）大致相同。
当栅绝缘层由可溶性绝缘材料形成时，由于从栅绝缘层去除的溶剂的量增大，栅绝缘层与氧化物半导体层之间的界面特性得到改善。此外，由于从栅绝缘层去除的溶剂的量增大，栅绝缘层的密度增大，并且包括栅绝缘层的薄膜晶体管的开关属性和电流电压属性得到改善。
由于较大量的溶剂保留在栅绝缘层中，栅绝缘层具有较低的密度。结果，栅绝缘层中的局部缺陷增大。此外，由于栅绝缘层中的可移动电荷增多，薄膜晶体管的开关属性和电压电流属性劣化并且薄膜晶体管的可靠性降低。
在根据本发明第一实施方式阵列基板中，由于包括氧化铪材料的第二绝缘材料层113形成在包括氧化铝材料的第一绝缘材料层111上并且发挥溶剂的脱水促进剂的作用，因而提高了硬化步骤期间第一绝缘材料层111和第二绝缘材料层113的脱水速度。结果，通过相对低温度和相对短时间段的硬化步骤，几乎完全去除了第一绝缘材料层111和第二绝缘材料层113中的第一溶剂和第二溶剂，并且获得了具有相对密的内部结构的双层结构的栅绝缘层110。
在图3G中，通过涂覆可溶性氧化物半导体材料，在栅绝缘层110上形成氧化物半导体材料层（未示出）。例如，可溶性氧化物半导体材料可以是包括第三溶剂和诸如氧化铟镓锌（IGZO）、氧化锌锡（ZTO）和氧化锌铟（ZIO）这样的氧化锌（ZnO）材料的溶液，并且可以使用诸如旋涂设备、条缝涂覆设备、喷射印刷设备和喷雾涂覆设备这样的第三涂覆设备（未示出）来涂覆可溶性氧化物半导体材料。
接着，可以将具有氧化物绝缘材料层的基板101布置在具有约240℃到约300℃的范围的表面温度的诸如热板这样的第三干燥设备上数十秒到数百秒，优选地约30秒到约500秒，使得可以部分地去除第三氧化物半导体材料层的第三溶剂并且使氧化物半导体材料层变得干燥。
接着，在第二硬化设备（未示出）中，对具有干燥的氧化物半导体材料层的基板101进行第二硬化步骤。例如，可以将具有干燥的氧化物半导体材料层的基板101布置在具有约300℃到约350℃的范围的内部温度的熔炉或烤炉中数分钟到一百几十分钟，优选地约5分钟到约120分钟，使得几乎完全去除了氧化物半导体材料层的第三溶剂。例如，通过第二硬化步骤，可以去除氧化物半导体材料层中的第三溶剂的约99重量%。通过第二硬化步骤，氧化物半导体材料层变为固化的氧化物半导体材料层119。
在图3H中，通过掩模工序对（图3G的）固化的氧化物半导体材料层119进行构图，形成具有岛状的氧化物半导体层120。氧化物半导体层120被布置为与栅极105交叠。
在图3I中，在氧化物半导体层120上形成第二金属层（未示出）。通过沉积铝（Al）、如铝钕（AlNd）的铝（Al）合金、铜（Cu）、铜（Cu）合金、铬（Cr）、钼（Mo）和如钼钛（MoTi）的钼（Mo）合金中的至少一种，第二金属层可以具有单层结构或双层结构。接着，在通过涂覆光刻胶而在第二金属层上形成光刻胶层并且通过光掩模而对光刻胶层曝光之后，通过对曝光的光刻胶层显影而在第二金属层上形成光刻胶图案。接着，通过使用光刻胶图案作为蚀刻掩模来蚀刻第二金属层，形成了数据线（未示出）、源极113和漏极136。栅绝缘层110上的数据线与选通线交叉以限定像素区域P，并且氧化物半导体层120上的源极133与漏极136彼此隔开。另外，源极133连接到数据线。在图3I中，数据线、源极133和漏极136的每一个具有示例性的单层结构。
栅极105、双层结构的栅绝缘层110、氧化物半导体层120、源极133和漏极136构成薄膜晶体管（TFT）Tr。由于氧化物半导体层120本征地具有与用于第二金属层的金属材料的欧姆接触属性，所以对于氧化物半导体层120来说，不需要包含掺杂硅的欧姆接触层。结果，氧化物半导体层120具有单层结构而不是包括本征硅的有源层和掺杂硅的欧姆接触层的半导体层的双层结构。另外，即使在形成源极133和漏极136之后，也不需要用于去除在源极133和漏极136之间露出的欧姆接触层的附加的蚀刻步骤。因此，不产生由于附加的蚀刻步骤引起的氧化物半导体层120的顶表面的损坏并且防止了TFTTr的特性的退化。
此外，氧化物半导体材料的氧化物半导体层120与双层结构的栅绝缘层110之间的界面属性得到改善，并且双层结构的栅绝缘层110中的分解和脱水得到充分执行。结果，改进了诸如电流电压属性、开关属性这样的TFTTr的电气属性和TFTTr的可靠性。
在形成数据线、源极133、和漏极136之后，通过剥离步骤去除光刻胶图案，并且露出数据线、源极133和漏极136。
在图3J中，通过使用涂覆设备涂覆诸如苯并环丁烯（BCB）和感光亚克力这样的有机绝缘材料，或者通过沉积诸如二氧化硅（SiO2）和氮化硅（SiNx）这样的无机绝缘材料，在数据线、源极133和漏极136上形成钝化层140。例如，有机绝缘材料的钝化层140可以具有平坦的顶表面。接着，通过掩模工序，在钝化层140中形成露出漏极136的漏极触孔143。
在图3K中，通过沉积诸如氧化铟锡（ITO）和氧化铟锌（IZO）这样的透明导电材料并且通过掩模工序进行构图，在钝化层140上的像素区域P中形成像素电极150。像素电极150通过漏极触孔143连接到漏极136。
图4A到图4F是例示根据本发明第二实施方式的制造包括薄膜晶体管的阵列基板的方法的截面图。
在图4A中，在基板101上形成位于像素区域P的边界处的选通线（未示出）和连接到选通线的栅极105，并且在选通线和栅极105上形成栅绝缘层110。栅绝缘层具有包括氧化铝的第一绝缘体112和氧化铪的第二绝缘体115的双层结构。
接着，通过涂覆可溶性氧化物半导体材料，在栅绝缘层110上形成氧化物半导体材料层（未示出）。例如，可溶性氧化物半导体材料可以包括诸如氧化铟镓锌（IGZO）、氧化锌锡（ZTO）和氧化锌铟（ZIO）这样的氧化锌（ZnO）材料，并且可以使用诸如旋涂设备、条缝涂覆设备、喷射印刷设备和喷雾涂覆设备这样的涂覆设备（未示出）来涂覆可溶性氧化物半导体材料。
接着，在干燥设备（未示出）中，对具有氧化物半导体材料层的基板101执行干燥步骤。例如，可以将具有氧化物绝缘材料层的基板101布置在具有约240℃到约300℃的范围的表面温度的热板上数十秒到数百秒，优选地约30秒到约500秒，使得可以去除氧化物半导体材料层的溶剂并且使氧化物半导体材料层变得干燥。
接着，在硬化设备（未示出）中，对具有干燥的氧化物半导体材料层的基板101执行硬化步骤。例如，可以将具有干燥的氧化物半导体材料层的基板101布置在具有约300℃到约350℃的范围的内部温度的熔炉或烤炉中数分钟到一百几十分钟，优选地约5分钟到约120分钟，使得几乎完全去除氧化物半导体材料层的溶剂。例如，通过第二硬化步骤，可以去除氧化物半导体材料层中的溶剂的约99重量%。通过硬化步骤，氧化物半导体材料层变为固化的氧化物半导体材料层（未示出）。
接着，通过掩模工序对固化的氧化物半导体材料层进行构图，形成岛状的氧化物半导体层120。氧化物半导体层120被布置为与栅极105交叠。
在图4B中，通过涂覆诸如苯并环丁烯（BCB）和感光亚克力这样的有机绝缘材料，或者通过沉积诸如二氧化硅（SiO2）和氮化硅（SiNx）这样的无机绝缘材料，在氧化物半导体层120上形成缓冲层123。
在图4C中，通过对（图4B的）缓冲层123构图，在氧化物半导体层120上形成岛状的蚀刻阻止层125。蚀刻阻止层125可以与栅极105交叠地布置在氧化物半导体层的中央部分处。
在图4D中，在蚀刻阻止层125上形成源极133和漏极136。源极133和漏极136彼此隔开，并且源极13和漏极136中的每一个与氧化物半导体层120和蚀刻阻止层125接触。另外，连接到源极133的数据线（未示出）与源极133和漏极136一起形成。栅极105、双层结构的栅绝缘层110、氧化物半导体层120、源极133和漏极136构成薄膜晶体管（TFT）Tr。
在图4E中，在数据线、源极133和漏极136上形成具有漏极触孔143的钝化层140。漏极触孔143露出漏极136。
在图4F中，在钝化层140上的像素区域P中形成像素电极150。像素电极150通过漏极触孔143连接到漏极136。
在根据本发明第二实施方式的阵列基板中，由于在氧化物半导体层120上形成蚀刻阻止层125，氧化物半导体层120未暴露于在形成源极133和漏极136的步骤中使用的蚀刻溶液。因此，防止了由于蚀刻溶液引起的与TFTTr的沟道相对应的氧化物半导体层120的顶表面的损坏。
图5A到图5E是例示根据本发明第三实施方式的制造包括薄膜晶体管的阵列基板的方法的截面图。由于除了形成氧化物半导体层和蚀刻阻止层的步骤之外，根据本发明第三实施方式的制造阵列基板的方法与根据第二实施方式的方法相同，所以图5A到图5E仅示出形成氧化物半导体层和蚀刻阻止层的步骤。
在图5A中，在栅绝缘层110上依次形成氧化物半导体材料层119和缓冲层123。通过干燥步骤和硬化步骤，氧化物半导体材料层119可以包括诸如氧化铟镓锌（IGZO）、氧化锌锡（ZTO）和氧化锌铟（ZIO）这样的氧化锌（ZnO）材料。通过涂覆诸如苯并环丁烯（BCB）和感光亚克力这样的有机绝缘材料，或者通过沉积诸如二氧化硅（SiO2）和氮化硅（SiNx）这样的无机绝缘材料，可以形成缓冲层123。
接着，在缓冲层123上形成光刻胶层（未示出）之后，将光刻胶层曝光和显影以形成第一光刻胶图案191a和第二光刻胶图案191b。这里，使用具有透光区域、半透光区域和遮光区域的光掩模进行曝光。半透光区域的透光率大于遮光区域的透光率并且小于透光区域的透光率。例如，半透光区域可以包括狭缝图案或者半色调图案。第一光刻胶图案191a可以对应于半透光区域并且可以具有第一厚度，并且第二光刻胶图案191b可以对应于遮光区域并且可以具有大于第一厚度的第二厚度。
在图5B中，通过顺序地蚀刻露出到第一光刻胶图案191a和第二光刻胶图案191b之外的（图5A的）缓冲层123和（图5A的）氧化物半导体材料层119，在栅绝缘层110上形成氧化物半导体层120和缓冲图案124。氧化物半导体层120和缓冲层124为岛状并且大小彼此相同。
在图5C中，通过灰化步骤，去除了具有第一厚度的（图5B的）第一光刻胶图案191a，并且部分去除了具有第二厚度的第二光刻胶图案191b，使得缓冲图案124的边缘部分露出在剩余的光刻胶图案191b之外。
在图5D中，通过蚀刻露出在剩余的第二光刻胶图案191b之外的（图5C的）缓冲图案124的边缘部分，在半导体层120上形成蚀刻阻止层125。
在图5E中，通过剥离步骤，去除（图5D的）剩余的第二光刻胶图案191b，并且获得氧化物半导体层120和蚀刻阻止层125。
在第三实施方式中，使用单个掩模形成氧化物半导体层120和蚀刻阻止层125，而在第二实施方式中使用了两个掩模来形成氧化物半导体层120和蚀刻阻止层125。结果，与第二实施方式的制造工序相比，根据第三实施方式的制造工序得到简化。
图6是示出代表针对根据本发明第一和第二实施方式的阵列基板的正偏置温度应力（PBTS）测试的薄膜晶体管的电流电压曲线变化的曲线图。图7是示出由于针对根据本发明第一和第二比较实施方式的阵列基板的正偏置温度应力（PBTS）测试引起的没有薄层115的薄膜晶体管的电流电压曲线变化的曲线图。图6的薄膜晶体管的栅绝缘层具有双层结构，并且通过在约350℃的温度的硬化步骤而包括的氧化铝材料的第一绝缘体和具有约10nm到70nm的厚度的氧化铪材料的第二绝缘体。图7的薄膜晶体管的栅绝缘层具有单层结构，并且通过在约350℃的温度的硬化步骤包括氧化铝。图6和图7的横坐标代表薄膜晶体管的栅极与源极之间的电压，并且图6和图7的纵坐标代表薄膜晶体管的漏极与源极之间的电流。
在图6中，包括具有氧化铝材料的第一绝缘体和具有约10nm到70nm的厚度的氧化铪材料的第二绝缘体的栅绝缘层的薄膜晶体管的电流电压曲线在PBTS测试之前和之后几乎不改变。由于通过在约350℃的温度的硬化步骤几乎完全去除了栅绝缘层中的溶剂，因此图6的薄膜晶体管在PBTS测试之前和之后不具有阈值电压移位。
然而，在图7中，包括具有氧化铝材料的单层结构的栅绝缘层的薄膜晶体管的电流电压曲线在PBTS测试之后改变。由于通过在约350℃的温度的硬化步骤没有完全去除栅绝缘层中的溶剂，因此图7的薄膜晶体管在PBTS测试之后具有朝向负电压方向的阈值电压移位。
图8是示出根据本发明第四实施方式的包括薄膜晶体管的阵列基板的截面图。
在图8中，在诸如玻璃基板和塑料基板的基板201上形成选通线（未示出）和连接到选通线的栅极205。选通线可以布置在像素区域P的边界处，并且栅极205可以布置在像素区域P中。
另外，在选通线和栅极205上形成栅绝缘层210。栅绝缘层210可以具有约10nF/cm2到约30nF/cm2的范围内的电容密度。栅绝缘层210具有双层结构，包括第一绝缘体212和位于第一绝缘体212上的第二绝缘体215。第一绝缘体212可以包括诸如Al2(PO4)2-xO3x/2(0≤x≤1.5)这样的氧化铝材料。另外，第一绝缘体212可以具有约4到约6的范围内的介电常数并且可以具有约100nm到约400nm的范围内的厚度。第二绝缘体215可以包括诸如HfO2-x(SO4)x(0.2≤x≤1)这样的氧化铪材料。另外，第二绝缘体215可以具有约9到约12的范围内的介电常数并且可以具有约10nm到约70nm的范围内的厚度。由于第二绝缘体215比第一绝缘体212薄得多，因此选通绝缘层210可以具有在约4到约6的范围内的介电常数。
在栅绝缘层210上形成数据线（未示出）、源极233和漏极236。数据线可以被布置在像素区域P的边界处以使得选通线与数据线彼此交叉以限定像素P。源极233和漏极236彼此隔开，并且源极233连接到数据线。
此外，在源极233和漏极236上形成岛状的氧化物半导体层220，并且形成在栅极205上方的栅绝缘层210上。氧化物半导体层220可以包括诸如氧化锌（ZnO）材料这样的氧化物半导体材料。例如，氧化锌材料可以包括氧化铟镓锌（IGZO）、氧化锌锡（ZTO）和氧化锌铟（ZIO）中的至少一种。
栅极205、栅绝缘层210、源极233、漏极236和氧化物半导体层220构成薄膜晶体管（TFT）Tr。由于氧化物半导体层220形成在源极233和漏极236上，因此TFTTr为底部接触型，其中氧化物半导体层220的底表面接触源极233和漏极236的顶表面。
在氧化物半导体层220上形成钝化层240，并且在钝化层240上形成像素电极250。钝化层240包括露出漏极236的漏极触孔243，并且像素电极250通过漏极触孔243连接到漏极236。
在根据本发明第四实施方式的阵列基板中，由于在源极233和漏极236与氧化物半导体层220之间没有形成用于欧姆接触的欧姆接触层，因而省去了用于去除与氧化物半导体层220的沟道区域CH相对应的欧姆接触层的干法蚀刻步骤。结果，简化了阵列基板的制造工序。
另外，通过约350℃的温度硬化步骤，由于第二绝缘体215导致充分执行了双层结构的栅绝缘层210中的分解和脱水，栅绝缘层210中的溶剂几乎被完全去除。结果，栅绝缘层210具有相对高的密度，在栅绝缘层210中几乎不存在局部缺陷和可移动电荷。因此，改善了双层结构的氧化物半导体材料的氧化物半导体层220与栅绝缘层210之间的界面属性，并且改善了诸如电流电压属性和开关属性这样的TFTTr的电气属性。
除了形成源极233和漏极236的步骤与形成氧化物半导体层220的步骤的顺序之外，根据第四实施方式的制造阵列基板的方法与根据第一实施方式的制造阵列基板的方法相同。
因此，在根据本发明的阵列基板中，即使通过在约350℃的温度的硬化步骤，由于第二绝缘体而导致栅绝缘层中的溶剂几乎被完全去除，栅绝缘层也具有相对高的密度。另外，由于改善了栅绝缘层与氧化物半导体层之间的界面属性，薄膜晶体管具有诸如电流电压属性这样的优异的电气属性。此外，由于薄膜晶体管在正偏置温度应力（PBTS）测试之后不具有朝向负电压方向的阈值电压移位，并且在负偏置温度应力（NBTS）测试之后不具有朝向正电压方向的阈值电压移位，结果，改善了阵列基板的可靠性。
另外，由于所有制造步骤是在低于约350℃的温度执行的，因而防止了包括半导体材料的薄膜晶体管的劣化并且延长了薄膜晶体管的使用寿命。此外，通过使用塑料基板作为基底基板（basesubstrate），阵列基板可应用于柔性显示设备。
对于本领域技术人员而言，很明显，可以在不脱离本发明的精神或范围的情况下对本发明做出各种修改和变化。由此，本发明旨在覆盖本发明的全部修改和变化,只要它们落入所附的权利要求和等同物的范围内。

Claims (22)

1.一种阵列基板，该阵列基板包括：
基板；
位于所述基板上的选通线和栅极，所述栅极连接到所述选通线；
位于所述选通线和所述栅极上的栅绝缘层，所述栅绝缘层包括第一绝缘体和位于所述第一绝缘体上的第二绝缘体，其中所述第一绝缘体包括氧化铝材料并且具有第一厚度，并且所述第二绝缘体包括氧化铪材料并且具有第二厚度；
位于所述栅绝缘层上且位于所述栅极上方的由可溶性氧化物半导体材料形成的氧化物半导体层；
位于所述栅绝缘层上的数据线，所述数据线与所述选通线交叉以限定像素区域；
与所述氧化物半导体层接触的源极和漏极，所述源极和所述漏极彼此隔开；
位于所述数据线、所述源极和所述漏极上的钝化层，所述钝化层具有露出所述漏极的漏极触孔；以及
位于所述钝化层上的像素电极，所述像素电极通过所述漏极触孔连接到所述漏极，
其中所述栅绝缘层的形成包括：
通过涂覆包括所述氧化铝材料和第一溶剂的第一溶液，在所述选通线和所述栅极上形成氧化铝材料层；
通过涂覆包括所述氧化铪材料和第二溶剂的第二溶液，在所述氧化铝材料层上形成氧化铪材料层；以及
通过将具有所述氧化铝材料层和所述氧化铪材料层的所述基板置于处于300℃到350℃的范围内的温度的第一硬化设备中长达第一时间段，从所述氧化铝材料层和所述氧化铪材料层中去除所述第一溶剂和所述第二溶剂。
2.根据权利要求1所述的阵列基板，其中所述源极和所述漏极形成在所述氧化物半导体层上，使得所述氧化物半导体层的顶表面接触所述源极和所述漏极的底表面。
3.根据权利要求2所述的阵列基板，该阵列基板还包括：介于所述氧化物半导体层与所述源极和所述漏极之间的蚀刻阻止层，所述蚀刻阻止层包括绝缘材料并且被布置在所述氧化物半导体层的中央部分上。
4.根据权利要求1所述的阵列基板，其中所述氧化物半导体层形成在所述源极和所述漏极上，使得所述氧化物半导体层的底表面接触所述源极和所述漏极的顶表面。
5.根据权利要求1所述的阵列基板，其中所述栅绝缘层具有10nF/cm2到30nF/cm2的范围内的电容密度，所述第一绝缘体具有4到6的范围内的介电常数，并且所述第二绝缘体具有9到12的范围内的介电常数。
6.根据权利要求1所述的阵列基板，其中所述氧化铝材料包括Al2(PO4)2-xO3x/2，0≤x≤1.5。
7.根据权利要求1所述的阵列基板，其中所述氧化铪材料包括HfO2-x(SO4)x，0.2≤x≤1。
8.根据权利要求1所述的阵列基板，其中所述第一厚度在100nm到400nm的范围内，并且所述第二厚度在10nm到70nm的范围内。
9.根据权利要求1所述的阵列基板，其中所述氧化物半导体层包括氧化锌材料。
10.根据权利要求9所述的阵列基板，其中所述氧化锌材料包括氧化铟镓锌IGZO、氧化锌锡ZTO和氧化锌铟ZIO中的至少一种。
11.一种制造阵列基板的方法，该方法包括以下步骤：
在基板上形成选通线和栅极，所述栅极连接到所述选通线；
在所述选通线和所述栅极上形成栅绝缘层，所述栅绝缘层包括第一绝缘体和位于所述第一绝缘体上的第二绝缘体，其中所述第一绝缘体包括氧化铝材料并且具有第一厚度，并且所述第二绝缘体包括氧化铪材料并且具有第二厚度；
在所述栅绝缘层上且在所述栅极上方利用可溶性氧化物半导体材料形成氧化物半导体层；
在所述栅绝缘层上方形成数据线、源极和漏极，所述数据线与所述选通线交叉以限定像素区域，所述源极和所述漏极接触所述氧化物半导体层，并且所述源极和所述漏极彼此隔开；
在所述数据线、所述源极和所述漏极上形成钝化层，所述钝化层具有露出所述漏极的漏极触孔；以及
在所述钝化层上形成像素电极，所述像素电极通过所述漏极触孔连接到所述漏极，
其中形成所述栅绝缘层包括以下步骤：
通过涂覆包括所述氧化铝材料和第一溶剂的第一溶液，在所述选通线和所述栅极上形成氧化铝材料层；
通过涂覆包括所述氧化铪材料和第二溶剂的第二溶液，在所述氧化铝材料层上形成氧化铪材料层；以及
通过将具有所述氧化铝材料层和所述氧化铪材料层的所述基板置于处于300℃到350℃的范围内的温度的第一硬化设备中长达第一时间段，从所述氧化铝材料层和所述氧化铪材料层中去除所述第一溶剂和所述第二溶剂。
12.根据权利要求11所述的方法，其中所述源极和所述漏极形成在所述氧化物半导体层上，使得所述氧化物半导体层的顶表面接触所述源极和所述漏极的底表面。
13.根据权利要求12所述的方法，该方法还包括以下步骤：在所述氧化物半导体层与所述源极和所述漏极之间形成蚀刻阻止层，所述蚀刻阻止层包括绝缘材料并且被布置在所述氧化物半导体层的中央部分上。
14.根据权利要求11所述的方法，其中所述氧化物半导体层形成在所述源极和所述漏极上，使得所述氧化物半导体层的底表面接触所述源极和所述漏极的顶表面。
15.根据权利要求11所述的方法，其中所述氧化铝材料包括Al2(PO4)2-xO3x/2，0≤x≤1.5，并且所述氧化铪材料包括HfO2-x(SO4)x，0.2≤x≤1。
16.根据权利要求11所述的方法，其中所述第一厚度在100nm到400nm的范围内，并且所述第二厚度在10nm到70nm的范围内。
17.根据权利要求11所述的方法，其中所述第一时间段在5分钟到120分钟的范围内。
18.根据权利要求11所述的方法，其中利用旋涂设备、条缝涂覆设备、喷射印刷设备和喷雾涂覆设备中的一种，形成所述氧化铝材料层和所述氧化铪材料层中的每一个。
19.根据权利要求11所述的方法，其中形成所述栅绝缘层还包括以下步骤：
通过将具有所述氧化铝材料层的所述基板置于处于240℃到300℃的范围内的温度的第一干燥设备中，从所述氧化铝材料层中去除所述第一溶剂；以及
通过将具有所述氧化铪材料层的所述基板置于处于240℃到300℃的范围内的温度的第二干燥设备中，从所述氧化铪材料层中去除所述第二溶剂。
20.根据权利要求11所述的方法，其中所述氧化物半导体层包括氧化锌材料。
21.根据权利要求20所述的方法，其中所述氧化锌材料包括氧化铟镓锌IGZO、氧化锌锡ZTO和氧化锌铟ZIO中的至少一种。
22.根据权利要求11所述的方法，其中形成所述氧化物半导体层包括以下步骤：
通过利用旋涂设备、条缝涂覆设备、喷射印刷设备和喷雾涂覆设备中的一种涂覆包括氧化物半导体材料和第三溶剂的第三溶液，在所述栅绝缘层上形成氧化物半导体材料层；
通过将具有所述氧化物半导体材料层的所述基板置于处于240℃到300℃的范围内的温度的第三干燥设备中，从所述氧化物半导体材料层中去除所述第三溶剂；以及
通过将具有所述氧化物半导体材料层的所述基板置于处于300℃到350℃的范围内的温度的第二硬化设备中5分钟到120分钟，从所述氧化物半导体材料层中去除所述第三溶剂。
CN201210526067.XA 2011-12-08 2012-12-07 包括薄膜晶体管的阵列基板及其制造方法 Active CN103165598B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/315,049 US8710497B2 (en) 2011-12-08 2011-12-08 Array substrate including thin film transistor and method of fabricating the same
US13/315,049 2011-12-08

Publications (2)

Publication Number Publication Date
CN103165598A CN103165598A (zh) 2013-06-19
CN103165598B true CN103165598B (zh) 2016-04-20

Family

ID=48571148

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210526067.XA Active CN103165598B (zh) 2011-12-08 2012-12-07 包括薄膜晶体管的阵列基板及其制造方法

Country Status (3)

Country Link
US (1) US8710497B2 (zh)
KR (1) KR101592328B1 (zh)
CN (1) CN103165598B (zh)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011043206A1 (en) * 2009-10-09 2011-04-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN103299429B (zh) * 2010-12-27 2016-08-10 夏普株式会社 有源矩阵基板及其制造方法以及显示面板
KR20130133289A (ko) * 2012-01-20 2013-12-06 파나소닉 주식회사 박막 트랜지스터
US9166054B2 (en) * 2012-04-13 2015-10-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
CN103094354B (zh) * 2013-01-28 2015-08-12 合肥京东方光电科技有限公司 阵列基板及其制造方法、显示装置
CN103474355A (zh) * 2013-09-16 2013-12-25 上海大学 一种薄膜晶体管的制造方法
KR102091400B1 (ko) * 2013-09-24 2020-03-20 엘지디스플레이 주식회사 금속배선 형성 방법 및 이를 적용한 어레이 기판 및 이의 제조방법
JP6235702B2 (ja) * 2014-05-01 2017-11-22 ルネサスエレクトロニクス株式会社 半導体装置
KR102291463B1 (ko) * 2015-01-22 2021-08-19 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
TWI561894B (en) * 2015-05-29 2016-12-11 Hon Hai Prec Ind Co Ltd Manufacturing method of making electronic connection structure, tft substrate, and insulation layer
WO2017018416A1 (ja) * 2015-07-27 2017-02-02 シャープ株式会社 半導体装置およびその製造方法
CN105226015B (zh) * 2015-09-28 2018-03-13 深圳市华星光电技术有限公司 一种tft阵列基板及其制作方法
KR102494732B1 (ko) * 2015-10-16 2023-02-01 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
TWI694521B (zh) 2019-03-22 2020-05-21 友達光電股份有限公司 半導體結構及其製作方法
US11327398B2 (en) 2019-04-30 2022-05-10 Samsung Electronics Co., Ltd. Photoresist compositions and methods for fabricating semiconductor devices using the same
CN111785656B (zh) * 2020-07-28 2023-08-15 哈尔滨工业大学 电子器件氧化层中固定负电荷陷阱的检测方法
WO2023189487A1 (ja) * 2022-03-30 2023-10-05 株式会社ジャパンディスプレイ 半導体装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6325974A (ja) * 1986-07-18 1988-02-03 Hitachi Ltd 半導体装置
CN101826557A (zh) * 2009-03-04 2010-09-08 索尼公司 薄膜晶体管及其制造方法、以及显示装置
CN102270644A (zh) * 2010-06-04 2011-12-07 三星电子株式会社 薄膜晶体管显示面板及其制造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7773365B2 (en) * 2004-04-30 2010-08-10 Hewlett-Packard Development Company, L.P. Dielectric material
JP2010056541A (ja) * 2008-07-31 2010-03-11 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
KR101681483B1 (ko) * 2008-09-12 2016-12-02 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조 방법
KR20110093113A (ko) * 2010-02-11 2011-08-18 삼성전자주식회사 박막 트랜지스터 기판 및 이의 제조 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6325974A (ja) * 1986-07-18 1988-02-03 Hitachi Ltd 半導体装置
CN101826557A (zh) * 2009-03-04 2010-09-08 索尼公司 薄膜晶体管及其制造方法、以及显示装置
CN102270644A (zh) * 2010-06-04 2011-12-07 三星电子株式会社 薄膜晶体管显示面板及其制造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Tunable dielectric thinfilms by aqueous, inorganic solution-based processing;Matti Alemayehua,John Evan Davis,et.al;《Solid State Sciences》;20110923;第13卷;第2037-2040页 *

Also Published As

Publication number Publication date
KR20130066513A (ko) 2013-06-20
US8710497B2 (en) 2014-04-29
KR101592328B1 (ko) 2016-02-05
CN103165598A (zh) 2013-06-19
US20130146862A1 (en) 2013-06-13

Similar Documents

Publication Publication Date Title
CN103165598B (zh) 包括薄膜晶体管的阵列基板及其制造方法
JP5775253B2 (ja) 薄膜トランジスタ基板とその製造方法
CN101814455B (zh) 制造阵列基板的方法
CN1976084B (zh) 有机半导体薄膜晶体管及其制造方法
CN102263111B (zh) 阵列基板及制造该阵列基板的方法
JP6821982B2 (ja) 薄膜トランジスタ、表示装置及び薄膜トランジスタの製造方法
US10205027B2 (en) Coplanar double gate electrode oxide thin film transistor and manufacture method thereof
CN103730346B (zh) 一种薄膜晶体管及其制备方法、阵列基板、显示装置
CN108288621A (zh) 阵列基板的制造方法、阵列基板及显示面板
US10622483B2 (en) Thin film transistor, array substrate and display device
US20100289023A1 (en) Array substrate for dislay device and method of fabricating the same
US9842915B2 (en) Array substrate for liquid crystal display device and method of manufacturing the same
KR102281848B1 (ko) 박막 트랜지스터 제조 방법과 박막 트랜지스터
KR20100056649A (ko) 어레이 기판 및 이의 제조방법
CN104681623A (zh) 氧化物薄膜晶体管及包括氧化物薄膜晶体管的阵列基板
CN103872060A (zh) 阵列基板及其制造方法
CN104638017A (zh) 薄膜晶体管、像素结构及其制作方法、阵列基板、显示装置
CN108352411A (zh) 薄膜晶体管基板及其制造方法
KR101736260B1 (ko) 전계 효과형 트랜지스터의 제조 방법, 전계 효과형 트랜지스터, 및 표시 장치의 제조 방법
CN106356378B (zh) 阵列基板及其制作方法
CN105633136A (zh) 一种薄膜晶体管、其驱动方法、阵列基板及显示装置
US20200075767A1 (en) Oxide semiconductor transistor having dual gate structure and method of fabricating the same
US10134765B2 (en) Oxide semiconductor TFT array substrate and method for manufacturing the same
CN103383924B (zh) 阵列基板及其制造方法
CN105097553A (zh) 一种用于软性显示器的薄膜晶体管的制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant