KR102199696B1 - 어레이 기판 및 이의 제조방법 - Google Patents
어레이 기판 및 이의 제조방법 Download PDFInfo
- Publication number
- KR102199696B1 KR102199696B1 KR1020130143736A KR20130143736A KR102199696B1 KR 102199696 B1 KR102199696 B1 KR 102199696B1 KR 1020130143736 A KR1020130143736 A KR 1020130143736A KR 20130143736 A KR20130143736 A KR 20130143736A KR 102199696 B1 KR102199696 B1 KR 102199696B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- oxide semiconductor
- electrode
- array substrate
- semiconductor layer
- Prior art date
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 102
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 29
- 239000010410 layer Substances 0.000 claims abstract description 313
- 239000004065 semiconductor Substances 0.000 claims abstract description 108
- 239000001257 hydrogen Substances 0.000 claims abstract description 92
- 229910052739 hydrogen Inorganic materials 0.000 claims abstract description 92
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims abstract description 90
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims abstract description 87
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 claims abstract description 87
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Substances [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 claims abstract description 87
- 239000010409 thin film Substances 0.000 claims abstract description 75
- 239000010408 film Substances 0.000 claims abstract description 51
- 239000011241 protective layer Substances 0.000 claims abstract description 40
- 229910052759 nickel Inorganic materials 0.000 claims abstract description 29
- 229910052763 palladium Inorganic materials 0.000 claims abstract description 29
- 229910052697 platinum Inorganic materials 0.000 claims abstract description 29
- 239000002245 particle Substances 0.000 claims abstract description 23
- 239000011810 insulating material Substances 0.000 claims abstract description 22
- 238000002161 passivation Methods 0.000 claims abstract description 6
- 238000000034 method Methods 0.000 claims description 36
- 239000000463 material Substances 0.000 claims description 16
- 239000011229 interlayer Substances 0.000 claims description 12
- 238000000151 deposition Methods 0.000 claims description 9
- 229910001009 interstitial alloy Inorganic materials 0.000 claims description 7
- 238000010521 absorption reaction Methods 0.000 claims description 4
- 230000015572 biosynthetic process Effects 0.000 claims description 4
- 239000007769 metal material Substances 0.000 description 11
- 230000006866 deterioration Effects 0.000 description 9
- 239000004973 liquid crystal related substance Substances 0.000 description 9
- 229910052751 metal Inorganic materials 0.000 description 7
- 239000002184 metal Substances 0.000 description 7
- 229910052581 Si3N4 Inorganic materials 0.000 description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 6
- 239000002356 single layer Substances 0.000 description 6
- 229910004205 SiNX Inorganic materials 0.000 description 5
- 229910004298 SiO 2 Inorganic materials 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 230000035515 penetration Effects 0.000 description 5
- 229910052814 silicon oxide Inorganic materials 0.000 description 5
- 238000004544 sputter deposition Methods 0.000 description 5
- 229910000838 Al alloy Inorganic materials 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- 239000010931 gold Substances 0.000 description 4
- 238000002347 injection Methods 0.000 description 4
- 239000007924 injection Substances 0.000 description 4
- 239000011777 magnesium Substances 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 3
- 239000004020 conductor Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 229910052750 molybdenum Inorganic materials 0.000 description 3
- 239000011733 molybdenum Substances 0.000 description 3
- 238000000059 patterning Methods 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 229910000881 Cu alloy Inorganic materials 0.000 description 2
- FYYHWMGAXLPEAU-UHFFFAOYSA-N Magnesium Chemical compound [Mg] FYYHWMGAXLPEAU-UHFFFAOYSA-N 0.000 description 2
- 229910016027 MoTi Inorganic materials 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 150000002431 hydrogen Chemical class 0.000 description 2
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 2
- 229910052749 magnesium Inorganic materials 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000003086 colorant Substances 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005401 electroluminescence Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 229920002457 flexible plastic Polymers 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000005525 hole transport Effects 0.000 description 1
- 230000002102 hyperpolarization Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 238000007641 inkjet printing Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- KYKLWYKWCAYAJY-UHFFFAOYSA-N oxotin;zinc Chemical compound [Zn].[Sn]=O KYKLWYKWCAYAJY-UHFFFAOYSA-N 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- 238000002207 thermal evaporation Methods 0.000 description 1
- 238000004148 unit process Methods 0.000 description 1
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 1
- 239000011787 zinc oxide Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
- H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K50/00—Organic light-emitting devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K50/00—Organic light-emitting devices
- H10K50/80—Constructional details
- H10K50/84—Passivation; Containers; Encapsulations
- H10K50/844—Encapsulations
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K50/00—Organic light-emitting devices
- H10K50/80—Constructional details
- H10K50/84—Passivation; Containers; Encapsulations
- H10K50/846—Passivation; Containers; Encapsulations comprising getter material or desiccants
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/1201—Manufacture or treatment
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
- H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
Abstract
본 발명은, 다수의 화소영역이 정의된 기판과; 상기 기판 상의 각 화소영역에 형성되며, 게이트 전극과 산화물 반도체층과 서로 이격하는 소스 및 드레인 전극을 포함하는 구성을 가지며, 상기 게이트 전극과 상기 산화물 반도체층 사이, 상기 산화물 반도체층과 상기 소스 및 드레인 전극 사이에는 각각 무기절연물질로 이루어진 절연막이 형성된 박막트랜지스터와; 상기 박막트랜지스터 위로 상기 드레인 전극을 노출시키는 드레인 콘택홀을 갖는 보호층과; 상기 각 화소영역에 상기 보호층 위로 상기 박막트랜지스터의 드레인 전극과 상기 드레인 콘택홀을 통해 접촉하며 형성된 제 1 전극을 포함하며, 상기 절연막 중 적어도 하나의 절연막 또는 상기 보호층에 있어 이의 하면 또는 상면 중 적어도 하나의 면에 대해서는 니켈(Ni), 팔라듐(Pd), Pt(백금) 중 어느 하나의 물질로 이루어진 입자가 불연속적으로 배열된 형태의 제 1 수소 흡수층이 형성된 것을 특징으로 하는 어레이 기판 및 이의 제조방법을 제공한다.
Description
본 발명은 어레이 기판에 관한 것이며, 특히 소자 특성 안정성이 우수한 산화물 반도체층을 포함하는 박막트랜지스터가 구비되며, 상기 산화물 반도체층으로의 수소 유입을 억제하여 상기 산화물 반도체층의 열화를 억제할 수 있는 어레이 기판 및 이의 제조방법에 관한 것이다.
근래에 들어 사회가 본격적인 정보화 시대로 접어듦에 따라 대량의 정보를 처리 및 표시하는 디스플레이(display) 분야가 급속도로 발전해 왔고, 이에 부응하여 여러 가지 다양한 평판표시장치가 개발되어 각광받고 있다.
이 같은 평판표시장치의 구체적인 예로는 액정표시장치(Liquid Crystal Display device : LCD), 플라즈마표시장치(Plasma Display Panel device : PDP), 전계방출표시장치(Field Emission Display device : FED), 전기발광표시장치(Electroluminescence Display device : ELD) 등을 들 수 있는데, 이들 평판표시장치는 박형화, 경량화, 저소비전력화의 우수한 성능을 보여 기존의 브라운관(Cathode Ray Tube : CRT)을 빠르게 대체하고 있다.
이중 특히 액정표시장치는 콘트라스트 비(contrast ratio)가 크고 동화상 표시에 적합하며 소비전력이 적다는 특징을 보여 노트북, 모니터, TV 등의 다양한 분야에서 활용되고 있는데, 이의 화상구현원리는 액정의 광학적 이방성과 분극성질을 이용하는 것으로, 액정은 분자구조가 가늘고 길며 배열에 방향성을 갖는 광학적 이방성과, 전기장 내에 놓일 경우 그 크기에 따라 분자배열 방향이 변화되는 분극성질을 띤다.
또한, 유기전계 발광소자는 높은 휘도와 낮은 동작 전압 특성을 가지며, 스스로 빛을 내는 자체발광형이기 때문에 명암대비(contrast ratio)가 크고, 초박형 디스플레이의 구현이 가능하며, 응답시간이 수 마이크로초(㎲) 정도로 동화상 구현이 쉽고, 시야각의 제한이 없으며 저온에서도 안정적이고, 직류 5 내지 15V의 낮은 전압으로 구동하므로 구동회로의 제작 및 설계가 용이하므로 최근 평판표시장치로서 주목 받고 있다.
이러한 액정표시장치와 유기전계 발광소자에 있어서 공통적으로 화소영역 각각을 온(on)/오프(off) 제거하기 위해서 필수적으로 박막트랜지스터를 구비한 어레이 기판이 구성되고 있다.
이러한 구성을 갖는 어레이 기판을 살펴보면 서로 교차하여 다수의 화소영역을 정의하는 게이트 및 데이터 배선이 구비되고 있으며, 각 화소영역에는 각 화소영역을 온/오프 시키기 위한 스위칭의 역할 또는 각 화소영역을 구동하여 화상을 표시하기 위한 구동의 역할을 하는 박막트랜지스터가 적어도 하나 또는 2개 이상 다수 개 구비되고 있다.
특히 유기전계 발광소자용으로 이용되는 어레이 기판의 경우 각 화소영역에는 적어도 2개의 박막트랜지스터가 구비되고 있다.
한편, 이렇게 어레이 기판의 각 화소영역에 구비되는 박막트랜지스터는 이의 일 구성요소인 반도체층을 이루는 구성 물질에 따라 다양한 구조를 이루고 있다.
즉, 상기 반도체층은 비정질 실리콘, 산화물 반도체 물질, 폴리실리콘 중 어느 하나로 이루어질 수 있으며, 상기 어레이 기판에는 이러한 반도체층을 이루는 물질에 따라 탑 게이트 또는 보텀 게이트 구조를 갖는 박막트랜지스터가 형성되고 있다.
이러한 다양한 반도체 물질로 이루어진 반도체층을 구비한 박막트랜지스터 중 근래 들어서는 산화물 반도체 물질로 이루어진 산화물 반도체층이 구비된 박막트랜지스터를 포함하는 어레이 기판에 관심이 모아지고 있다.
산화물 반도체층을 포함하는 박막트랜지스터의 경우, 비정질 실리콘을 반도체층으로 하는 박막트랜지스터 대비 캐리어의 전도도 특성이 우수하며, 불순물의 도핑 등을 필수 공정으로 필요로 됨으로서 제조 공정이 상대적으로 복잡한 폴리실리콘을 반도체층을 구비한 박막트랜지스터 대비 제조 공정이 단순하기 때문이다.
하지만, 전술한 산화물 반도체층을 구비한 박막트랜지스터를 포함하는 어레이 기판에는 상기 산화물 반도체층의 하부 및 상부로 유기 및 무기절연 물질로 이루어진 다수의 절연막 예를들면 게이트 절연막, 에치스토퍼, 보호층이 구비되고 있으며, 더욱이 유기전계 발광소자용 어레이 기판을 이루는 경우, 평탄화막과 뱅크 등이 더욱 구비되고 있다.
그리고 이러한 다양한 절연막 중 특히 질화실리콘 재질로 이루어진 절연막에는 수소를 다량 포함하고 있으며, 이러한 절연막 내에 포함된 수소가 상기 산화물 반도체층으로 유입됨으로서 상기 산화물 반도체층을 열화시켜 수명을 저감시키며, 산화물 반도체층 자체를 도체화함으로서 반도체층으로서의 역할 수행력을 저감시킴으로서 이러한 산화물 반도체층을 구비한 박막트랜지스터의 특성을 저하시키는 동시에 시간이 지남에 따라 박막트랜지스터의 전류-전압 특성을 네가티브 방향으로 쉬프트 시키는 문제가 발생되고 있는 실정이다.
이렇게 산화물 반도체층을 구비한 박막트랜지스터가 네가티브 방향으로 쉬프트 되면 특히 이러한 박막트랜지스터를 구동 소자로 이용하는 유기전계 발광소자는 표시장치 내의 위치별 발광 휘도 특성이 변경됨으로서 휘도 불균일에 의한 표시품질 또한 저감되고 있다.
본 발명은 전술한 문제를 해결하기 위한 것으로, 주위의 절연막으로부터 산화물 반도체층으로 수소 유입을 억제함으로서 산화물 반도체층 자체의 열화를 억제하며 동시에 박막트랜지스터의 특성 저하 및 네가티브 방향으로 쉬프트 되는 현상을 방지할 수 있는 어레이 기판 및 이의 제조방법을 제공하는 것을 그 목적으로 한다.
상기 목적을 달성하기 위한 본 발명의 일 실시예에 따른 어레이 기판은, 다수의 화소영역이 정의된 기판과; 상기 기판 상의 각 화소영역에 형성되며, 게이트 전극과 산화물 반도체층과 서로 이격하는 소스 및 드레인 전극을 포함하는 구성을 가지며, 상기 게이트 전극과 상기 산화물 반도체층 사이, 상기 산화물 반도체층과 상기 소스 및 드레인 전극 사이에는 각각 무기절연물질로 이루어진 절연막이 형성된 박막트랜지스터와; 상기 박막트랜지스터 위로 상기 드레인 전극을 노출시키는 드레인 콘택홀을 갖는 보호층과; 상기 각 화소영역에 상기 보호층 위로 상기 박막트랜지스터의 드레인 전극과 상기 드레인 콘택홀을 통해 접촉하며 형성된 제 1 전극을 포함하며, 상기 절연막 중 적어도 하나의 절연막 또는 상기 보호층에 있어 이의 하면 또는 상면 중 적어도 하나의 면에 대해서는 니켈(Ni), 팔라듐(Pd), Pt(백금) 중 어느 하나의 물질로 이루어진 입자가 불연속적으로 배열된 형태의 제 1 수소 흡수층이 형성된 것이 특징이다.
이때, 상기 제 1 수소 흡수층은 상기 절연막으로부터 나오는 수소를 흡수 저장하여 침입형화합물을 이루며, 상기 침입형화합물은 도전특성이 약화되며 절연특성을 갖는 것이 특징이다.
또한, 상기 박막트랜지스터는, 상기 게이트 전극과, 게이트 절연막과, 상기 산화물 반도체층과, 에치스토퍼와, 서로 이격하는 상기 소스 및 드레인 전극의 적층 구성을 이루며, 상기 게이트 절연막과 에치스토퍼가 상기 절연막을 이루는 것이 특징이며, 이때, 상기 에치스토퍼는 상기 산화물 반도체층 상의 중앙부에 아일랜드 형태로 형성되거나, 또는 상기 기판 전면에 형성되며 상기 산화물 반도체층의 양끝단 표면을 노출시키는 반도체층 콘택홀이 구비된 것이 특징이다.
또한, 상기 박막트랜지스터는, 상기 산화물 반도체층과, 게이트 절연막과, 상기 게이트 전극과, 층간절연막과, 서로 이격하는 상기 소스 및 드레인 전극의 적층 구성을 이루며, 상기 게이트 절연막과 층간절연막이 상기 절연막을 이루는 것이 특징이며, 이때, 상기 기판과 상기 산화물 반도체층 사이에는 무기절연물질로 이루어진 버퍼층이 더욱 구비된 것이 특징이다.
그리고 상기 버퍼층의 하면 또는 상면 중 적어도 하나의 면에는 니켈(Ni), 팔라듐(Pd), Pt(백금) 중 어느 하나의 물질로 이루어진 입자가 불연속적으로 배열된 형태의 제 2 수소 흡수층이 형성된 것이 특징이다.
또한, 상기 제 1 전극 위로 상기 제 1 전극의 가장자리와 중첩하며 상기 각 화소영역의 경계에 형성된 뱅크와; 상기 제 1 전극 위로 형성된 유기 발광층과; 상기 유기 발광층 위로 형성된 제 2 전극을 포함한다.
이때, 상기 보호층 위로 평탄화층이 더 구비되며, 상기 드레인 콘택홀은 상기 평탄화층 및 보호층에 구비되며, 상기 제 1 전극은 상기 평탄화층 상에 형성되는 것이 특징이며, 상기 보호층과 상기 평탄화층 사이에 컬러필터층이 더욱 구비될 수 있다.
본 발명의 일 실시예에 따른 어레이 기판의 제조 방법은, 다수의 화소영역이 정의된 기판 상의 각 화소영역에 게이트 전극과 산화물 반도체층과 서로 이격하는 소스 및 드레인 전극을 포함하는 구성을 가지며, 상기 게이트 전극과 상기 산화물 반도체층 사이, 상기 산화물 반도체층과 상기 소스 및 드레인 전극 사이에는 각각 무기절연물질로 이루어진 절연막이 구비된 박막트랜지스터를 형성하는 단계와; 상기 박막트랜지스터 위로 상기 드레인 전극을 노출시키는 드레인 콘택홀을 갖는 보호층을 형성하는 단계와; 상기 각 화소영역에 상기 보호층 위로 상기 박막트랜지스터의 드레인 전극과 상기 드레인 콘택홀을 통해 접촉하는 제 1 전극을 형성하는 단계를 포함하며, 상기 절연막 중 적어도 하나의 절연막 또는 상기 보호층에 있어 이의 하면 또는 상면 중 적어도 하나의 면에 대해서 니켈(Ni), 팔라듐(Pd), Pt(백금) 중 어느 하나의 물질로 이루어진 불연속된 입자가 배열된 형태의 제 1 수소 흡수층을 형성하는 것을 특징으로 한다.
이때, 상기 절연막 중 적어도 하나의 절연막 또는 상기 보호층에 있어 이의 하면 또는 상면 중 적어도 하나의 면에 대해서 니켈(Ni), 팔라듐(Pd), Pt(백금) 중 어느 하나의 물질로 이루어진 입자가 불연속적으로 배열된 형태의 제 1 수소 흡수층을 형성하는 것은, 상기 하나의 절연막을 형성하기 전 또는 후에 상기 기판을 스퍼터 장치를 이용하여 니켈(Ni), 팔라듐(Pd), Pt(백금) 중 어느 하나의 물질로 이루어진 입자가 불연속적으로 배열되도록 0.1 내지 5Å의 두께를 갖도록 증착시키는 것이 특징이다.
또한, 상기 박막트랜지스터는, 상기 기판으로부터 순차적으로 상기 게이트 전극과, 게이트 절연막과, 상기 산화물 반도체층과, 에치스토퍼와, 서로 이격하는 상기 소스 및 드레인 전극의 적층 구성을 이루도록 형성하며, 상기 게이트 절연막과 에치스토퍼가 상기 절연막을 이루는 것이 특징이다.
또한, 상기 박막트랜지스터는, 상기 기판으로부터 순차적으로 상기 산화물 반도체층과, 게이트 절연막과, 상기 게이트 전극과, 층간절연막과, 서로 이격하는 상기 소스 및 드레인 전극의 적층 구성을 이루도록 형성하며, 상기 게이트 절연막과 층간절연막이 상기 절연막을 이루는 것이 특징이며, 이때, 상기 기판과 상기 산화물 반도체층 사이에 상기 산화물 반도체층을 형성하기 전에 무기절연물질로 이루어진 버퍼층을 형성하는 단계를 진행하며, 나아가 상기 버퍼층의 하면 또는 상면 중 적어도 하나의 면에 니켈(Ni), 팔라듐(Pd), Pt(백금) 중 어느 하나의 물질로 이루어진 입자가 불연속적으로 배열된 형태의 제 2 수소 흡수층을 형성하는 단계를 포함하는 것이 특징이다.
그리고 상기 제 1 전극 위로 상기 제 1 전극의 가장자리와 중첩하며 상기 각 화소영역의 경계에 뱅크를 형성하는 단계와; 상기 제 1 전극 위로 유기 발광층을 형성하는 단계와; 상기 유기 발광층 위로 제 2 전극을 형성하는 단계를 포함할 수 있으며, 상기 보호층 위로 평탄화층을 형성하는 단계를 더 포함하며, 상기 드레인 콘택홀은 상기 평탄화층 및 보호층에 구비되도록 하며, 상기 제 1 전극은 상기 평탄화층 상에 형성되도록 하는 것이 특징이다.
이때, 상기 보호층과 상기 평탄화층 사이에 컬러필터층을 형성하는 단계를 더 포함할 수 있다.
본 발명의 실시예에 따른 어레이 기판은, 특히 내부에 수소를 포함하는 무기절연물질인 산화실리콘(SiO2) 또는 질화실리콘(SiNx)으로 이루어진 절연막에 있어 그 하부 또는(및) 상부에 친 수소화 성향이 강한 금속물질인 니켈(Ni), 팔라듐(Pd), 백금(Pt) 중 어느 하나로 이루어지며 그 두께가 매우 작아 불연속적인 입자 형태를 갖는 수소 흡수층을 형성함에 의해 상기 절연막으로부터 생성된 수소가 상기 산화물 반도체층으로 침투하는 것을 억제함으로서 산화물 반도체층으로의 수소 유입에 의한 산화물 반도체층의 도체화 및 열화를 억제하는 효과가 있다.
또한, 본 발명의 실시예에 따른 어레이 기판은 나아가 산화물 반도체층을 포함하는 박막트랜지스터 자체의 특성 저하를 억제하는 동시에 상기 박막트랜지스터의 전류 전압 특성이 네가티브 방향으로 쉬프트되는 현상을 억제함으로서 휘도 불균일 현상에 기인한 표시품질 저하를 방지하는 효과가 있다.
도 1a 내지 도 1m은 본 발명의 실시예에 따른 산화물 반도체층이 구비된 어레이 기판의 박막트랜지스터를 포함하는 하나의 화소영역에 대한 제조 단계별 공정 단면도.
도 2는 본 발명의 실시예에 따라 제조된 어레이 기판에 있어 수소 흡수층이 형성될 수 있는 부분을 모두 나타낸 도면.
도 3은 본 발명의 또 다른 실시예에 따른 어레이 기판의 하나의 화소영역에 대한 단면도로서, 코플라나 타입의 박막트랜지스터를 구비한 어레이 기판에 있어 수소 흡수층이 형성된 것을 도시한 도면.
도 2는 본 발명의 실시예에 따라 제조된 어레이 기판에 있어 수소 흡수층이 형성될 수 있는 부분을 모두 나타낸 도면.
도 3은 본 발명의 또 다른 실시예에 따른 어레이 기판의 하나의 화소영역에 대한 단면도로서, 코플라나 타입의 박막트랜지스터를 구비한 어레이 기판에 있어 수소 흡수층이 형성된 것을 도시한 도면.
이하, 본 발명에 따른 바람직한 실시예를 도면을 참조하여 설명한다.
도 1a 내지 1m은 본 발명의 실시예에 따른 어레이 기판의 하나의 화소영역에 대한 제조 단계별 공정 단면도로서, 유기전계 발광소자용 어레이 기판의 하나의 화소영역에 대한 제조 단계별 공정 단면을 일례로 나타내었으며, 설명의 편의를 위해 하나의 화소영역(P) 내에 박막트랜지스터(Tr)가 형성되는 영역을 소자영역(DA)이라 정의하였다.
우선, 도 1a에 도시한 바와같이, 투명한 절연재질의 기판(110) 예를들면 유리기판 또는 플렉서블한 플라스틱 기판 상에 저저항 금속물질 예를들면 구리(Cu), 구리 합금(AlNd), 알루미늄(Al), 알루미늄 합금(AlNd), 몰리브덴(Mo) 및 몰리티타늄(MoTi) 중 선택된 하나 또는 둘 이상의 물질을 증착함으로써 단일층 또는 이중층 이상 다중층 구조를 갖는 제 1 금속층(미도시)을 형성한다.
이후, 상기 제 1 금속층(미도시) 이에 대해 포토레지스트의 도포, 노광 마스크를 이용한 노광, 노광된 포토레지스트의 현상, 현상 후 남게 된 포토레지스트를 이용한 상기 제 1 금속층의 식각 및 포토레지스트의 스트립(strip) 등의 단위 공정을 포함하는 마스크 공정을 진행하여 상기 제 1 금속층(미도시)을 패터닝함으로서 일 방향으로 연장하는 게이트 배선(미도시)을 형성하고, 동시에 상기 소자영역(DA)에 게이트 전극(115)을 형성한다.
다음, 도 1b에 도시한 바와같이, 상기 게이트 배선(미도시)과 게이트 전극(115)이 형성된 상기 기판(110)을 화학기상증착 장치(이하 CVD 장치라 칭함)의 챔버(193) 내부에 위치시키고, 반응가스 예를들면 SiH4과 N2O를 각각 일정 유량비를 갖도록 공급하거나, 또는 SiH4 및 NH3을 각각 일정 유량비를 갖도록 공급하는 동시에 플라즈마를 형성함으로서 화학기상증착을 통해 산화실리콘(SiO2) 또는 질화실리콘(SiNx)으로 이루어진 게이트 절연막(118)을 상기 기판(110) 전면에 형성한다.
다음, 도 1c에 도시한 바와같이, 산화실리콘(SiO2) 또는 질화실리콘(SiNx) 재질로 이루어진 상기 게이트 절연막(118) 위로 니켈(Ni), 팔라듐(Pd), 백금(Pt) 중 어느 하나를 소량 증착함으로서 0.1Å 내지 3Å 정도의 두께를 갖는 제 1 수소 흡수층(120)을 형성한다.
이러한 제 1 수소 흡수층(120)의 형성은 스퍼터 장치(195)를 이용한 스퍼터링(sputtering)을 통해 형성되는데, 금속물질의 스퍼터링 진행 시 3Å 정도의 두께는 실질적으로 스퍼터링을 통해 형성될 수 있는 최소 수준으로 육안으로는 거의 확인이 불가능하며, 금속물질 분석기 등을 통해서 상기 니켈(Ni), 팔라듐(Pd), Pt(백금) 중 어느 하나의 물질이 검출되는 수준이 되는 것이 특징이다.
따라서, 상기 제 1 수소 흡수층(120)은 실질적으로 0.1Å 내지 3Å 정도의 고른 두께를 갖는 층을 이루는 것이 아니라, 상기 니켈(Ni), 팔라듐(Pd), 백금(Pt) 중 어느 하나의 금속이 입자 단위로 증착된 형태를 이루는 것이 특징이며, 상기 제 1 수소 흡수층(120)은 비록 금속물질인 니켈(Ni), 팔라듐(Pd), Pt(백금) 중 어느 하나로 이루어지지만 상기 금속물질이 입자(121) 상태로 존재하는 층이 되므로, 상기 제 1 수소 흡수층(120)은 도전 특성이 거의 발현되지 않는다.
일례로 상기 제 1 수소 흡수층(120)의 어느 두 포인트에 대해 전압을 인가하거나, 또는 전류를 소량 방출시킨다 하더라도 입자(121)가 불연속적으로 형성된 상태가 되므로 상기 두 포인트 사이에는 전류가 흐르지 않는다.
한편, 전술한 바와같에 상기 게이트 절연막(118)에 대해 니켈(Ni), 팔라듐(Pd), 백금(Pt) 중 어느 하나로서 입자(121)가 불연속적으로 배열되도록 증착된 상태의 상기 제 1 수소 흡수층(120)이 형성되면, 상기 제 1 수소 흡수층(120)이 주위의 절연막 예를들면 상기 게이트 절연막(118)으로부터 나오는 수소를 흡수하는 역할을 하여 이후 형성되는 산화물 반도체층(123)으로의 수소 침투를 억제하는 역할을 한다.
한편, 상기 제 1 수소 흡수층(120)을 이루는 니켈(Ni), 팔라듐(Pd), 백금(Pt)은 모두 수소를 끌어들이는 친수소화 성향을 가지며, 이들 금속물질은 각각 실온에서 그 용적의 수십 내지 수 백배 즉, 10 내지 900배의 수소를 흡수 저장할 수 있으며, 이렇게 수소를 끌여들여 저장함으로서 침입형화합물을 이루는 것이 특징이다.
니켈(Ni), 팔라듐(Pd), 백금(Pt)이 수소를 흡수하여 침입형화합물을 이루게 되면, 그 도전 특성을 저하시켜, 나아가 도전 특성 자체가 거의 소멸되도록 하여 절연특성을 이루게 되는 것이 특징이다.
따라서 상기 제 1 수소 흡수층(120)은 불연속적인 입자(121) 단위로 상기 니켈(Ni), 팔라듐(Pd), 백금(Pt) 중 어느 하나로서 증착되어 형성됨으로서 그 자체로서도 도전특성이 거의 없지만, 상기 게이트 절연막(118)으로부터 방출되는 수소를 흡수하게 되면 침입형화합물로 변화됨으로서 절연특성이 부여됨으로서 더욱더 도전특성이 발현되지 않는다.
한편, 본 발명의 실시예에 따른 어레이 기판(110)의 제조 방법에 있어서는 상기 게이트 절연막(118) 상부에 대해서 상기 제 1 수소 흡수층(120)을 형성하는 것을 일례로 나타내었지만, 상기 게이트 절연막(118)을 형성하기 전 즉, 상기 게이트 전극(115)과 게이트 배선(미도시)이 형성된 상태에서 상기 기판(110) 전면에 상기 제 1 수소 흡수층(120)을 형성할 수도 있으며, 또는 상기 제 1 금속층(미도시)이 형성된 상태에서 상기 제 1 수소 흡수층(120)을 형성한 후 패터닝함으로서 상기 게이트 전극(115)과 게이트 배선(미도시) 표면에 대해서만 선택적으로 형성할 수도 있다.
나아가 상기 제 1 수소 흡수층(120)은 상기 게이트 절연막(118)의 하부 및 상부 모두에 형성할 수도 있다.
본 발명의 실시예에 따른 어레이 기판(110)의 제조 방법에 있어서 가장 특징적인 것은, 수소를 그 내부에 포함하는 무기절연물질로 이루어진 절연막 예를들면 게이트 절연막(118), 에치스토퍼(128), 보호층(140) 등을 형성하기 전 또는(및) 형성 한 후에 이의 하부 또는 이의 상부에 전술한 바와같은 수소를 끌어들이는 친 수소화 경향을 갖는 니켈(Ni), 팔라듐(Pd), 백금(Pt) 중 어느 하나를 입자(121)가 불연속적으로 증착된 수준의 두께를 갖도록 수소 흡수층(120, 도 1m의 125, 미도시)을 형성하는 것이다.
이러한 니켈(Ni), 팔라듐(Pd), 백금(Pt) 중 어느 하나의 물질로 이루어진 수소 흡수층(120, 도 1m의 125, 미도시)을 특히 산화물 반도체층(123)을 기준으로 이의 주변에 형성함으로서 주변에서 발생되는 수소를 흡수하여 상기 산화물 반도체층(123)으로의 수소 침투를 억제하도록 하는 것이 특징이다.
산화물 반도체층(123)을 포함하는 박막트랜지스터(Tr)는 그 내부의 산소 베이컨시(Oxygen Vacancy)의 양에 따라 캐리어의 농도가 변화를 하게 되고, 이에 의해 박막트랜지스터(Tr) 자차의 특성이 변동을 하게 된다.
그리고 상기 산화물 반도체층(123)을 포함하는 박막트랜지스터(Tr)는 상기 산화물 반도체층(123)이 어레이 기판(110)의 제조 공정 중 또는 공정 후에 유입되는 수소와 만나게 되면 도체화 특성이 상승되어 도체화 특성을 가지게 됨으로서 반도체 특성이 억제되어 이를 포함하는 박막트랜지스터(Tr)의 고유 특성 즉, 스위칭 또는 구동 특성이 원활하게 이루어지지 않는다.
그리고 상기 산화물 반도체층(123)의 내부로 수소가 유입됨에 의해 이를 포함하는 박막트랜지스터(Tr)는 그 전압 전류 특성치가 네가티브 방향(박막트랜지스터의 전류 전압 그래프에서 좌측 방향)으로 쉬프트하게 되며 이에 의해서 휘도 불량이 발생하게 된다.
하지만, 본 발명의 실시예에 따른 어레이 기판(110)은, 상기 게이트 절연막(118)을 형성 후에 친 수소화 성향이 강한 금속물질인 니켈(Ni), 팔라듐(Pd), 백금(Pt) 중 어느 하나로 이루어지며 그 두께가 매우 작아 불연속적인 입자(121) 형태를 갖는 제 1 수소 흡수층(120)을 형성함에 의해 수소의 산화물 반도체층(123)으로의 침투를 억제함으로서 전술한 바와같이 산화물 반도체층(123)으로의 수소 유입에 의한 문제를 원천적으로 억제할 수 있는 것이다.
다음, 도 1d에 도시한 바와같이, 상기 제 1 수소 흡수층(120) 위로 산화물 반도체 물질 예를들면 IGZO(Indium Gallium Zinc Oxide), ZTO(Zinc Tin Oxide), ZIO(Zinc Indium Oxide) 중 어느 하나를 증착하거나, 또는 도포하여 산화물 반도체 물질층(미도시)을 형성한다.
이후, 상기 산화물 반도체 물질층(미도시)을 마스크 공정을 진행하여 패터닝함으로서 각 소자영역(DA) 내의 상기 게이트 전극(115)에 대응하여 아일랜드 형태의 산화물 반도체층(123)을 이루도록 한다.
다음, 도 1e에 도시한 바와같이, 상기 산화물 반도체층(123)이 형성된 상태에서 도 1c를 통해 설명한 동일한 공정 즉, 친 수소화 성향이 강한 금속물질인 니켈(Ni), 팔라듐(Pd), 백금(Pt) 중 어느 하나를 그 두께(0.1Å 내지 5Å)가 매우 작아 불연속적으로 입자(121)가 배열된 형태를 갖는 제 2 수소 흡수층(125)을 형성한다.
이때, 상기 제 2 수소 흡수층(125)은 반드시 상기 산화물 반도체층(123) 상부에 형성할 필요는 없으며, 추후 상기 산화물 반도체층(123) 위로 형성되는 무기절연물질로 이루어진 에치스토퍼(128)를 형성한 후, 상기 에치스토퍼(128) 상부에 형성할 수도 있다.
다음, 도 1f에 도시한 바와 같이, 상기 아일랜드 형태의 각 산화물 반도체층(123) 위로 무기절연물질 예를들면 산화실리콘(SiO2)을 증착하여 상기 기판(110) 전면에 무기절연층(미도시)을 형성한다.
이후 상기 무기절연층에 마스크 공정을 진행하여 패터닝함으로서 상기 각 산화물 반도체층(123)의 중앙부에 대해서만 아일랜드 형태로 패턴된 에치스토퍼(128)를 형성하거나, 또는 상기 각 산화물 반도체층(123)의 양 끝단 표면을 각각 노출시키는 반도체층 콘택홀((미도시))이 구비된 에치스토퍼(미도시)를 이루도록 한다.
도면에 있어서는 일례로 상기 각 산화물 반도체층(123) 위로 아일랜드 형태의 에치스토퍼(128)가 형성된 것을 나타내었다.
한편, 이러한 에치스토퍼(128)를 형성한 후에는 상기 에치스토퍼(128) 상에 도 1c를 통해 설명한 동일한 방법으로 제 2 수소 흡수층(125)을 형성하는 단계를 더욱 진행할 수도 있다.
도면에 있어서는 상기 에치스토퍼(128)를 기준으로 이의 하부 즉, 산화물 반도체층(123) 상부에 상기 제 2 수소 흡수층(125)이 형성되고 상기 에치스토퍼(128) 상부에는 형성되지 않은 것을 일례로 나타내었지만, 상기 제 2 수소 흡수층(125)은 앞서 설명한 대로 상기 에치스토퍼(128)를 기준으로 이의 상부에 형성할 수도 있으며, 또는 상기 에치스토퍼(128)의 하부 및 상부에 모두 형성할 수도 있다.
다음, 상기 도 1g에 도시한 바와같이, 상기 에치스토퍼(128) 위로 저저항 금속물질 예를들면 구리(Cu), 구리 합금(AlNd), 알루미늄(Al), 알루미늄 합금(AlNd), 몰리브덴(Mo) 및 몰리티타늄(MoTi) 중 선택된 하나 또는 둘 이상의 물질을 증착함으로써 단일층 또는 이중층 이상 다중층 구조를 갖는 제 2 금속층(미도시)을 형성한다.
이후, 상기 제 2 금속층(미도시)을 마스크 공정을 진행하여 패터닝함으로서 상기 제 1 수소 흡수층(120) 위로 상기 게이트 배선(미도시)과 교차하여 화소영역(P)을 정의하는 데이터 배선(미도시)을 형성하고, 동시에 상기 각 소자영역(DA)에 상기 에치스토퍼(128) 상에서 서로 이격하는 소스 전극(133) 및 드레인 전극(136)을 형성한다.
한편, 상기 소자영역(DA)에 구비된 상기 소스 전극(133)과 드레인 전극(136)은 상기 에치스토퍼(128) 외측으로 노출된 상기 산화물 반도체층(123)의 끝단과 접촉하거나, 또는 상기 에치스토퍼(128)에 반도체층 콘택홀(미도시)이 구비된 경우 상기 반도체층 콘택홀(미도시)을 통해 상기 산화물 반도체층(123)과 각각 접촉하도록 형성한다.
상기 각 소자영역(DA)에 순차 적층된 상기 게이트 전극(115)과, 게이트 절연막(118)과, 제 1 수소 흡수층(120)과, 산화물 반도체층(123)과, 에치스토퍼(128)와, 서로 이격하는 소스 및 드레인 전극(133, 136)은 박막트랜지스터(Tr)를 이룬다.
이때, 본 발명의 실시예의 경우 유기전계 발광소자용 어레이 기판(110)의 제조 방법을 일례로 나타내었기 때문에 도면에 나타내지 않았지만, 상기 소자영역(DA)에 구비된 박막트랜지스터(Tr)는 구동 박막트랜지스터(Tr)를 이루며, 상기 소자영역(DA)에는 상기 박막트랜지스터(Tr)와 동일한 적층 구성을 갖는 스위칭 박막트랜지스터(미도시)가 더욱 구비될 수 있다. 이러한 스위칭 박막트랜지스터(미도시)는 상기 구동 박막트랜지스터(Tr)의 각 구성요소를 형성하는 단계에서 동일하게 형성되므로 추가적인 공정을 필요로 하지 않는다.
한편, 상기 어레이 기판(110)이 액정표시장치용 어레이 기판(미도시)을 이루는 경우, 상기 소자영역에는 하나의 박막트랜지스터만이 형성되며 이는 스위칭 박막트랜지스터를 이루게 된다.
이때, 상기 스위칭 박막트랜지스터(미도시)의 경우, 유기전계 발광소자용 어레이 기판(110)이거나, 또는 액정표시장치용 어레이 기판(미도시)이거나, 모두 게이트 전극(미도시)이 상기 게이트 배선과 연결되고 소스 전극(미도시)이 상기 데이터 배선(미도시)과 연결된 상태를 이루게 된다.
나아가 도면에 나타내지 않았지만, 유기전계 발광소자용 어레이 기판(110)은 상기 게이트 배선(미도시) 또는 데이터 배선(미도시)이 형성된 동일한 층에 상기 게이트 배선(미도시) 또는 데이터 배선(미도시)을 형성하는 단계에서 이들 배선(미도시)과 나란하게 전원배선(미도시)이 더욱 형성된다.
다음, 도 1h에 도시한 바와같이, 상기 박막트랜지스터(Tr) 위로 무기절연물질 예를들면 산화실리콘(SiO2) 또는 질화실리콘(SiNx)을 증착함으로서 보호층(140)을 형성한다.
이때, 도면에 나타내지 않았지만, 상기 보호층(140)을 형성하기 전 또는 형성한 후에 도 1c를 통해 설명한 동일한 방법을 진행함으로서 상기 보호층(140)의 하부 또는(및) 상부에 대해 제 3 수소 흡수층(미도시)을 더욱 형성할 수 있다.
다음, 도 1i에 도시한 바와같이, 상기 보호층(140)(또는 상기 제 3 수소 흡수층(미도시)) 위로 유기절연물질 예를들면 포토아크릴을 도포하여 그 표면이 평탄한 상태의 평탄화층(150)을 형성한다.
그리고 상기 평탄화층(150)과 이의 하부에 위치하는 상기 보호층(140)(또는(및) 제 3 수소 흡수층(미도시)) 을 패터닝함으로써 상기 박막트랜지스터(Tr)의 드레인 전극(136b)을 노출시키는 드레인 콘택홀(153)을 형성한다.
다음, 도 1j에 도시한 바와 같이, 상기 드레인 콘택홀(153)을 갖는 상기 평탄화층(150) 위로 일함수 값이 비교적 높은 투명 도전성 물질인 인듐-틴-옥사이드(ITO)를 증착하거나, 또는 일함수 값이 비교적 낮은 금속물질인 알루미늄(Al), 알루미늄 합금, 은(Ag), 마그네슘(Mg), 금(Au) 중 하나를 증착하고, 이를 마스크 공정을 진행하여 패터닝함으로써 각 화소영역(P)별로 상기 드레인 콘택홀(153)을 통해 상기 박막트랜지스터(Tr)의 드레인 전극(136)과 접촉하는 제 1 전극(160)을 형성한다.
이후, 도 1k에 도시한 바와 같이, 상기 제 1 전극(160) 위로 유기절연물질 예를들면 폴리이미드(poly imide) 또는 블랙을 나타내는 물질 예를들면 블랙수지를 도포하여 유기절연물질층(미도시)을 형성하고, 이를 마스크 공정을 진행하여 패터닝함으로써 각 화소영역(P)의 경계를 포함하여 상기 제 1 전극(160)의 가장자리를 테두리하는 형태의 뱅크(163)를 형성한다.
다음, 도 1l에 도시한 바와 같이, 상기 뱅크(163)가 형성된 기판(110)에 대해 상기 뱅크(163) 사이로 노출된 상기 제 1 전극(160) 위로 유기 발광층(165)을 형성한다.
이때 상기 유기 발광층(165)은 일례로 쉐도우 마스크를 이용한 열증착을 통해 형성하거나 또는 잉크 제팅, 노즐 코팅 등의 방법에 의해 형성될 수 있다.
한편, 상기 유기 발광층(165)을 형성하기 전에 단일층 또는 다중층 구조의 제 1 발광보조층(미도시)을 더욱 형성할 수 있으며, 상기 유기 발광층(165) 위로 단일층 또는 다중층 구조의 제 2 발광보조층(미도시)을 더욱 형성할 수도 있다.
이때, 다층의 상기 제 1 발광보상층(미도시)은 상기 제 1 전극(160)이 애노드 전극의 역할을 하는 경우 이의 상부로 순차 적층되며 정공주입층(hole injection layer)과 정공수송층(hole transporting layer)으로 이루어질 수 있으며, 상기 제 2 발광보상층(미도시)은 상기 유기 발광층(165)으로부터 순차 적층되며 전자수송층(electron transporting layer)과 전자주입층(electron injection layer)으로 이루어질 수 있다.
한편, 상기 제 1 발광보상층(미도시)과 제 2 발광보상층(미도시)은 이중층 구조를 이루는 것을 일례로 나타내었지만, 반드시 이중층 구조를 이룰 필요는 없다. 즉 상기 제 1 발광보상층(미도시)은 정공주입층 또는 정공수송층이 되어 단일층 구조를 이룰 수도 있고, 상기 제 2 발광보상층(미도시) 또한 전자주입층 또는 전자수송층이 되어 단일층 구조를 이룰 수도 있다.
더불어 상기 제 1 발광보상층(미도시)은 전자블록킹층이 더욱 포함될 수도 있으며, 상기 제 2 발광보상층(미도시)은 정공블록킹층이 더욱 포함될 수도 있다.
한편, 상기 제 1 및 제 2 발광보상층(미도시)은 상기 제 1 전극(160)이 캐소드 전극의 역할을 하는 경우 서로 그 위치가 바뀐다.
다음, 도 1m에 도시한 바와 같이, 상기 유기 발광층(165) 위로 비교적 일함수 값이 작은 금속물질 예를들면 알루미늄(Al), 알루미늄 합금, 은(Ag), 마그네슘(Mg), 금(Au) 중 하나 또는 일함수 값이 비교적 큰 투명 도전성 물질인 인듐-틴-옥사이드(ITO)를 표시영역 전면에 증착하여 제 2 전극(168)을 형성함으로써 본 발명의 실시예에 따른 유기전계 발광소자용 어레이 기판(110)을 완성한다.
이때, 각 화소영역(P)에 순차 적층된 상기 제 1 전극(160)과 유기 발광층(165) 및 제 2 전극(168)은 유기전계 발광 다이오드(E)를 이룬다.
한편, 도면에 나타내지 않았지만, 상기 각 화소영역(P)에는 상기 보호층(140)과 상기 평탄화층(150) 사이에 선택적으로 화소영역(P)별로 순차 반복하며 적, 녹, 청색 중 어느 하나의 색을 갖는 컬러필터 패턴(미도시)이 더욱 구비될 수도 있다.
이러한 컬러필터 패턴(미도시)은 상기 보호층(140)을 형성하는 단계 이후에 상기 평탄화층(150)을 형성하기 전에 형성할 수 있다.
이렇게 보호층(140)과 평탄화층(150) 사이에 적, 녹, 청색 중 어느 하나의 색을 갖는 컬러필터 패턴(미도시)이 구비된 경우, 상기 유기 발광층(165)은 화소영역(P)별로 구분없이 표시영역 전면에서 화이트를 발광하는 화이트 유기 발광층(165)을 이루는 것이 특징이며, 유기 발광층(165)으로 나온 화이트 광이 상기 적, 녹, 청색 컬러필터 패턴(미도시)을 투과함으로서 풀 컬러를 구현하게 된다.
이때, 상기 적, 녹, 청색 컬러필터 패턴(미도시)이 구비되지 않는 화소영역(P)은 화이트를 구현하게 됨으로서 적, 녹, 청 및 화이트의 4색 구현에 의해 화이트와 블랙의 명암비를 더욱 향상시키는 효과를 갖는다.
상기 적, 녹, 청색 컬러필터 패턴(미도시)은 생략될 수도 있으며, 이 경우 상기 유기 발광층(165)이 화소영역(P)별로 순차 반복하는 형태로 적, 녹, 청색을 발광하는 구성 또는 적, 녹, 청 및 화이트를 발광하는 구성을 이루게 됨으로서 풀 컬러를 구현할 수 있다.
한편, 본 발명의 실시예에 따른 어레이 기판(110)이 액정표시장치용 어레이 기판(미도시)인 경우, 전술한 단계에서 뱅크(163)와 유기 발광층(165)과 제 2 전(168)극을 형성하는 단계는 생략되며, 상기 제 1 전극(168)까지 형성하는 단계를 진행하여 완성할 수 있다.
이때, 본 발명의 실시예에 따른 어레이 기판(110)의 경우, 유기전계 발광소자용 어레이 기판을 이룸으로서 상기 제 1 전극(160)은 상기 평탄화층(150) 상에 형성됨을 보이고 있지만, 액정표시장치용 어레이 기판(미도시)을 이룰 경우 상기 평탄화층(150) 없이 상기 보호층(140) 상에 형성될 수도 있다.
그리고 액정표시장치용 어레이 기판의 경우, 상기 평탄화층(150) 위로 각 화소영역(P) 별로 제 1 전극(160)이 형성된 상태에서 절연층(미도시)을 개재하여 공통전극(미도시)을 더욱 형성할 수도 있으며, 이때, 상기 공통전극(미도시)에는 각 제 1 전극(160)에 대응하여 바(bar) 형태의 개구(미도시)가 다수 형성될 수도 있다.
전술한 바와같이 제조되는 본 발명의 실시예에 따른 어레이 기판(110)은, 특히 내부에 수소를 포함하는 무기절연물질인 산화실리콘(SiO2) 또는 질화실리콘(SiNx)으로 이루어진 절연막(118, 128, 140)에 있어 그 하부 또는(및) 상부에 친 수소화 성향이 강한 금속물질인 니켈(Ni), 팔라듐(Pd), 백금(Pt) 중 어느 하나로 이루어지며 그 두께가 매우 작아 불연속적인 입자(121) 형태를 갖는 수소 흡수층(120, 125, 미도시)을 형성함에 의해 상기 절연막(118, 128, 140)으로부터 생성된 수소가 상기 산화물 반도체층(123)으로 침투하는 것을 억제함으로서 산화물 반도체층(123)으로의 수소 유입에 의한 산화물 반도체층(123)의 도체화 및 열화를 억제할 수 있다.
또한, 이를 포함하는 박막트랜지스터(Tr) 자체의 특성 저하를 억제하는 동시에 상기 박막트랜지스터(Tr)의 전류 전압 특성이 네가티브 방향으로 쉬프트되는 현상을 억제함으로서 휘도 불균일 현상에 기인한 표시품질 저하를 방지하는 효과가 있다.
앞서 설명한 바와같이 제조되는 어레이 기판(110)에 있어서는 도 2(본 발명의 실시예에 따라 제조된 어레이 기판에 있어 수소 흡수층이 형성될 수 있는 부분을 모두 나타낸 도면)각 절연층 예를들면 게이트 절연막(118)과 에치스토퍼(128) 및 보호층(140) 각각에 대해 이의 하부 또는(및) 상부에 니켈(Ni), 팔라듐(Pd), Pt(백금) 중 어느 하나의 물질로 이루어진 제 1, 2, 3 수소 흡수층(120, 125, 미도시)이 형성된 것(수소 흡수층이 형성될 수 있는 영역을 원숫자 ①,②,③,④,⑤,⑥을 부여하여 도시함.)을 일례로 보이고 있지만, 상기 제 1, 2, 3 수소 흡수층(120, 125, 미도시)을 도시한 바와같이 6개 영역에 모두 형성할 필요는 없으며, 표시된 6개의 영역에 수소 흡수층(120, 125, 미도시) 중 상기 산화물 반도체층(123)을 기준으로 이의 하부 또는 이의 상부에 대해서 적어도 하나의 수소 흡수층(120, 125, 미도시)만이 형성되어도 상기 산화물 반도체층(123)으로의 수소 유입을 저감시킬 수 있으므로 무방하다 할 것이다.
이때, 산화물 반도체층(123)으로의 수소 유입은 상기 산화물 반도체층(123)을 기준으로 하부 및 상부로부터 모두 발생됨으로서 상기 산화물 반도체층(123)의 하부 및 상부에 각각 적어도 하나씩의 수소 흡수층이 형성되는 것이 더욱 바람직하다 할 것이다.
한편, 본 발명의 실시예에 따른 어레이 기판(110)의 경우, 박막트랜지스터(Tr)를 이루는 구성요소 중 게이트 전극(115)이 가장 하부에 위치하는 보텀 게이트 타입의 박막트랜지스터(Tr)가 구비된 어레이 기판(110)의 제조 방법을 일례로 보이고 있지만, 산화물 반도체층(123)이 가장 하부에 구비되는 코플라나 타입의 박막트랜지스터를 구비한 어레이 기판(도 3의 210)에도 적용될 수 있음은 자명하다 할 것이다.
도 3은 본 발명의 또 다른 실시예에 따른 어레이 기판의 하나의 화소영역에 대한 단면도로서, 코플라나 타입의 박막트랜지스터(Tr)를 구비한 어레이 기판에 있어 수소 흡수층이 형성된 것을 도시한 도면이다.
도시한 바와같이, 코플라나 타입의 박막트랜지스터(Tr)를 구비한 어레이 기판(210)의 경우, 산화물 반도체층(213)을 포함하는 박막트랜지스터(Tr)는 기판(210)을 기준으로 이의 상부로 산화물 반도체층(213), 게이트 절연막(218), 게이트 전극(219), 반도체층 콘택홀(224)을 갖는 층간절연막(221), 상기 반도체층 콘택홀(224)을 통해 상기 산화물 반도체층(213)과 접촉하며 서로 이격하는 소스 및 드레인 전극(233, 236)의 적층 구성을 이루고 있다.
그리고, 상기 박막트랜지스터(Tr) 위로 무기절연물질로 이루어진 보호층(240)이 구비되고 있으며, 상기 보호층(240) 위로 평탄화층(250)과 뱅크 및 유기전계 발광 다이오드(E)가 형성되고 있다.
이때, 상기 기판(210)과 산화물 반도체층(213) 사이에는 무기절연물질로 이루어진 버퍼층(미도시)이 더욱 구비될 수 있다.
이러한 구성을 갖는 본 발명의 또 다른 실시예에 따른 어레이 기판(210)에 있어서, 상기 버퍼층(미도시)의 하부 또는(및) 상부, 상기 게이트 절연막(218)의 하부 또는(및) 상부, 상기 층간절연막(221)의 하부(및) 상부 그리고 상기 보호층(240)의 하부 또는(및) 상부에 수소 흡수층(미도시)이 구비될 수 있다.
도면에 있어서 미도시된 버퍼층(미도시)을 제외하고 그 이외의 절연막인 게이트 절연막(218), 층간절연막(221) 및 보호층(240)에 대해 수소 흡수층이 형성될 수 있는 영역을 원숫자 ①,②,③,④,⑤,⑥을 부여하여 나타내었다.
이러한 구조를 갖는 본 발명의 또 다른 실시예에 따른 어레이 기판(210)의 제조 방법은 일반적인 코플라나 구조를 갖는 박막트랜지스터(Tr)를 구비한 어레이 기판의 제조 방법을 진행하며, 상기 버퍼층(미도시), 게이트 절연막(218), 층간절연막(221) 및 보호층(240)의 하부 또는(및) 상부 중 수소 흡수층(미도시)을 형성하는 단계를 추가적으로 진행하여 완성할 수 있다.
이때, 수소 흡수층(미도시)을 형성하는 방법은 도 1c를 통해 상세히 설명하였으므로 이하 그 구체적인 제조 방법은 생략한다.
본 발명은 전술한 실시예로 한정되지 않고, 본 발명의 취지를 벗어나지 않는 한도내에서 다양하게 변경하여 실시할 수 있다.
110 : 기판
115 : 게이트 전극
118 : 게이트 절연막
120 : 제 1 수소 흡수층
121 : (니켈(Ni), 팔라듐(Pd), Pt(백금) 중 어느 하나의)입자
DA : 소자영역
P : 화소영역
115 : 게이트 전극
118 : 게이트 절연막
120 : 제 1 수소 흡수층
121 : (니켈(Ni), 팔라듐(Pd), Pt(백금) 중 어느 하나의)입자
DA : 소자영역
P : 화소영역
Claims (24)
- 다수의 화소영역이 정의된 기판과;
상기 기판 상의 각 화소영역에 형성되며, 게이트 전극과 산화물 반도체층과 서로 이격하는 소스 및 드레인 전극을 포함하는 구성을 가지며, 상기 게이트 전극과 상기 산화물 반도체층 사이, 상기 산화물 반도체층과 상기 소스 및 드레인 전극 사이에는 각각 무기절연물질로 이루어진 절연막이 형성된 박막트랜지스터와;
상기 박막트랜지스터 위로 상기 드레인 전극을 노출시키는 드레인 콘택홀을 갖는 보호층과;
상기 각 화소영역에 상기 보호층 위로 상기 박막트랜지스터의 드레인 전극과 상기 드레인 콘택홀을 통해 접촉하며 형성된 제 1 전극을 포함하며,
상기 절연막 중 적어도 하나의 절연막 또는 상기 보호층에 있어 이의 하면 또는 상면 중 적어도 하나의 면에 대해서는 전기 전도성을 갖지 않도록 서로 이격된 니켈(Ni), 팔라듐(Pd), Pt(백금) 중 어느 하나의 물질로 이루어진 입자가 불연속적으로 배열된 형태의 제 1 수소 흡수층이 형성된 것을 특징으로 하는 어레이 기판.
- 제 1 항에 있어서,
상기 제 1 수소 흡수층은 상기 절연막으로부터 나오는 수소를 흡수 저장하여 침입형화합물을 이루는 것이 특징인 어레이 기판.
- 제 2 항에 있어서,
상기 침입형화합물은 도전특성이 약화되며 절연특성을 갖는 것이 특징인 어레이 기판.
- 제 1 항에 있어서,
상기 박막트랜지스터는,
상기 게이트 전극과, 게이트 절연막과, 상기 산화물 반도체층과, 에치스토퍼와, 서로 이격하는 상기 소스 및 드레인 전극의 적층 구성을 이루며,
상기 게이트 절연막과 에치스토퍼가 상기 절연막을 이루는 것이 특징인 어레이 기판.
- 제 4 항에 있어서,
상기 에치스토퍼는 상기 산화물 반도체층 상의 중앙부에 아일랜드 형태로 형성되거나, 또는 상기 기판 전면에 형성되며 상기 산화물 반도체층의 양끝단 표면을 노출시키는 반도체층 콘택홀이 구비된 것이 특징인 어레이 기판.
- 제 1 항에 있어서,
상기 박막트랜지스터는,
상기 산화물 반도체층과, 게이트 절연막과, 상기 게이트 전극과, 층간절연막과, 서로 이격하는 상기 소스 및 드레인 전극의 적층 구성을 이루며,
상기 게이트 절연막과 층간절연막이 상기 절연막을 이루는 것이 특징인 어레이 기판.
- 제 6 항에 있어서,
상기 기판과 상기 산화물 반도체층 사이에는 무기절연물질로 이루어진 버퍼층이 더욱 구비된 것이 특징인 어레이 기판.
- 제 7 항에 있어서,
상기 버퍼층의 하면 또는 상면 중 적어도 하나의 면에는 니켈(Ni), 팔라듐(Pd), Pt(백금) 중 어느 하나의 물질로 이루어진 입자가 불연속적으로 배열된 형태의 제 2 수소 흡수층이 형성된 것이 특징인 어레이 기판.
- 제 1 항에 있어서,
상기 제 1 전극 위로 상기 제 1 전극의 가장자리와 중첩하며 상기 각 화소영역의 경계에 형성된 뱅크와;
상기 제 1 전극 위로 형성된 유기 발광층과;
상기 유기 발광층 위로 형성된 제 2 전극
을 포함하는 어레이 기판.
- 제 9 항에 있어서,
상기 보호층 위로 평탄화층이 더 구비되며, 상기 드레인 콘택홀은 상기 평탄화층 및 보호층에 구비되며, 상기 제 1 전극은 상기 평탄화층 상에 형성되는 것이 특징인 어레이 기판.
- 제 10 항에 있어서,
상기 보호층과 상기 평탄화층 사이에 컬러필터층이 더욱 구비된 것이 특징인 어레이 기판.
- 다수의 화소영역이 정의된 기판 상의 각 화소영역에 게이트 전극과 산화물 반도체층과 서로 이격하는 소스 및 드레인 전극을 포함하는 구성을 가지며, 상기 게이트 전극과 상기 산화물 반도체층 사이, 상기 산화물 반도체층과 상기 소스 및 드레인 전극 사이에는 각각 무기절연물질로 이루어진 절연막이 구비된 박막트랜지스터를 형성하는 단계와;
상기 박막트랜지스터 위로 상기 드레인 전극을 노출시키는 드레인 콘택홀을 갖는 보호층을 형성하는 단계와;
상기 각 화소영역에 상기 보호층 위로 상기 박막트랜지스터의 드레인 전극과 상기 드레인 콘택홀을 통해 접촉하는 제 1 전극을 형성하는 단계를 포함하며,
상기 절연막 중 적어도 하나의 절연막 또는 상기 보호층에 있어 이의 하면 또는 상면 중 적어도 하나의 면에 대해서 전기 전도성을 갖지 않도록 서로 이격된 니켈(Ni), 팔라듐(Pd), Pt(백금) 중 어느 하나의 물질로 이루어진 불연속된 입자가 배열된 형태의 제 1 수소 흡수층을 형성하는 것을 특징으로 하는 어레이 기판의 제조 방법.
- 제 12 항에 있어서,
상기 절연막 중 적어도 하나의 절연막 또는 상기 보호층에 있어 이의 하면 또는 상면 중 적어도 하나의 면에 대해서 니켈(Ni), 팔라듐(Pd), Pt(백금) 중 어느 하나의 물질로 이루어진 입자가 불연속적으로 배열된 형태의 제 1 수소 흡수층을 형성하는 것은,
상기 하나의 절연막을 형성하기 전 또는 후에 상기 기판을 스퍼터 장치를 이용하여 니켈(Ni), 팔라듐(Pd), Pt(백금) 중 어느 하나의 물질로 이루어진 입자가 불연속적으로 배열되도록 0.1 내지 5Å의 두께를 갖도록 증착시키는 것이 특징인 어레이 기판의 제조 방법.
- 제 12 항에 있어서,
상기 박막트랜지스터는,
상기 기판으로부터 순차적으로 상기 게이트 전극과, 게이트 절연막과, 상기 산화물 반도체층과, 에치스토퍼와, 서로 이격하는 상기 소스 및 드레인 전극의 적층 구성을 이루도록 형성하며,
상기 게이트 절연막과 에치스토퍼가 상기 절연막을 이루는 것이 특징인 어레이 기판의 제조 방법.
- 제 12 항에 있어서,
상기 박막트랜지스터는,
상기 기판으로부터 순차적으로 상기 산화물 반도체층과, 게이트 절연막과, 상기 게이트 전극과, 층간절연막과, 서로 이격하는 상기 소스 및 드레인 전극의 적층 구성을 이루도록 형성하며,
상기 게이트 절연막과 층간절연막이 상기 절연막을 이루는 것이 특징인 어레이 기판의 제조 방법.
- 제 15 항에 있어서,
상기 기판과 상기 산화물 반도체층 사이에 상기 산화물 반도체층을 형성하기 전에 무기절연물질로 이루어진 버퍼층을 형성하는 단계를 진행하는 것이 특징인 어레이 기판의 제조 방법.
- 제 16 항에 있어서,
상기 버퍼층의 하면 또는 상면 중 적어도 하나의 면에 니켈(Ni), 팔라듐(Pd), Pt(백금) 중 어느 하나의 물질로 이루어진 입자가 불연속적으로 배열된 형태의 제 2 수소 흡수층을 형성하는 단계를 포함하는 것이 특징인 어레이 기판의 제조 방법.
- 제 12 항에 있어서,
상기 제 1 전극 위로 상기 제 1 전극의 가장자리와 중첩하며 상기 각 화소영역의 경계에 뱅크를 형성하는 단계와;
상기 제 1 전극 위로 유기 발광층을 형성하는 단계와;
상기 유기 발광층 위로 제 2 전극을 형성하는 단계
를 포함하는 어레이 기판의 제조 방법.
- 제 18 항에 있어서,
상기 보호층 위로 평탄화층을 형성하는 단계를 더 포함하며, 상기 드레인 콘택홀은 상기 평탄화층 및 보호층에 구비되도록 하며, 상기 제 1 전극은 상기 평탄화층 상에 형성되도록 하는 것이 특징인 어레이 기판의 제조 방법.
- 제 19 항에 있어서,
상기 보호층과 상기 평탄화층 사이에 컬러필터층을 형성하는 단계를 더 포함하는 것이 특징인 어레이 기판의 제조 방법. - 제 1 항에 있어서,
상기 산화물 반도체층은 상기 제 1 수소 흡수층과 접촉되는 어레이 기판.
- 제 12 항에 있어서,
상기 산화물 반도체층은 상기 제 1 수소 흡수층과 접촉되는 어레이 기판의 제조방법.
- 제 1 항에 있어서,
상기 제 1 수소 흡수층은 상기 게이트전극, 상기 소스 및 드레인전극 중 적어도 하나와 접촉되는 어레이 기판.
- 제 12 항에 있어서,
상기 제 1 수소 흡수층은 상기 게이트전극, 상기 소스 및 드레인전극 중 적어도 하나와 접촉되는 어레이 기판의 제조방법.
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020130143736A KR102199696B1 (ko) | 2013-11-25 | 2013-11-25 | 어레이 기판 및 이의 제조방법 |
| US14/538,243 US9318612B2 (en) | 2013-11-25 | 2014-11-11 | Array substrate and method of fabricating the same |
| CN201410648693.5A CN104659060B (zh) | 2013-11-25 | 2014-11-14 | 阵列基板和制造该阵列基板的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020130143736A KR102199696B1 (ko) | 2013-11-25 | 2013-11-25 | 어레이 기판 및 이의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20150061077A KR20150061077A (ko) | 2015-06-04 |
| KR102199696B1 true KR102199696B1 (ko) | 2021-01-08 |
Family
ID=53181872
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020130143736A KR102199696B1 (ko) | 2013-11-25 | 2013-11-25 | 어레이 기판 및 이의 제조방법 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US9318612B2 (ko) |
| KR (1) | KR102199696B1 (ko) |
| CN (1) | CN104659060B (ko) |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102006505B1 (ko) * | 2014-09-24 | 2019-08-02 | 엘지디스플레이 주식회사 | 유기 발광 표시 장치 및 유기 발광 표시 장치 제조 방법 |
| KR102300404B1 (ko) * | 2015-01-14 | 2021-09-09 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 |
| US10103276B2 (en) * | 2015-10-29 | 2018-10-16 | Mitsubishi Electric Corporation | Thin film transistor substrate |
| GB2546002B (en) * | 2015-12-30 | 2019-10-30 | Lg Display Co Ltd | Organic light emitting diode display device |
| KR102424445B1 (ko) * | 2016-05-03 | 2022-07-22 | 삼성디스플레이 주식회사 | 박막 트랜지스터 표시판 및 그 제조 방법 |
| CN105977164A (zh) * | 2016-06-28 | 2016-09-28 | 京东方科技集团股份有限公司 | 一种薄膜晶体管及其制作方法、阵列基板和显示面板 |
| KR102583770B1 (ko) * | 2016-09-12 | 2023-10-06 | 삼성디스플레이 주식회사 | 메모리 트랜지스터 및 이를 갖는 표시장치 |
| KR102126700B1 (ko) * | 2017-06-09 | 2020-06-25 | 주식회사 엘지화학 | 봉지 필름 |
| CN107170835B (zh) * | 2017-07-07 | 2020-08-21 | 合肥鑫晟光电科技有限公司 | 薄膜晶体管及其制备方法和阵列基板 |
| CN109148477B (zh) * | 2018-07-20 | 2020-10-30 | 深圳市华星光电半导体显示技术有限公司 | Tft阵列基板及显示面板 |
| KR102631515B1 (ko) * | 2018-11-12 | 2024-01-30 | 엘지디스플레이 주식회사 | 패널, 트랜지스터 및 전자장치 |
| US11121263B2 (en) | 2019-08-27 | 2021-09-14 | Apple Inc. | Hydrogen trap layer for display device and the same |
| KR20210084835A (ko) * | 2019-12-30 | 2021-07-08 | 엘지디스플레이 주식회사 | 박막트랜지스터 및 이를 포함하는 표시장치 |
| CN113130561A (zh) * | 2019-12-31 | 2021-07-16 | 乐金显示有限公司 | 发光显示装置 |
| CN112310196B (zh) * | 2020-10-29 | 2023-02-17 | 合肥维信诺科技有限公司 | 一种阵列基板及其制备方法、显示装置 |
| CN112635496A (zh) * | 2021-01-07 | 2021-04-09 | Tcl华星光电技术有限公司 | 阵列基板及其制备方法、显示面板 |
| CN113241353A (zh) * | 2021-05-28 | 2021-08-10 | 北京京东方传感技术有限公司 | 光检测基板及其制备方法、图像传感器和电子设备 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20070132365A1 (en) * | 2005-12-09 | 2007-06-14 | Tae-Wook Kang | Flat panel display and method of fabricating the same |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2550584A1 (de) * | 1975-11-11 | 1977-05-12 | Deutsche Automobilgesellsch | Formbestaendiges wasserstoffspeichermaterial |
| JP2000269505A (ja) * | 1999-03-16 | 2000-09-29 | Matsushita Electric Ind Co Ltd | 半導体素子及びその製造方法 |
| JP2005525686A (ja) * | 2002-05-10 | 2005-08-25 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | エレクトロルミネセントパネル |
| TWI257269B (en) * | 2004-05-04 | 2006-06-21 | Byoung-Chul Lee | Film-type getter and producing method thereof |
| WO2011040213A1 (en) * | 2009-10-01 | 2011-04-07 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
| KR20110101771A (ko) * | 2010-03-09 | 2011-09-16 | 삼성모바일디스플레이주식회사 | 유기 발광 표시장치 |
| TWI545652B (zh) * | 2011-03-25 | 2016-08-11 | 半導體能源研究所股份有限公司 | 半導體裝置及其製造方法 |
-
2013
- 2013-11-25 KR KR1020130143736A patent/KR102199696B1/ko active IP Right Grant
-
2014
- 2014-11-11 US US14/538,243 patent/US9318612B2/en active Active
- 2014-11-14 CN CN201410648693.5A patent/CN104659060B/zh active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20070132365A1 (en) * | 2005-12-09 | 2007-06-14 | Tae-Wook Kang | Flat panel display and method of fabricating the same |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104659060A (zh) | 2015-05-27 |
| US20150144943A1 (en) | 2015-05-28 |
| CN104659060B (zh) | 2018-08-31 |
| KR20150061077A (ko) | 2015-06-04 |
| US9318612B2 (en) | 2016-04-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102199696B1 (ko) | 어레이 기판 및 이의 제조방법 | |
| US10446711B2 (en) | Thin film transistor array substrate and method for manufacturing the same | |
| US9379170B2 (en) | Organic light emitting diode display device and method of fabricating the same | |
| KR102068956B1 (ko) | 박막트랜지스터, 박막트랜지스터 어레이 기판 및 이의 제조방법 | |
| US11063068B2 (en) | Display apparatus | |
| US9721977B2 (en) | Display device and electronic unit | |
| KR102248641B1 (ko) | 유기전계 발광소자 | |
| JP4953166B2 (ja) | 表示パネルの製造方法 | |
| US20130099218A1 (en) | Organic light-emitting display device and method of fabricating the same | |
| US9368525B2 (en) | Display device and electronic apparatus | |
| US20160336386A1 (en) | Thin-film transistor substrate and method of manufacturing the thin-film transistor substrate | |
| US20140291668A1 (en) | Semiconductor device, display unit, and electronic apparatus | |
| KR101338021B1 (ko) | 박막 트랜지스터, 이를 포함하는 유기 발광 표시 장치 및그 제조 방법 | |
| CN111312756A (zh) | 有机发光显示装置 | |
| KR102177587B1 (ko) | 유기전계 발광소자 및 이의 제조 방법 | |
| KR102078022B1 (ko) | 양 방향 표시형 유기전계 발광소자 및 이의 제조 방법 | |
| KR20100062235A (ko) | 유기 발광표시 장치 및 그 제조 방법 | |
| US9490447B2 (en) | Organic light emitting diode display device and method of fabricating the same | |
| US20160149042A1 (en) | Semiconductor device and method of manufacturing the same, and display unit and electronic apparatus | |
| KR101776039B1 (ko) | 유기발광다이오드 표시장치 | |
| KR101375853B1 (ko) | 산화물 박막 트랜지스터 및 그 제조방법 | |
| KR20080102665A (ko) | 박막 트랜지스터 및 이를 포함하는 표시장치 | |
| KR20090021709A (ko) | 전계발광소자 및 그 제조방법 | |
| KR20140083150A (ko) | 유기전계 발광소자 그 제조 방법 | |
| KR20160068322A (ko) | 유기전계 발광소자 및 이의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E90F | Notification of reason for final refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |