CN112310196B - 一种阵列基板及其制备方法、显示装置 - Google Patents

一种阵列基板及其制备方法、显示装置 Download PDF

Info

Publication number
CN112310196B
CN112310196B CN202011184929.6A CN202011184929A CN112310196B CN 112310196 B CN112310196 B CN 112310196B CN 202011184929 A CN202011184929 A CN 202011184929A CN 112310196 B CN112310196 B CN 112310196B
Authority
CN
China
Prior art keywords
layer
hydrogen
hydrogen absorption
absorption layer
oxide semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202011184929.6A
Other languages
English (en)
Other versions
CN112310196A (zh
Inventor
陈发祥
白青
孙丹丹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hefei Visionox Technology Co Ltd
Original Assignee
Hefei Visionox Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hefei Visionox Technology Co Ltd filed Critical Hefei Visionox Technology Co Ltd
Priority to CN202011184929.6A priority Critical patent/CN112310196B/zh
Publication of CN112310196A publication Critical patent/CN112310196A/zh
Application granted granted Critical
Publication of CN112310196B publication Critical patent/CN112310196B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/33—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being semiconductor devices, e.g. diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)

Abstract

一种阵列基板及其制备方法、显示装置，阵列基板包括：含氢层；氧化物半导体薄膜晶体管；吸氢层，所述吸氢层位于所述含氢层和所述氧化物半导体薄膜晶体管之间，所述吸氢层的材料包括氧化物半导体材料。所述阵列基板能够降低氧化物半导体薄膜晶体管的阈值电压的负向偏移程度。

Description

一种阵列基板及其制备方法、显示装置
技术领域
本发明涉及显示技术领域，具体涉及一种阵列基板及其制备方法、显示装置。
背景技术
随着信息社会的进步，显示装置得到广泛的应用。显示装置包括液晶显示器装置、等离子体显示面板装置、有机发光二极管显示装置等。
其中，液晶显示器装置和有机发光二极管显示装置包括用于电学连接像素区域的薄膜晶体管。薄膜晶体管用于驱动像素区域以显示图像。所述薄膜晶体管包括有源层、源极、漏极、栅介质层和栅极，其中，所述有源层的材料包括非晶硅、多晶硅、氧化物半导体材料中的一种。当有源层的材料为氧化物半导体材料时的导电性优于有源层的材料为非晶硅时的导电性。其次，有源层的材料为氧化物半导体材料时的制造工艺也较为简单。
然而，对于显示装置中，有源层的材料为氧化物半导体材料的薄膜晶体管，薄膜晶体管的阈值电压容易发生严重的负向偏移。
发明内容
本发明要解决的技术问题在于克服现有技术中如何有效的降低氧化物半导体薄膜晶体管的阈值电压发生负向偏移的问题。
为了解决上述技术问题，本发明提供一种阵列基板，包括：含氢层；氧化物半导体薄膜晶体管；吸氢层，所述吸氢层位于所述含氢层和所述氧化物半导体薄膜晶体管之间，所述吸氢层的材料包括氧化物半导体材料。
可选的，所述吸氢层的材料为氧化铟镓锌。
可选的，还包括：基板；所述含氢层包括第一含氢绝缘层，第一含氢绝缘层位于所述基板上；所述氧化物半导体薄膜晶体管位于部分所述第一含氢绝缘层背向所述基板的一侧；所述吸氢层包括第一吸氢层，所述第一吸氢层位于所述第一含氢绝缘层和所述氧化物半导体薄膜晶体管之间。
可选的，所述第一含氢绝缘层的材料为氮化硅。
可选的，所述第一吸氢层具有导电性，所述第一吸氢层的导电性适于在第一吸氢层经过吸氢后提高；所述第一吸氢层位于部分的第一含氢绝缘层和所述氧化物半导体薄膜晶体管之间。
可选的，所述第一吸氢层中载子浓度大于或等于1E16/cm3。
可选的，所述第一吸氢层的厚度的取值范围大于或等于500埃。
可选的，所述第一吸氢层的厚度的取值范围大于或等于500埃，且小于或等于1500埃。
可选的，所述氧化物半导体薄膜晶体管包括氧化物半导体有源层、以及位于所述氧化物半导体有源层背向所述基底一侧的第一栅极；所述第一吸氢层作为所述氧化物半导体薄膜晶体管的第二栅极。
可选的，第一吸氢层在基板上的投影面积大于氧化物半导体有源层在基板上的投影面积，且第一吸氢层在基板上的投影面积与氧化物半导体有源层在基板上的投影面积之差小于或等于1um2。
可选的，阵列基板还包括：位于第一含氢绝缘层背向基板一侧且覆盖第一吸氢层的第二绝缘层；所述氧化物半导体薄膜晶体管位于部分所述第二绝缘层背向所述基板的一侧。
可选的，所述第二绝缘层的材料为氧化硅。
可选的，所述第一吸氢层呈绝缘性。
可选的，所述第一吸氢层整面覆盖所述第一含氢绝缘层。
可选的，所述第一吸氢层的厚度的取值范围小于或等于500埃。
可选的，第一吸氢层的厚度大于或等于100埃，且小于或等于500埃。
可选的，所述阵列基板还包括：位于第一吸氢层背向基板一侧的第二绝缘层；氧化物半导体薄膜晶体管位于部分第二绝缘层背向基板的一侧。
可选的，所述第二绝缘层的材料为氧化硅。
可选的，还包括：位于第一含氢绝缘层上且覆盖氧化物半导体薄膜晶体管的介质层；所述含氢层还包括薄膜封装层，薄膜封装层位于介质层背向基板的一侧；所述吸氢层还包括第二吸氢层，第二吸氢层位于薄膜封装层和所述介质层之间，所述第二吸氢层呈绝缘性。
可选的，所述第二吸氢层的厚度的取值范围小于或等于500埃。
可选的，第二吸氢层的厚度大于或等于100埃，且小于或等于500埃。
可选的，所述阵列基板还包括：位于所述第二吸氢层背向所述基板一侧的平坦层；阳极层，贯穿所述平坦层、所述第二吸氢层和部分厚度的所述介质层且延伸至所述平坦层背向所述基板一侧的部分表面；所述薄膜封装层覆盖所述平坦层和所述阳极层。
本发明还提供一种阵列基板的制备方法，包括：形成含氢层；形成氧化物半导体薄膜晶体管；形成吸氢层，所述吸氢层位于所述含氢层和所述氧化物半导体薄膜晶体管之间，所述吸氢层的材料包括氧化物半导体材料。
可选的，还包括：提供基板；形成含氢层的步骤包括：在基板上形成第一含氢绝缘层；形成吸氢层的步骤包括：在第一含氢绝缘层背向基板的一侧形成第一吸氢层；形成氧化物半导体薄膜晶体管的步骤包括：在第一吸氢层背向基板的一侧形成氧化物半导体薄膜晶体管。
可选的，还包括：在第一含氢绝缘层上形成覆盖氧化物半导体薄膜晶体管的介质层；所述形成所述吸氢层的步骤还包括：在所述介质层背向所述基板的一侧形成第二吸氢层，所述第二吸氢层呈绝缘性；所述形成所述含氢层的步骤还包括：在所述介质层背向所述基板的一侧形成薄膜封装层。
可选的，形成第二吸氢层的工艺包括物理气相沉积工艺，在形成所述第二吸氢层采用的物理气相沉积工艺中，采用的总气体的成分包括含氧气体，所述含氧气体的流量占据总气体的流量的比例大于或等于50％，且小于或等于90％。
可选的，所述阵列基板的制备方法还包括：在形成第一吸氢层之后，且在形成所述氧化物半导体薄膜晶体管之前，在所述第一含氢绝缘层背向所述基板的一侧形成覆盖所述第一吸氢层的第二绝缘层。
可选的，所述第二绝缘层的材料包括氧化硅。
可选的，所述阵列基板的制备方法还包括：在形成所述薄膜封装层之前，在所述第二吸氢层背向所述基板的一侧形成平坦层，所述平坦层、所述第二吸氢层和部分厚度的所述介质层中形成有凹槽；在所述平坦层背向所述基板一侧的部分表面上以及所述凹槽中形成阳极层。
可选的，所述第一吸氢层具有导电性，所述第一吸氢层的导电性适于在第一吸氢层经过吸氢后提高；形成所述氧化物半导体薄膜晶体管之后，所述第一吸氢层与所述氧化物半导体薄膜晶体管相对。
可选的，所述氧化物半导体薄膜晶体管包括氧化物半导体有源层、以及位于所述氧化物半导体有源层背向所述基底一侧的第一栅极，所述第一吸氢层作为所述氧化物半导体薄膜晶体管的第二栅极。
可选的，形成所述第一吸氢层的步骤包括：在所述第一含氢绝缘层背向所述基板的表面上沉积第一吸氢膜；图形化所述第一吸氢膜以形成位于部分第一含氢绝缘层表面的第一吸氢层。
可选的，形成所述第一吸氢膜的工艺包括物理气相沉积工艺，在形成所述第一吸氢膜采用的物理气相沉积工艺中，采用的总气体的成分包括含氧气体，所述含氧气体的流量占据总气体的流量的比例小于或等于30％。
可选的，所述第一吸氢层呈绝缘性，所述第一吸氢层整面覆盖所述第一含氢绝缘层。
可选的，形成所述第一吸氢层的工艺包括物理气相沉积工艺，在形成所述第一吸氢层采用的物理气相沉积工艺中，采用的总气体的成分包括含氧气体，所述含氧气体的流量占据总气体的流量的比例大于或等于50％，且小于或等于90％。
相应的，本发明还提供一种显示器件，包括本发明的阵列基板。
本发明技术方案，具有如下优点：
1.本发明技术方案提供的阵列基板，包括吸氢层，吸氢层，所述吸氢层位于所述含氢层和所述氧化物半导体薄膜晶体管之间，所述吸氢层的材料包括氧化物半导体材料。由于所述吸氢层的材料包括氧化物半导体材料，所述氧化物半导体材料含有一定量的氧元素，因此氢离子容易被所述吸氢层所吸收，所述吸氢层有效的阻挡氢离子扩散至氧化物半导体薄膜晶体管的沟道中，有效的降低氧化物半导体薄膜晶体管的阈值电压的负向偏移。
2.进一步，所述吸氢层的材料为氧化铟镓锌，所述氧化铟镓锌中含有一定量的氧元素，氢离子容易吸附在氧化铟镓锌内，所述吸氢层有效的阻挡氢扩散至氧化物半导体薄膜晶体管的沟道中，有效的降低氧化物半导体薄膜晶体管的阈值电压发生负向偏移。
3.进一步，所述吸氢层包括第一吸氢层，第一吸氢层用于吸收第一含氢绝缘层中的氢，第一吸氢层阻挡第一含氢绝缘层中的氢扩散至氧化物半导体薄膜晶体管的沟道中。
4.进一步，吸氢层还包括第二吸氢层，第二吸氢层用于吸收来自介质层上方的薄膜封装层中的氢，第二吸氢层阻挡薄膜封装层中的氢扩散至氧化物半导体薄膜晶体管的沟道中。第二吸氢层呈绝缘性，能避免所述第二吸氢层与其他导电膜层(如阳极层)之间电学连接，避免影响导电膜层正常工作，且第二吸氢层能够吸收存储更多的氢，更好的隔离氢离子扩散到氧化物半导体薄膜晶体管的沟道内。吸氢层包括第一吸氢层和第二吸氢层时起到双向吸氢的作用，能更好的阻挡氢扩散至氧化物半导体薄膜晶体管的沟道中，更好的降低氧化物半导体薄膜晶体管的阈值电压发生负向偏移。
5.进一步，所述第一吸氢层具有导电性，所述第一吸氢层的导电性适于在第一吸氢层经过吸氢后提高；所述第一吸氢层位于部分的第一含氢绝缘层和所述氧化物半导体薄膜晶体管之间；第一吸氢层不仅能起到吸氢的作用，第一吸氢层还能作为所述氧化物半导体薄膜晶体管的第二栅极，使得氧化物半导体薄膜晶体管具有双栅结构，双栅结构能够使得氧化物半导体有源层背向基板一侧的表面附近以及朝向基板一侧的表面附近均具有沟道电流路径，增大了氧化物半导体薄膜晶体管的工作电流。
6.本发明技术方案提供的阵列基板的制备方法中，形成吸氢层，吸氢层位于所述含氢层和所述氧化物半导体薄膜晶体管之间，所述吸氢层的材料包括氧化物半导体材料。由于所述吸氢层的材料包括氧化物半导体材料，所述氧化物半导体材料含有一定量的氧元素，因此氢离子容易被所述吸氢层所吸收，所述吸氢层有效的阻挡氢离子扩散至氧化物半导体薄膜晶体管的沟道中，有效的降低氧化物半导体薄膜晶体管的阈值电压的负向偏移。
7.进一步，形成所述吸氢层的步骤包括形成第一吸氢层，第一吸氢层用于吸收第一含氢绝缘层中的氢，第一吸氢层阻挡第一含氢绝缘层中的氢扩散至氧化物半导体薄膜晶体管的沟道中。
8.进一步，形成所述第一吸氢层的工艺包括物理气相沉积工艺，在形成所述第一吸氢层采用的物理气相沉积工艺中，采用的总气体的成分包括含氧气体，所述含氧气体的流量占据总气体的流量的比例大于或等于50％，且小于或等于90％，所述含氧气体的流量较大，使得第一吸氢层中的氧空位浓度较多，使得第一吸氢层呈绝缘性，使得第一吸氢层能够吸收存储更多的氢，更好的隔离氢离子扩散到氧化物半导体薄膜晶体管的沟道内。
9.进一步，所述第一吸氢层具有导电性，所述第一吸氢层的导电性适于在第一吸氢层经过吸氢后提高。形成所述氧化物半导体薄膜晶体管之后，所述第一吸氢层与所述氧化物半导体薄膜晶体管相对。所述氧化物半导体薄膜晶体管包括氧化物半导体有源层、以及位于所述氧化物半导体有源层背向所述基底一侧的第一栅极，所述第一吸氢层作为所述氧化物半导体薄膜晶体管的第二栅极。第一吸氢层还能作为所述氧化物半导体薄膜晶体管的第二栅极，使得氧化物半导体薄膜晶体管具有双栅结构，双栅结构能够使得氧化物半导体有源层背向基板一侧的表面附近以及朝向基板一侧的表面附近均具有沟道电流路径，增大了氧化物半导体薄膜晶体管的工作电流。
形成所述第一吸氢层的步骤包括：在所述第一含氢绝缘层背向所述基板的表面上沉积第一吸氢膜；图形化所述第一吸氢膜以形成位于部分第一含氢绝缘层表面的第一吸氢层；形成所述第一吸氢膜的工艺包括物理气相沉积工艺，在形成所述第一吸氢膜采用的物理气相沉积工艺中，采用的总气体的成分包括含氧气体，所述含氧气体的流量占据总气体的流量的比例小于或等于30％，所述含氧气体的流量较小，保证第二吸氢层具有导电性。
10.进一步，形成所述吸氢层的步骤还包括形成第二吸氢层，所述第二吸氢层用于吸收来自介质层上方的薄膜封装层中的氢，第二吸氢层阻挡薄膜封装层中的氢扩散至氧化物半导体薄膜晶体管的沟道中。所述第二吸氢层呈绝缘性，能避免所述第二吸氢层与其他导电膜层(如阳极层)之间电学连接，避免影响导电膜层的正常工作，所述第二吸氢层呈绝缘性，相应的，第二吸氢层能够吸收存储更多的氢，更好的隔离氢离子扩散到氧化物半导体薄膜晶体管的沟道内。
进一步，形成所述第二吸氢层的工艺包括物理气相沉积工艺，在形成所述第二吸氢层采用的物理气相沉积工艺中，采用的总气体的成分包括含氧气体，所述含氧气体的流量占据总气体的流量的比例大于或等于50％，且小于或等于90％，所述含氧气体的流量较大，保证第二吸氢层呈绝缘性，使得第二吸氢层能够吸收存储更多的氢，更好的隔离氢离子扩散到氧化物半导体薄膜晶体管的沟道内。
当所述吸氢层包括第一吸氢层和第二吸氢层时，起到双向吸氢的作用，能够更好的阻挡氢扩散至氧化物半导体薄膜晶体管的沟道中，更好的降低氧化物半导体薄膜晶体管的阈值电压发生负向偏移。
11.本发明技术方案提供的显示器件中，包括本发明的阵列基板，由于吸氢层有效的阻挡氢离子扩散至氧化物半导体薄膜晶体管的沟道中，因此降低氧化物半导体薄膜晶体管的阈值电压发生负向偏移，提高了显示器件的性能。
附图说明
为了更清楚地说明本发明具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1至图5为本发明一实施例提供的阵列基板制备过程的示意图；
图5为本发明一实施例提供的阵列基板的结构示意图；
图6至图7为本发明另一实施例提供的阵列基板制备过程的示意图；
图7为本发明另一实施例提供的阵列基板的结构示意图；
图8为本发明又一实施例提供的阵列基板的结构示意图；
图9至图13为本发明又一实施例提供的阵列基板制备过程的示意图；
图13为本发明又一实施例提供的阵列基板的结构示意图；
图14至图15为本发明又一实施例提供的阵列基板制备过程的示意图；
图15为本发明又一实施例提供的阵列基板的结构示意图。
具体实施方式
正如背景技术所述，现有技术中阵列基板的薄膜晶体管的阈值电压会发生严重的负向偏移。
一种阵列基板，包括：基板；位于所述基板上的第一绝缘层；位于第一绝缘层和基板之间的第二绝缘层，位于部分所述第一绝缘层背向所述基板一侧的薄膜晶体管，薄膜晶体管的沟道层为氧化铟镓锌(IGZO)；位于所述第一绝缘层上的介质层，所述介质层覆盖所述薄膜晶体管；位于介质层上的平坦层，所述平坦层和部分厚度的介质层中具凹槽；位于所述凹槽中和部分平坦层上的阳极层；位于阳极层上的发光层；位于发光层上的阴极层；位于所述平坦层上、阴极层上的薄膜封装层。
所述第一绝缘层的材料为氧化硅，第二绝缘层的材料为氮化硅，所述第二绝缘层采用氮化硅可以较好的阻挡第二绝缘层下方膜层中水氧入侵，或者阻挡空气中或高温高湿环境下的水氧入侵。薄膜封装层包括无机薄膜层，无机薄膜层的材料为氮化硅，采用氮化硅的无机薄膜层使得薄膜封装层能较好的阻挡空气中或高温高湿环境下的水氧入侵。然而由于第二绝缘层采用氮化硅，无机薄膜层的材料为氮化硅，氮化硅内含富氢，氮化硅内的氢随着高温制程会扩散至薄膜晶体管的沟道层，而沟道层为氧化铟镓锌时受到氢入侵的影响较大，导致薄膜晶体管的阈值电压发生较大的偏移。
虽然，在一些方法中提出了，采用不导电的吸氢层设置在薄膜晶体管的内部膜层之间的位置，吸氢层包括彼此间隔开的微粒，微粒包括镍、钯或者铂，但是这些吸氢层起到的效果还有待提高。
在此基础上，本发明实施例提供一种阵列基板，包括：含氢层；氧化物半导体薄膜晶体管；吸氢层，吸氢层位于含氢层和所述氧化物半导体薄膜晶体管之间，所述吸氢层的材料包括氧化物半导体材料。所述阵列基板能够有效的降低氧化物半导体薄膜晶体管的阈值电压发生负向偏移。
图1至图5为本发明一实施例提供的阵列基板制备过程的结构示意图。下面参考图1至图5进行具体的介绍。
参考图1，提供基板100。
本实施例中，基板100为透明基板，如玻璃基板。在其他实施例中，基板100为半导体衬底基板，如硅基板。基板100为柔性或者刚性的基板。
继续参考图1，在基板100上形成第一含氢绝缘层110。
所述第一含氢绝缘层110的材料包括氮化硅。所述第一含氢绝缘层110采用氮化硅可以较好的阻挡第一含氢绝缘层110下方膜层中水氧入侵，或者阻挡空气中或高温高湿环境下的水氧入侵。
需要说明的是，在其他实施例中，在形成第一含氢绝缘层110之前，还可以包括：在基板100上形成底层器件层(未图示)，底层器件层包括若干底层薄膜晶体管，所述底层薄膜晶体管的沟道层为多晶硅或非晶硅。形成第一含氢绝缘层110之后，第一含氢绝缘层110位于所述底层器件层上。
参考图2，在第一含氢绝缘层110背向基板100的一侧形成第一吸氢层120，第一吸氢层120的材料包括氧化物半导体材料。
由于第一吸氢层120的材料为氧化物半导体材料，氧化物半导体材料含有一定量的氧元素，因此第一含氢绝缘层110中氢离子容易被第一吸氢层120所吸收，第一吸氢层120用于吸收第一含氢绝缘层110中的氢，有效的降低第一含氢绝缘层110中氢扩散至后续的氧化物半导体薄膜晶体管的沟道中，有效的降低氧化物半导体薄膜晶体管的阈值电压发生负向偏移。
在一个具体的实施例中，第一吸氢层120的材料为氧化铟镓锌，氧化铟镓锌中含有一定量的氧元素，氢离子易吸附在氧化铟镓锌内，第一吸氢层120有效的降低第一含氢绝缘层110中氢扩散至后续的氧化物半导体薄膜晶体管的沟道中，降低氧化物半导体薄膜晶体管的阈值电压的负向偏移。
本实施例中，所述第一吸氢层120呈绝缘性，相应的，使得第一吸氢层120能够吸收存储更多的氢，更好的阻挡第一含氢绝缘层110中的氢扩散到后续的氧化物半导体薄膜晶体管的沟道内。所述第一吸氢层120呈绝缘性，第一吸氢层120中载子浓度小于1E16/cm3，如小于或者等于1E15/cm3。
在一个实施例中，第一吸氢层120的厚度的取值范围小于或等于500埃。在一个具体的实施例中，第一吸氢层120的厚度的取值范围大于或等于100埃，且小于或等于500埃，如100埃、150埃、200埃、300埃、400埃、500埃。第一吸氢层120的厚度小于或等于500埃，使得第一吸氢层120的厚度不至于过厚，这样形成第一吸氢层120的工艺时间降低，工艺效率提高。所述第一吸氢层120的厚度的取值范围大于或等于100埃，保证一定的吸氢能力，能满足对第一含氢绝缘层110中氢的吸收需求。
本实施例中，第一吸氢层120整面覆盖第一含氢绝缘层110，使得第一吸氢层120的面积较大，使得第一吸氢层120能存储更多的氢，更好的阻挡第一含氢绝缘层110中的氢离子扩散到氧化物半导体薄膜晶体管的沟道内。
所述第一吸氢层120整面覆盖所述第一含氢绝缘层110，形成所述第一吸氢层的工艺包括沉积工艺，如物理气相沉积工艺。
在形成第一吸氢层120采用的物理气相沉积工艺中，采用的总气体的成分包括含氧气体，含氧气体的流量占据总气体的流量的比例大于或等于50％，且小于或等于90％，含氧气体的流量较大，使得第一吸氢层120中的氧空位浓度较大，保证第一吸氢层120呈绝缘性。第一吸氢层120呈绝缘性，使得第一吸氢层120能够吸收存储更多的氢，更好的阻挡氢离子扩散到氧化物半导体薄膜晶体管的沟道内。在一个具体的实施例中，含氧气体为氧气，所述总气体的成分还包括Ar，Ar用以轰击物理气相沉积工艺中的靶材。
在其他实施例中，第一吸氢层部分覆盖第一含氢绝缘层110，形成第一吸氢层的步骤包括：在所述第一含氢绝缘层110上沉积第一吸氢膜；刻蚀去除部分第一吸氢膜，以形成第一吸氢层。
参考图3，在第一吸氢层120背向基板100的一侧形成第二绝缘层130。
所述第二绝缘层130的材料包括氧化硅。所述第二绝缘层130用于作为底层器件层和后续位于第二绝缘层130上的氧化物半导体薄膜晶体管之间的隔离缓冲层，或者，作为基板100和后续位于第二绝缘层130上的氧化物半导体薄膜晶体管之间的隔离缓冲层。第二绝缘层130与后续位于第二绝缘层130上的氧化物半导体薄膜晶体管中的有源层接触，使得第二绝缘层130与后续氧化物半导体薄膜晶体管中的有源层之间具有较好的界面特性，第二绝缘层130与氧化物半导体薄膜晶体管中的有源层之间的缺陷较少。
在一个实施例中，所述第二绝缘层130与所述第一吸氢层120接触。在另一个实施例中，所述第二绝缘层130与所述第一吸氢层120不接触。
参考图4，在第二绝缘层130背向所述基板100的一侧形成氧化物半导体薄膜晶体管和介质层140，所述介质层140覆盖所述氧化物半导体薄膜晶体管的侧部和顶部。
所述氧化物半导体薄膜晶体管包括氧化物半导体有源层151、位于所述氧化物半导体有源层151背向所述基板100一侧的栅介质层152、以及位于所述栅介质层152背向所述氧化物半导体有源层151一侧的第一栅极153。所述氧化物半导体有源层151的材料包括氧化铟镓锌。
具体的，形成所述氧化物半导体薄膜晶体管和介质层140的步骤包括：在第二绝缘层130背向基板100的一侧形成氧化物半导体薄膜晶体管；在第二绝缘层130背向基板100的一侧形成第一介质层141，第一介质层141覆盖氧化物半导体薄膜晶体管的侧部和顶部；在第一介质层141中形成第一接触孔(未图示)；在第一接触孔中以及部分第一介质层141上形成源漏极160，源漏极160与氧化物半导体有源层151接触；之后，在第一介质层141上形成第二介质层142，第二介质层142覆盖源漏极160；第一介质层141和第二介质层142构成介质层140。
第一介质层141的材料包括氧化硅。第二介质层142的材料包括氧化硅。
当形成底层器件层时，还包括：在形成第二介质层142之前，形成贯穿第一介质层141、第二绝缘层130和第一含氢绝缘层110的第二接触孔(未图示)；在第二接触孔中形成第二插塞(未图示)，第二插塞与底层器件层电学连接；形成第二介质层142之后，第二介质层142覆盖第二插塞。
参考图5，在第二介质层142中形成第一凹槽(未图示)；在介质层140上形成平坦层170，平坦层170中具有第二凹槽(未图示)，第二凹槽位于第一凹槽上；在平坦层170背向基板100一侧的部分表面上、以及第一凹槽和第二凹槽中形成阳极层180。所述第一凹槽和第二凹槽构成了凹槽。
本实施例中，阳极层180与源漏极160电学连接。
当形成底层器件层时，所述凹槽位于第二插塞上，所述阳极层与所述第二插塞电学连接，或者，所述凹槽位于所述源漏极上，所述阳极层与所述源漏极电学连接。
本实施例中，还包括：在平坦层170上形成像素定义层(未图示)；在像素定义层中形成位于阳极层180上的发光层(未图示)；在发光层上形成阴极层(未图示)；在平坦层170、像素定义层和阴极层上形成薄膜封装层。薄膜封装层包括若干交错层叠的有机薄膜层和无机薄膜层，无机薄膜层的材料为氮化硅，氮化硅的无机薄膜层使得薄膜封装层能较好的阻挡空气中或高温高湿环境下的水氧入侵。无机薄膜层采用的氮化硅中含有氢。
相应的，本实施例还提供一种阵列基板，参考图5，包括：基板100；位于基板100上的第一含氢绝缘层110；位于部分第一含氢绝缘层110背向基板100一侧的氧化物半导体薄膜晶体管；位于第一含氢绝缘层110和氧化物半导体薄膜晶体管之间的第一吸氢层120，第一吸氢层120的材料包括氧化物半导体材料，第一吸氢层120呈绝缘性。
本实施例中，所述基板100参考前述内容，不再详述。
在一个具体的实施例中，所述第一吸氢层120的材料包括氧化铟镓锌。
本实施例中，第一吸氢层120整面覆盖第一含氢绝缘层110。在其他实施例中，第一吸氢层覆盖部分第一含氢绝缘层。
本实施例中，所述第一吸氢层120呈绝缘性，第一吸氢层120中载子浓度小于1E16/cm3，如小于或者等于1E15/cm3。
在一个具体的实施例中，第一吸氢层120的厚度小于或等于500埃。在一个具体的实施例中，第一吸氢层120的厚度大于或等于100埃，且小于或等于500埃，例如为100埃、150埃、200埃、300埃、400埃、500埃。
所述阵列基板还包括：位于第一吸氢层120背向基板100一侧的第二绝缘层130；所述氧化物半导体薄膜晶体管位于部分第二绝缘层130背向基板100的一侧。第二绝缘层130的材料为氧化硅。在一个实施例中，第二绝缘层130与第一吸氢层120接触。在另一个实施例中，第二绝缘层130与第一吸氢层120不接触。
所述第一含氢绝缘层110的材料包括氮化硅。
所述氧化物半导体薄膜晶体管包括氧化物半导体有源层151、位于氧化物半导体有源层151背向基板100一侧的栅介质层152、以及位于栅介质层152背向氧化物半导体有源层151一侧的第一栅极153；位于氧化物半导体有源层151上的源漏极160，源漏极160与氧化物半导体有源层151连接。
所述阵列基板还包括：位于第二绝缘层130上且覆盖氧化物半导体薄膜晶体管的介质层140。介质层140包括第一介质层141和第二介质层142。第一介质层141的材料包括氧化硅，第二介质层142的材料包括氧化硅。
所述源漏极160位于第一介质层141中以及部分第一介质层141的顶面。第二介质层142覆盖源漏极160。
所述阵列基板还包括：位于介质层140背向基板一侧的平坦层170；阳极层180，阳极层180贯穿平坦层170、第二介质层142且延伸至平坦层170背向所述基板100一侧的部分表面。
所述阵列基板还包括：位于介质层140背向所述基板的一侧的薄膜封装层。薄膜封装层覆盖平坦层和所述阳极层。薄膜封装层参考前述内容。
所述阵列基板还包括：位于阳极层180上的阴极层(未图示)，所述阴极层位于薄膜封装层和所述阳极层之间；位于所述阳极层180和所述阴极层之间的发光层(未图示)。
需要说明的是，阵列基板还可以包括：位于所述基板100和第二绝缘层110之间的底层器件层(未图示)，所述底层器件层包括若干底层薄膜晶体管，所述底层薄膜晶体管的沟道层为多晶硅或非晶硅。当所述阵列基板包括底层器件层时，所述阵列基板还包括：贯穿所述第一介质层141、第二绝缘层130和第一含氢绝缘层110的第二插塞(未图示)，所述第二插塞与底层器件层电学连接；第二介质层142覆盖所述第二插塞。
图6至图7为本发明另一实施例提供的阵列基板制备过程的结构示意图。图6为在图4基础上的示意图。
参考图6，在所述介质层140背向基板100的表面形成第二吸氢层200，所述第二吸氢层200呈绝缘性。
所述第二吸氢层200的材料包括氧化物半导体材料。在一个具体的实施例中，所述第二吸氢层200的材料为氧化铟镓锌。
所述第二吸氢层200用于吸收来自介质层140上方的薄膜封装层中的氢。薄膜封装层会在后续的工艺中形成。
本实施例中，所述吸氢层包括第一吸氢层120和第二吸氢层200。当所述吸氢层包括第一吸氢层120和第二吸氢层200时，起到双向吸氢的作用，能够更好的降低氢扩散至氧化物半导体薄膜晶体管的沟道中，更好的降低氧化物半导体薄膜晶体管的阈值电压发生负向偏移。
所述第二吸氢层200呈绝缘性，能避免所述第二吸氢层200与其他导电膜层(如阳极层)之间电学连接，避免影响导电膜层的正常工作。
所述第二吸氢层200呈绝缘性，第二吸氢200层能够吸收存储更多的氢，更好的隔离薄膜封装层中的氢扩散到氧化物半导体薄膜晶体管的沟道内。
本实施例中，所述第二吸氢层200呈绝缘性，第二吸氢层200中载子浓度小于1E16/cm3，如小于或者等于1E15/cm3。
形成第二吸氢层200的工艺包括物理气相沉积工艺，在形成第二吸氢层200采用的物理气相沉积工艺中，采用的总气体的成分包括含氧气体，所述含氧气体的流量占据总气体的流量的比例大于或等于50％，且小于或等于90％，所述含氧气体的流量较大，使得第二吸氢层200中的氧空位较多，使得第二吸氢层200呈绝缘性，使得第二吸氢层200能够吸收存储更多的氢，更好的隔离薄膜封装层中的氢扩散到氧化物半导体薄膜晶体管的沟道内。在一个具体的实施例中，所述含氧气体为氧气。总气体还包括Ar。
在一个实施例中，第二吸氢层200的厚度的取值范围小于等于500埃。
在一个具体的实施例中，第二吸氢层200的厚度大于或等于100埃，且小于或等于500埃，例如为100埃、200埃、300埃、400埃、500埃。第二吸氢层200的厚度的取值范围小于或等于500埃，使得形成第二吸氢层200的厚度不至于过厚，这样形成第二吸氢层200的工艺时间降低，工艺效率提高。第二吸氢层200的厚度的取值范围大于或等于100埃，使得第二吸氢层200保证一定的吸氢能力，满足对薄膜封装层中的氢的吸收能力。
在一个具体的实施例中，第二吸氢层200的厚度小于或等于第一吸氢层120的厚度。在其他实施例中，第二吸氢层200的厚度大于第一吸氢层120的厚度。
参考图7，在第二吸氢层200背向所述基板100的一侧形成平坦层270，平坦层270、第二吸氢层200和部分厚度的介质层270中具有凹槽(未图示)；在平坦层270背向基板100一侧的部分表面上、以及凹槽中形成阳极层280。
本实施例中，所述阳极层280与所述源漏极160电学连接。
当形成底层器件层时，所述凹槽位于第二插塞上，所述阳极层与所述第二插塞电学连接，或者，所述凹槽位于所述源漏极上，所述阳极层与所述源漏极电学连接。
本实施例中，还包括：在平坦层270上形成像素定义层；在像素定义层中形成位于阳极层280上的发光层；在发光层上形成阴极层；在所述平坦层270上、阴极层上形成薄膜封装层。所述薄膜封装层中含有氢。
所述薄膜封装层参照前述实施例的内容，不再详述。
相应的，本实施例还提供一种阵列基板，参考图7，图7提供的阵列基板与图5中阵列基板的区别在于：阵列基板不仅包括第一吸氢层120，还包括第二吸氢层200，第二吸氢层200位于薄膜封装层和介质层140之间，第二吸氢层200呈绝缘性。第一吸氢层120和第二吸氢层200时起到双向吸氢的作用，能够更好的阻挡氢扩散至氧化物半导体薄膜晶体管的沟道中，更好的降低氧化物半导体薄膜晶体管的阈值电压发生负向偏移。
具体的，所述第二吸氢层200位于介质层140和平坦层270之间。
阳极层280贯穿所述平坦层270、第二吸氢层200和部分厚度的介质层140且延伸至平坦层270背向基板100一侧的部分表面。
薄膜封装层位于第二吸氢层200背向基板100的一侧。第二吸氢层200的材料包括氧化物半导体材料。在一个具体的实施例中，第二吸氢层200的材料为氧化铟镓锌。所述第二吸氢层200用于吸收来薄膜封装层中的氢。
本实施例中，第二吸氢层200呈绝缘性，能避免第二吸氢层200与其他导电膜层(如阳极层280)之间电学连接，避免影响导电膜层的正常工作。第二吸氢层200呈绝缘性，使得第二吸氢层200能够吸收存储更多的氢，更好的阻挡氢扩散到氧化物半导体薄膜晶体管的沟道内。
本实施例中，所述第一吸氢层120呈绝缘性，第一吸氢层120中载子浓度小于1E16/cm3，如小于或者等于1E15/cm3。所述第二吸氢层200呈绝缘性，第二吸氢层200中载子浓度小于1E16/cm3，如小于或者等于1E15/cm3。
在一个具体的实施例中，所述第二吸氢层200的厚度的取值范围小于等于500埃。在一个具体的实施例中，所述第二吸氢层200的厚度的取值范围大于或等于100埃，且小于或等于500埃，例如为100埃、200埃、300埃、400埃、500埃。
关于图7提供的阵列基板与图6提供的阵列基板相同的部分，不再详述。
图8为本发明又一实施例提供的阵列基板的结构示意图。
本实施例的阵列基板(参考图8)与图7中的阵列基板的区别在于：吸氢层仅包括第二吸氢层300，第二吸氢层300位于薄膜封装层和介质层140之间，所述第二吸氢层300呈绝缘性。第二绝缘层130和第一含氢绝缘层110之间没有第一吸氢层。关于第二吸氢层300的特征描述请参考前述实施例中第二吸氢层200的特征描述。
本实施例中，阵列基板的制备方法包括：提供基板100；在基板100上形成第一含氢绝缘层110；在第一含氢绝缘层110背向基板100的一侧形成第二绝缘层130；在第二绝缘层130背向基板100的一侧形成氧化物半导体薄膜晶体管和介质层140，介质层140覆盖氧化物半导体薄膜晶体管的侧部和顶部，介质层140包括第一介质层141和第二介质层142；在介质层140背向基板100的表面形成第二吸氢层300；在第二吸氢层300背向基板100的一侧形成平坦层270，平坦层270、第二吸氢层300和部分厚度的介质层270中形成有凹槽(未图示)；在平坦层270背向基板100一侧的部分表面上、以及凹槽中形成阳极层280。
本实施例中，还包括：阳极层280之后，在平坦层270上形成像素定义层；在像素定义层中形成位于阳极层280上的发光层；在发光层上形成阴极层；之后，形成薄膜封装层，薄膜封装层覆盖平坦层270上和阴极层。
本实施例中，阳极层280与源漏极160电学连接。当形成底层器件层时，凹槽位于第二插塞上，阳极层与第二插塞电学连接，或者，凹槽位于所述源漏极上，阳极层与所述源漏极电学连接。
本实施例的阵列基板的制备方法与前一实施例相同的内容不再详述。
图9至图13为本发明又一实施例提供的阵列基板制备过程的结构示意图。
参考图9，提供基板400；在所述基板400上形成第一含氢绝缘层410。
第一含氢绝缘层410参照前述实施例关于第一含氢绝缘层110的描述。
需要说明的是，本实施例中，在形成第一含氢绝缘层410之前，还包括：在基板400上形成底层器件层D，底层器件层D包括若干底层薄膜晶体管，底层薄膜晶体管的沟道层为多晶硅或非晶硅。形成第一含氢绝缘层410之后，第一含氢绝缘层410位于底层器件层D上。在其他实施例中，不形成底层器件层。
参考图10，在部分第一含氢绝缘层410背向基板400的一侧形成第一吸氢层420，第一吸氢层420的材料包括氧化物半导体材料，第一吸氢层420具有导电性。
形成第一吸氢层420的步骤包括：在第一含氢绝缘层410背向基板400的一侧表面沉积第一吸氢膜(未图示)；图形化第一吸氢膜以形成位于部分基板400上的第一吸氢层420。第一吸氢层420位于第一含氢绝缘层410背向基板400一侧的部分表面。
形成第一吸氢膜的工艺包括沉积工艺，例如物理气相沉积工艺。在形成第一吸氢膜采用的物理气相沉积工艺中，采用的总气体的成分包括含氧气体，含氧气体的流量占据总气体的流量的比例小于或等于30％，含氧气体的流量较小，使得第一吸氢层中的氧空位浓度较小，保证第一吸氢层具有导电性。在一个具体的实施例中，含氧气体为氧气，总气体还包括Ar。
所述第一吸氢层420具有导电性，所述第一吸氢层420的导电性适于在第一吸氢层420经过吸氢后提高。所述第一吸氢层420中载子浓度大于或等于1E16/cm3。具体的，在第一吸氢层420吸氢之前，第一吸氢层420中载子浓度为1E16/cm3～1E20/cm3。在第一吸氢层420吸氢之后，第一吸氢层420中载子浓度大于1E20/cm3。
在第一吸氢层420吸氢之前，第一吸氢层420的材料具有价带、导带以及位于价带和导带之间的费米能级，第一吸氢层420吸收氢会引起费米能级向导带移动，甚至费米能级与所述导带重合，使得第一吸氢层420的导电能力提高。
在一个实施例中，第一吸氢层420的厚度大于或等于500埃。在一个具体的实施例中，第一吸氢层420的厚度的取值范围大于或等于500埃，且小于或等于1500埃，例如500埃、800埃、1000埃、1200埃、1500埃。使得第一吸氢层420具有较好的吸氢能力。在一个优选的实施例中，第一吸氢层420的厚度的取值范围大于或等于900埃，且小于或等于1100埃。
参考图11，在第一含氢绝缘层410背向基板400一侧形成覆盖第一吸氢层420的第二绝缘层430。
第二绝缘层430参照前述实施例中第二绝缘层130的描述。本实施例中，第一吸氢层420位于部分第二绝缘层430和部分第一含氢绝缘层410之间。在一个实施例中，第二绝缘层430与第一吸氢层420以及第一含氢绝缘层410接触。
参考图12，在第二绝缘层430背向基板400的一侧形成氧化物半导体薄膜晶体管和介质层440，所述介质层440覆盖所述氧化物半导体薄膜晶体管的侧部和顶部。
所述氧化物半导体薄膜晶体管包括氧化物半导体有源层451、位于所述氧化物半导体有源层451背向基板400一侧的栅介质层452、以及位于栅介质层452背向氧化物半导体有源层451一侧的第一栅极453。
形成所述氧化物半导体薄膜晶体管和介质层440的步骤包括：在第二绝缘层430背向基板400的一侧形成氧化物半导体薄膜晶体管；在第二绝缘层430背向基板400的一侧形成第一介质层441，第一介质层441覆盖氧化物半导体薄膜晶体管的侧部和顶部；在第一介质层441中形成第一接触孔(未图示)，在第一接触孔中以及部分第一介质层441上形成源漏极460，源漏极460与氧化物半导体有源层451接触；形成源漏极460之后，在第一介质层441上形成第二介质层442，第二介质层442覆盖源漏极460；第一介质层441和第二介质层442构成介质层440。
在一个具体的实施例中，第一吸氢层420在基板400上的投影面积大于氧化物半导体有源层451在基板上的投影面积，且第一吸氢层420在基板400上的投影面积与氧化物半导体有源层451在基板400上的投影面积之差小于或等于1um2。这样的好处在于：利于氧化物半导体有源层451的平坦性，且避免第一吸氢层420与底层的其导电膜层之间产生较大的寄生电容。
第一介质层441参照前述实施例中第一介质层141的描述，第二介质层442参照前述实施例中第二介质层142的描述。
本实施例中，还包括：在形成第二介质层442之前，形成贯穿第一介质层441、第二绝缘层430和第一含氢绝缘层410的第二接触孔(未图示)；在第二接触孔中形成第二插塞461，第二插塞461与底层器件层电学连接；形成第二介质层442之后，第二介质层442覆盖所述第二插塞461。
本实施例中，第一吸氢层420与所述氧化物半导体薄膜晶体管相对设置，所述第一吸氢层420作为所述氧化物半导体薄膜晶体管的第二栅极，使得氧化物半导体薄膜晶体管具有双栅结构，双栅结构能够使得氧化物半导体有源层451背向基板400一侧的表面附近以及朝向基板400一侧的表面附近均具有沟道电流路径，增大了氧化物半导体薄膜晶体管的工作电流。
参考图13，在所述第二介质层442中形成第一凹槽(未图示)；在所述介质层440上形成平坦层470，所述平坦层470中具有第二凹槽(未图示)，所述第二凹槽位于所述第一凹槽上；在所述平坦层470背向基板400一侧的部分表面上、以及所述第一凹槽和第二凹槽中形成阳极层480。所述第一凹槽和第二凹槽构成了凹槽。
本实施例中，所述阳极层480与所述第二插塞461电学连接。在其他实施中，阳极层与氧化物半导体薄膜晶体管中的源漏极电学连接。
本实施例中，还包括：在所述平坦层470上形成像素定义层(未图示)；在所述像素定义层中形成位于阳极层480上的发光层(未图示)；在发光层上形成阴极层(未图示)；在所述平坦层470上、阴极层上形成薄膜封装层。所述薄膜封装层的描述参照前述实施例，不在详述。
相应的，本实施例还提供一种阵列基板，参考图13，包括：基板400；位于所述基板400上的第一含氢绝缘层410；位于部分第一含氢绝缘层410背向所述基板400一侧的氧化物半导体薄膜晶体管；位于部分第一含氢绝缘层410和氧化物半导体薄膜晶体管之间的第一吸氢层420，第一吸氢层420的材料包括氧化物半导体材料，第一吸氢层420具有导电性。
所述阵列基板还包括：位于第一含氢绝缘层410背向基板400一侧且覆盖第一吸氢层420的第二绝缘层430；氧化物半导体薄膜晶体管位于部分第二绝缘层430背向所述基板400的一侧。第二绝缘层430的材料为氧化硅。
第一吸氢层420位于部分第二绝缘层430和部分第一含氢绝缘层410之间且与氧化物半导体薄膜晶体管相对。
所述氧化物半导体薄膜晶体管包括氧化物半导体有源层451、位于氧化物半导体有源层451背向基板400一侧的栅介质层452、以及位于栅介质层452背向氧化物半导体有源层451一侧的第一栅极453；位于氧化物半导体有源层151上的源漏极460，源漏极460与氧化物半导体有源层151连接；第一吸氢层420作为氧化物半导体薄膜晶体管的第二栅极。在一个实施例中，第二栅极与第一栅极电学连接，使得能同步控制第一栅极和第二栅极，无需分别给第一栅极和第二栅极施加驱动信号，驱动氧化物半导体薄膜晶体管工作的驱动电路得到简化。在另一个实施例中，第一栅极和第二栅极没有电学连接，需要分别给第一栅极和第二栅极施加驱动信号。
在一个具体的实施例中，第一吸氢层420的厚度参照前述关于第一吸氢层420的描述，不再详述。在一个具体的实施例中，第一吸氢层420在基板400上的投影面积的特点参照前述内容，不在详述。
所述第一吸氢层420具有导电性，述第一吸氢层420的导电性适于在第一吸氢层420经过吸氢后提高。第一吸氢层420中载子浓度大于或等于1E16/cm3。具体的，在第一吸氢层420吸氢之前，第一吸氢层420中载子浓度为1E16/cm3～1E20/cm3。在第一吸氢层420吸氢之后，第一吸氢层420中载子浓度大于1E20/cm3。
所述阵列基板还包括：位于第二绝缘层430上且覆盖氧化物半导体薄膜晶体管的介质层440；位于介质层440背向基板400的一侧的薄膜封装层。薄膜封装层包括若干交错层叠的有机薄膜层和无机薄膜层，所述无机薄膜层的材料为氮化硅。介质层440包括第一介质层441和第二介质层442。第一介质层441的材料包括氧化硅，第二介质层442的材料包括氧化硅。
所述源漏极160位于第一介质层141中以及部分第一介质层141的顶面。所述第二介质层142覆盖所述源漏极160。
所述阵列基板还包括：位于介质层440背向基板400一侧的平坦层470；阳极层480，阳极层480贯穿平坦层470、第二介质层442且延伸至所述平坦层470背向基板400一侧的部分表面；薄膜封装层，薄膜封装层覆盖平坦层470和阳极层480；位于阳极层480上的阴极层(未图示)，阴极层位于薄膜封装层和阳极层480之间；位于阳极层180和阴极层之间的发光层(未图示)。所述薄膜封装层的描述参照前述实施例，不在详述。
需要说明的是，阵列基板还可以包括：位于基板和第一含氢绝缘层410之间的底层器件层(未图示)，所述底层器件层包括若干底层薄膜晶体管，所述底层薄膜晶体管的沟道层为多晶硅或非晶硅。当所述阵列基板包括底层器件层时，所述阵列基板还包括：贯穿所述第一介质层441、第二绝缘层430和第一含氢绝缘层410的第二插塞461，所述第二插塞461与底层器件层电学连接；第二介质层442覆盖所述第二插塞。
本实施例中，所述阳极层480与所述第二插塞461电学连接。在其他实施中，阳极层与氧化物半导体薄膜晶体管中源漏极电学连接。
图14至图15为本发明又一实施例提供的阵列基板制备过程的结构示意图。图14为在图12基础上的示意图。
参考图14，在所述介质层440背向基板400的表面形成第二吸氢层500。
第二吸氢层500中载子浓度、材料、厚度、作用，请参照前述实施例中第二吸氢层200的描述，不再详述。
参考图15，在第二吸氢层500背向基板400的一侧形成平坦层570，平坦层570、第二吸氢层500和部分厚度的介质层470中具有凹槽(未图示)；在平坦层570背向基板400一侧的部分表面上、以及凹槽中形成阳极层580。
本实施例中，所述阳极层580与所述第二插塞461电学连接。在其他实施例中，阳极层与氧化物半导体薄膜晶体管中源漏极电学连接。
本实施例中，还包括：在平坦层上形成像素定义层(未图示)；在所述像素定义层中形成位于阳极层580上的发光层(未图示)；在发光层上形成阴极层(未图示)；在平坦层570和像素定义层上、以及阴极层上形成薄膜封装层。所述薄膜封装层参照前述实施例的描述，不再详述。
相应的，本实施例还提供一种阵列基板，参考图15，图15提供的阵列基板与图13中阵列基板的区别为：阵列基板不仅包括第一吸氢层420，还包括第二吸氢层500，第二吸氢层500位于介质层440背向基板400的表面。
具体的，所述第二吸氢层500位于介质层440和平坦层570之间。阳极层580贯穿所述平坦层570、第二吸氢层500和部分厚度的介质层440且延伸至平坦层570背向基板400一侧的部分表面。薄膜封装层位于所述第二吸氢层500背向基板400的一侧。第二吸氢层500中载子浓度、材料、厚度、作用参照前述实施例中第二吸氢层200的描述，不再详述。
相应的，本发明的又一实施例还提供一种显示器件，包括上述的阵列基板。
显然，上述实施例仅仅是为清楚地说明所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引伸出的显而易见的变化或变动仍处于本发明创造的保护范围之中。

Claims (26)

1.一种阵列基板，其特征在于，包括：
含氢层；所述含氢层包括第一含氢绝缘层；
氧化物半导体薄膜晶体管，所述氧化物半导体薄膜晶体管包括第一栅极；
吸氢层，所述吸氢层位于所述含氢层和所述氧化物半导体薄膜晶体管之间，所述吸氢层的材料包括氧化物半导体材料；
所述吸氢层包括第一吸氢层，所述第一吸氢层位于部分所述第一含氢绝缘层和所述氧化物半导体薄膜晶体管之间；所述第一吸氢层具有导电性，所述第一吸氢层的导电性适于在第一吸氢层经过吸氢后提高；第一吸氢层作为所述氧化物半导体薄膜晶体管的第二栅极。
2.根据权利要求1所述的阵列基板，其特征在于，所述吸氢层的材料为氧化铟镓锌。
3.根据权利要求1或2所述的阵列基板，其特征在于，还包括：
基板；
所述第一含氢绝缘层位于所述基板上；
所述氧化物半导体薄膜晶体管位于部分所述第一含氢绝缘层背向所述基板的一侧。
4.根据权利要求3所述的阵列基板，其特征在于，还包括：
所述第一含氢绝缘层的材料为氮化硅。
5.根据权利要求3所述的阵列基板，其特征在于，
所述第一吸氢层中载子浓度大于或等于1E16/cm3。
6.根据权利要求3所述的阵列基板，其特征在于，
所述第一吸氢层的厚度的取值范围大于或等于500埃。
7.根据权利要求6所述的阵列基板，其特征在于，
所述第一吸氢层的厚度的取值范围大于或等于500埃，且小于或等于1500埃。
8.根据权利要求3所述的阵列基板，其特征在于，
所述氧化物半导体薄膜晶体管包括氧化物半导体有源层；
所述第一栅极位于所述氧化物半导体有源层背向所述基板 的一侧。
9.根据权利要求8所述的阵列基板，其特征在于，
所述第一吸氢层在所述基板上的投影面积大于所述氧化物半导体有源层在所述基板上的投影面积，且第一吸氢层在所述基板上的投影面积与所述氧化物半导体有源层在所述基板上的投影面积之差小于或等于1um2。
10.根据权利要求8所述的阵列基板，其特征在于，
所述阵列基板还包括：位于所述第一含氢绝缘层背向所述基板一侧且覆盖所述第一吸氢层的第二绝缘层；所述氧化物半导体薄膜晶体管位于部分所述第二绝缘层背向所述基板的一侧。
11.根据权利要求10所述的阵列基板，其特征在于，
所述第二绝缘层的材料为氧化硅。
12.根据权利要求3所述的阵列基板，其特征在于，还包括：位于所述第一含氢绝缘层上且覆盖所述氧化物半导体薄膜晶体管的介质层；
所述含氢层还包括薄膜封装层，所述薄膜封装层位于所述介质层背向所述基板的一侧；
所述吸氢层还包括第二吸氢层，所述第二吸氢层位于所述薄膜封装层和所述介质层之间，所述第二吸氢层呈绝缘性。
13.根据权利要求12所述的阵列基板，其特征在于，
所述第二吸氢层的厚度的取值范围小于或等于500埃。
14.根据权利要求13所述的阵列基板，其特征在于，
所述第二吸氢层的厚度的取值范围大于或等于100埃，且小于或等于500埃。
15.根据权利要求12所述的阵列基板，其特征在于，
所述阵列基板还包括：位于所述第二吸氢层背向所述基板一侧的平坦层；阳极层，贯穿所述平坦层、所述第二吸氢层和部分厚度的所述介质层且延伸至所述平坦层背向所述基板一侧的部分表面；所述薄膜封装层覆盖所述平坦层和所述阳极层。
16.一种阵列基板的制备方法，其特征在于，包括：
形成含氢层；形成所述含氢层的步骤包括：形成第一含氢绝缘层；
形成氧化物半导体薄膜晶体管，所述氧化物半导体薄膜晶体管包括第一栅极；
形成吸氢层，所述吸氢层位于所述含氢层和所述氧化物半导体薄膜晶体管之间，所述吸氢层的材料包括氧化物半导体材料；
形成所述吸氢层的步骤包括：形成第一吸氢层，所述第一吸氢层位于部分所述第一含氢绝缘层和所述氧化物半导体薄膜晶体管之间；所述第一吸氢层具有导电性，所述第一吸氢层的导电性适于在第一吸氢层经过吸氢后提高；第一吸氢层作为所述氧化物半导体薄膜晶体管的第二栅极。
17.根据权利要求16所述的阵列基板的制备方法，其特征在于，还包括：提供基板；所述形成第一含氢绝缘层的步骤为：在所述基板上形成第一含氢绝缘层；所述形成所述第一吸氢层的步骤包括：在所述第一含氢绝缘层背向所述基板的一侧形成第一吸氢层；所述形成所述氧化物半导体薄膜晶体管的步骤包括：在所述第一吸氢层背向所述基板的一侧形成氧化物半导体薄膜晶体管。
18.根据权利要求17所述的阵列基板的制备方法，其特征在于，
还包括：在所述第一含氢绝缘层上形成覆盖所述氧化物半导体薄膜晶体管的介质层；所述形成所述吸氢层的步骤还包括：在所述介质层背向所述基板的一侧形成第二吸氢层，所述第二吸氢层呈绝缘性；所述形成所述含氢层的步骤还包括：在所述介质层背向所述基板的一侧形成薄膜封装层。
19.根据权利要求18所述的阵列基板的制备方法，其特征在于，
形成所述第二吸氢层的工艺包括物理气相沉积工艺，在形成所述第二吸氢层采用的物理气相沉积工艺中，采用的总气体的成分包括含氧气体，所述含氧气体的流量占据总气体的流量的比例大于或等于50％，且小于或等于90％。
20.根据权利要求17所述的阵列基板的制备方法，其特征在于，
所述阵列基板的制备方法还包括：在形成第一吸氢层之后，且在形成所述氧化物半导体薄膜晶体管之前，在所述第一含氢绝缘层背向所述基板的一侧形成覆盖所述第一吸氢层的第二绝缘层。
21.根据权利要求20所述的阵列基板的制备方法，其特征在于，
所述第二绝缘层的材料包括氧化硅。
22.根据权利要求18所述的阵列基板的制备方法，其特征在于，
所述阵列基板的制备方法还包括：在形成所述薄膜封装层之前，在所述第二吸氢层背向所述基板的一侧形成平坦层，所述平坦层、所述第二吸氢层和部分厚度的所述介质层中形成有凹槽；在所述平坦层背向所述基板一侧的部分表面上以及所述凹槽中形成阳极层。
23.根据权利要求17所述的阵列基板的制备方法，其特征在于，
所述氧化物半导体薄膜晶体管包括氧化物半导体有源层；
所述第一栅极位于所述氧化物半导体有源层背向所述基板 的一侧。
24.根据权利要求23所述的阵列基板的制备方法，其特征在于，
形成所述第一吸氢层的步骤包括：在所述第一含氢绝缘层背向所述基板的表面上沉积第一吸氢膜；图形化所述第一吸氢膜以形成位于部分第一含氢绝缘层表面的第一吸氢层。
25.根据权利要求24所述的阵列基板的制备方法，其特征在于，
形成所述第一吸氢膜的工艺包括物理气相沉积工艺，在形成所述第一吸氢膜采用的物理气相沉积工艺中，采用的总气体的成分包括含氧气体，所述含氧气体的流量占据总气体的流量的比例小于或等于30％。
26.一种显示器件，其特征在于，包括权利要求1至15任意一项所述的阵列基板。
CN202011184929.6A 2020-10-29 2020-10-29 一种阵列基板及其制备方法、显示装置 Active CN112310196B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011184929.6A CN112310196B (zh) 2020-10-29 2020-10-29 一种阵列基板及其制备方法、显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011184929.6A CN112310196B (zh) 2020-10-29 2020-10-29 一种阵列基板及其制备方法、显示装置

Publications (2)

Publication Number Publication Date
CN112310196A CN112310196A (zh) 2021-02-02
CN112310196B true CN112310196B (zh) 2023-02-17

Family

ID=74332230

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011184929.6A Active CN112310196B (zh) 2020-10-29 2020-10-29 一种阵列基板及其制备方法、显示装置

Country Status (1)

Country Link
CN (1) CN112310196B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104659060A (zh) * 2013-11-25 2015-05-27 乐金显示有限公司 阵列基板和制造该阵列基板的方法
CN105097553A (zh) * 2015-08-20 2015-11-25 友达光电股份有限公司 一种用于软性显示器的薄膜晶体管的制造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11121263B2 (en) * 2019-08-27 2021-09-14 Apple Inc. Hydrogen trap layer for display device and the same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104659060A (zh) * 2013-11-25 2015-05-27 乐金显示有限公司 阵列基板和制造该阵列基板的方法
CN105097553A (zh) * 2015-08-20 2015-11-25 友达光电股份有限公司 一种用于软性显示器的薄膜晶体管的制造方法

Also Published As

Publication number Publication date
CN112310196A (zh) 2021-02-02

Similar Documents

Publication Publication Date Title
US9859443B2 (en) Field-effect transistor, and memory and semiconductor circuit including the same
CN107507841B (zh) 阵列基板及其制作方法、显示装置
JP5110803B2 (ja) 酸化物膜をチャネルに用いた電界効果型トランジスタ及びその製造方法
CN111415948B (zh) 阵列基板、显示面板、显示装置及阵列基板的制备方法
CN106449732B (zh) 一种薄膜晶体管及制造方法和显示器面板
KR20120055363A (ko) 커패시터 및 이를 포함하는 반도체 소자
CN111785740A (zh) 一种薄膜晶体管阵列基板及显示装置
CN111819670B (zh) 叠层体及半导体装置
CN112397573B (zh) 一种阵列基板及其制备方法、显示面板
CN112599605B (zh) 一种阵列基板及其制备方法、显示装置
CN102237372A (zh) 阵列基底和制造该阵列基底的方法
CN112310196B (zh) 一种阵列基板及其制备方法、显示装置
CN109119427B (zh) 背沟道蚀刻型tft基板的制作方法及背沟道蚀刻型tft基板
CN112289813B (zh) 阵列基板、显示面板及显示装置
CN112736092B (zh) 阵列基板及其制备方法、显示面板
WO2022188040A1 (zh) 一种铁电晶体管、存储阵列、存储器及制备方法
CN114883345A (zh) 驱动背板及其制备方法、显示面板
CN113097232A (zh) 一种显示面板、显示面板的制作方法及显示装置
CN111540787A (zh) 氧化物薄膜晶体管及其制备方法
US20240136360A1 (en) Array substrate, manufacturing method thereof, and display panel
CN114628529B (zh) 驱动背板及其制备方法、显示面板
WO2023236361A1 (zh) 一种半导体结构及存储器
CN116508161A (zh) 场效应薄膜晶体管及其制造方法、显示面板
CN115799276A (zh) 驱动基板及显示面板
CN206259354U (zh) 一种薄膜晶体管及显示器面板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant