CN116508161A - 场效应薄膜晶体管及其制造方法、显示面板 - Google Patents

场效应薄膜晶体管及其制造方法、显示面板 Download PDF

Info

Publication number
CN116508161A
CN116508161A CN202180003620.9A CN202180003620A CN116508161A CN 116508161 A CN116508161 A CN 116508161A CN 202180003620 A CN202180003620 A CN 202180003620A CN 116508161 A CN116508161 A CN 116508161A
Authority
CN
China
Prior art keywords
layer
substrate
insulating layer
thin film
film transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202180003620.9A
Other languages
English (en)
Inventor
王东方
黄杰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Publication of CN116508161A publication Critical patent/CN116508161A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66484—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with multiple gate, at least one gate being an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本申请公开了一种场效应薄膜晶体管及其制造方法、显示面板，属于显示技术领域。所述场效应薄膜晶体管包括：衬底基板、有源层、源极、漏极、第一绝缘层以及补氧层，由于补氧层在衬底基板上的正投影与有源层的目标区域在衬底基板上的正投影存在重叠，因此在形成补氧层的时，工艺环境中的氧元素可以向有源层的目标区域扩散，以达到对有源层进行补氧的作用，可以减少有源层内的氧空位，从而可以提升有源层的均匀性和稳定性，进而可以提升场效应薄膜晶体管的性能。

Description

场效应薄膜晶体管及其制造方法、显示面板 技术领域
本申请涉及显示技术领域，特别涉及一种场效应薄膜晶体管及其制备方法、显示面板。
背景技术
目前，铟镓锌氧化物(英文：indium gallium zinc oxide；简写：IGZO)由于其迁移率高，均一性好以及透明性好等优点，被广泛应用于制备场效应薄膜晶体管(英文：Field Effect Transistor；简写：FET)中的有源层。
相关技术中，场效应薄膜晶体管包括：有源层，源极，漏极，栅极，栅绝缘层以及钝化层。
但是，相关技术中的有源层的含氧百分比较小，场效应薄膜晶体管的稳定性较差。
发明内容
本申请实施例提供了一种场效应薄膜晶体管及其制造方法、显示面板。所述技术方案如下：
根据本申请的一方面，提供了一种场效应薄膜晶体管，所述场效应薄膜晶体管包括：
衬底基板；
位于所述衬底基板一侧的有源层；
位于所述有源层远离所述衬底基板一侧的源极和漏极；
位于所述源极和漏极远离所述衬底基板一侧的第一绝缘层，所述第一绝缘层上具有开口区域，所述有源层包括位于所述开口区域中的目标区域，且所述目标区域位于所述源极和漏极之间；
位于所述第一绝缘层远离所述衬底基板一侧的补氧层，所述补氧层在所述衬底基板上的正投影与所述有源层的目标区域在所述衬底基板上的正投影存在重叠。
可选的，所述有源层的目标区域在所述衬底基板上的正投影位于所述补氧层在所述衬底基板上的正投影中。
可选的，所述场效应薄膜晶体管还包括：
位于所述补氧层和所述第一绝缘层之间的第一栅绝缘层，所述第一栅绝缘层在所述衬底基板上的正投影与所述开口区域在所述衬底基板上的正投影存在重叠；
位于所述第一栅绝缘层远离所述衬底基板一侧的第一栅极。
可选的，所述补氧层和所述第一栅绝缘层为一体结构。
可选的，所述补氧层的材料包括：铟镓锌氧化物，氧化铟锡，铟镓锡氧化物，氧化铟锌，氧化铝，氧化铜，氧化硅，氧化铪，氧化锆，氧化钽中的至少一种。
可选的，所述第一栅绝缘层的材料包括氧化硅和氧化铝中的至少一种。
可选的，所述补氧层和所述第一栅绝缘层的材料均为氧化硅，采用氟化氢溶液刻蚀所述补氧层和所述第一栅绝缘层时，所述补氧层和所述第一栅绝缘层的刻蚀速率的比值范围为1.2至1.5。
可选的，所述补氧层和所述第一栅绝缘层的材料均为氧化铝，采用氟化氢溶液刻蚀所述补氧层和所述第一栅绝缘层时，所述补氧层和所述第一栅绝缘层的刻蚀速率的比值范围为1至1.6。
可选的，所述补氧层的厚度范围为5纳米～50纳米。
根据本申请的另一方面，提供了一种场效应薄膜晶体管的制造方法，所述方法包括：
在衬底基板上依次形成有源层和源漏极；
在形成有所述源漏极的衬底基板上形成第一绝缘层，所述第一绝缘层上具有开口区域，所述有源层包括位于所述开口区域中的目标区域；
在形成有所述第一绝缘层的衬底基板上形成补氧层，所述补氧层在所述衬底基板上的正投影与所述有源层的目标区域在所述衬底基板上的正投影存在重叠。
可选的，在形成有所述第一绝缘层的衬底基板上形成补氧层，包括：
在氧气浓度大于或者等于20％的环境中，采用预设工艺在形成有所述第一绝缘层的衬底基板上形成所述补氧层。
可选的，在形成有所述第一绝缘层的衬底基板上形成补氧层，包括：
在氧气浓度大于或者等于20％的环境中，采用预设工艺以及绝缘材料在形成有所述第一绝缘层的衬底基板上形成所述补氧层，所述补氧层复用为第一栅绝缘层；
所述在形成有所述第一绝缘层的衬底基板上形成补氧层之后，所述方法还包括：
在形成有所述补氧层的衬底基板上形成第一栅极。
可选的，所述预设工艺为溅射沉积工艺或者原子层沉积工艺。
根据本申请的另一方面，提供了一种显示面板，所述显示面板包括：衬底基板，以及设置在所述衬底基板上的多个如上述的场效应薄膜晶体管。
本申请实施例提供的技术方案带来的有益效果至少包括：
本申请提供了一种场效应薄膜晶体管及其制造方法、显示面板，该场效应薄膜晶体管包括衬底基板、有源层、源极、漏极、第一绝缘层以及补氧层，由于补氧层在衬底基板上的正投影与有源层的目标区域在衬底基板上的正投影存在重叠，因此在形成补氧层的时，工艺环境中的氧元素可以向有源层的目标区域扩散，以达到对有源层进行补氧的作用，可以减少有源层内的氧空位，从而可以提升有源层的均匀性和稳定性，进而可以提升场效应薄膜晶体管的性能。
附图说明
为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本申请实施例提供的一种场效应薄膜晶体管的结构示意图；
图2是本申请实施例提供的另一种场效应薄膜晶体管的结构示意图；
图3是本申请实施例提供的另一种场效应薄膜晶体管的结构示意图；
图4是本申请实施例提供的另一种场效应薄膜晶体管的结构示意图；
图5是本申请实施例提供的一种场效应薄膜晶体管的制备方法的流程图；
图6是相关技术中的一种场效应薄膜晶体管的开关特性示意图；
图7是本申请实施例提供的一种场效应薄膜晶体管的开关特性示意图；
图8是相关技术中的一种单晶硅场效应薄膜晶体管的关态电流的测试结果示意图；
图9是本申请实施例提供的一种场效应薄膜晶体管的关态电流的测试结果示意图；
图10是本申请实施例提供的一种显示面板的制备方法的流程图；
图11是本申请实施例提供的一种显示面板的结构示意图。
通过上述附图，已示出本申请明确的实施例，后文中将有更详细的描述。这些附图和文字描述并不是为了通过任何方式限制本申请构思的范围，而是通过参考特定实施例为本领域技术人员说明本申请的概念。
具体实施方式
为使本申请的目的、技术方案和优点更加清楚，下面将结合附图对本申请实施方式作进一步地详细描述。
场效应薄膜晶体管能在很小电流和很低电压的条件下工作，而且它的制造工艺可以很方便地把很多场效应管集成在一块硅片上，因此场效应管在大规模集成电路中得到了广泛的应用。
随着增强现实(英文：Augmented Reality；简写：AR)技术和虚拟现实技术(英文：Virtual Reality；简写：VR)技术相关产品的像素密度(英文：Pixels Per Inch；简写：PPI)的需求升高，超高PPI的产品的需求已经从6000PPI上升到10000PPI以上，这使得场效应薄膜晶体管的器件大小和关态电流(Ioff)的需求越来越高，其中，PPI的数值越高，即代表显示装置能够以越高的密度显示图像。
由于场效应薄膜晶体管中的有源层包括金属氧化物半导体层，相关技术中氧化物半导体层中的氧空位较多，导致氧化物半导体层的导电性变高，从而导致造成氧化物半导体层中沟道的长度变短，使得器件尺寸较小的场效应薄膜晶体管较容易产生短沟道效应(英文：Short Channel effects)。
并且，氧化物半导体层中的氧空位较多还会导致场效应薄膜晶体管的阈值电压存在负偏现象，从而导致场效应薄膜晶体管的正偏压热稳定性(英文：positive bias temperature stress；简写：PBTS)不稳定。正偏压热稳定性是指氧化物半导体层在正偏压和温度作用下，随加偏压时间的延长而保持稳定的性质。进而导致场效应薄膜晶体管的性能较差。
上述部分和全部的技术问题通过本申请下述的有限的实施例可以优化。
本申请实施例提供的场效应薄膜晶体管可以用于显示领域或芯片领域，显示领域可以是液晶显示面板(英文：liquid crystal display；简写：LCD)，有机发 光二极管(英文：organic light-emitting diode；简写：OLED)显示面板，量子点发光二极管(英文：quantum dot light emitting diodes；简写：QLED)显示面板，微型发光二极管显示面板(英文：micro light emitting diode；简写：Micro LED)以及传感等技术领域中。其中，本申请实施例提供的金属氧化物薄膜晶体管用于显示区域或阵列基板行驱动(英文：gate driver on array；简写：GOA)电路的区域。
图1是本申请实施例提供的一种场效应薄膜晶体管的结构示意图。参考图1可以看出，该场效应薄膜晶体管10可以包括：衬底基板(英文：substrate)101、有源层102、源极(英文：source)103和漏极104(英文：drain)、第一绝缘层(英文：insulator)105和补氧层106。
其中，有源层102可以位于衬底基板101的一侧，源极103和漏极104可以位于有源层102远离衬底基板101的一侧，第一绝缘层105可以位于源极103和漏极104远离衬底基板101的一侧，补氧层106可以位于第一绝缘层105远离衬底基板101的一侧。
参考图1，源极103和漏极104可以位于同层，可以采用同一次构图工艺制备得到。其中，源极103和漏极104均与有源层102电连接。有源层102可以包括金属氧化物半导体层。
第一绝缘层105上具有开口区域1051，有源层102可以包括位于开口区域1051中的目标区域1021，且目标区域1021可以位于源极103和漏极104之间。其中，开口区域1051可以具有开槽，目标区域1021可以在该开槽中露出；有源层102可以包括沟道层，目标区域1021在衬底基板101上的正投影可以位于沟道层在衬底基板101的正投影内。
补氧层106在衬底基板101上的正投影与有源层102的目标区域1021在衬底基板101上的正投影存在重叠。示例性的，有源层102中位于源极103和漏极104下方的区域作为第一区域，位于源极103和漏极104之间的区域作为第二区域。该第二区域可以包括目标区域1021。
在本申请实施例中，由于补氧层106位于有源层102远离衬底基板101的一侧，即补氧层106可以在有源层102之前制备，且补氧层106在衬底基板101上的正投影与有源层102的目标区域1021在衬底基板101上的正投影存在重叠，因此在制备补氧层106时环境中的氧元素能够扩散至有源层102的目标区域 1021，可以减少源层102内的氧空位，从而可以在很大程度上抑制有源层102的短沟道效应，并且，可有效提高场效应薄膜晶体管的正偏压热稳定性，从而可以提高有源层102的均匀性和稳定性，降低场效应薄膜晶体管10的关态电流以减小漏电流。
需要说明的是，该场效应薄膜晶体管10的各个膜层均可以在反应腔室内制备。示例性的，在制备补氧层106时可以向反应腔室内注入氧气，使得反应腔中的氧气浓度大于或者等于20％。
综上所述，本申请提供了一种场效应薄膜晶体管，该场效应薄膜晶体管包括衬底基板、有源层、源极、漏极、第一绝缘层以及补氧层，由于补氧层在衬底基板上的正投影与有源层的目标区域在衬底基板上的正投影存在重叠，因此在形成补氧层的时，工艺环境中的氧元素可以向有源层的目标区域扩散，以达到对有源层进行补氧的作用，可以减少有源层内的氧空位，从而可以提升有源层的均匀性和稳定性，进而可以提升场效应薄膜晶体管的性能。
可选的，该第一绝缘层105的可以包括沿远离衬底基板101的方向依次层叠的第一子绝缘层和第二子绝缘层。该第一子绝缘层的材料可以为氮化硅(SiNx)，第二子绝缘层的材料可以为氧化硅(SiNx)。该第一绝缘层105的厚度范围可以为200nm(纳米)～400nm，其中，第二子绝缘层的厚度可以大于或等于100nm。
有源层102的材料可以包括一种金属氧化物或者多种金属氧化物半导体。示例性的，该有源层102的材料可以包括：铟镓锌氧化物(IGZO)，氧化铟锡(ITO)以及氧化铟锌(IZO)中的至少一种。有源层102的厚度范围可以为5nm～50nm。
可选的，如图1所示，有源层102的目标区域1021在衬底基板101上的正投影可以位于补氧层106在衬底基板101上的正投影中。也即是，补氧层106在衬底基板101上的正投影可以覆盖目标区域1021在衬底基板101上的正投影。如此，可以使得制备补氧层106的环境中较多的氧元素能够扩散至有源层102的目标区域1021，可以减少源层102内的氧空位，从而可以在很大程度上抑制有源层102的短沟道效应，进而可以提升确保场效应薄膜晶体管10的均匀性和稳定性。
可选的，如图2所示，图2是本申请实施例提供的另一种场效应薄膜晶体管的结构示意图，该场效应薄膜晶体管10还可以包括：位于补氧层106和第一 绝缘层105之间的第一栅绝缘层(英文：gate insulator；简写：GI)107，以及位于第一栅绝缘层107远离衬底基板101一侧的第一栅极108。第一栅极108可以由金属材料制备得到。例如，该第一栅极108的材料可以包括纯金属或者金属合金。该第一栅极108的材料可以包括：钼(Mo)，钨(W)以及钛(Ti)中的至少一种。该第一栅极108的厚度范围可以为5nm～200nm。
其中，第一栅绝缘层107在衬底基板101上的正投影与第一绝缘层105的开口区域1051在衬底基板101上的正投影存在重叠。该第一栅绝缘层107可以位于第一绝缘层105的开口区域1051内，并且与第一绝缘层105的开口区域1051接触，且第一栅绝缘层107可以与源极103和漏极104的侧面均接触。
第一栅绝缘层107靠近衬底基板101的一侧与有源层102接触。
在一种可选的实施方式中，第一栅极108的坡度角的范围可以为70度至90度。该坡度角可以是指：第一栅极108的侧壁与衬底基板101所在的面之间的夹角。
进一步的，第一栅极108的坡度角可以为90度，此时，第一栅极108在衬底基板101上的正投影与源极103和漏极104在衬底基板101上的正投影不交叠，如此，可以使得第一栅极108和源极103和漏极104之间的寄生电容较小，可以提高场效应薄膜晶体管10的稳定性。
第一栅绝缘层107可以用于使得第一栅极108和有源层102之间绝缘，同时可以使得第一栅极108和源极103与漏极104之间绝缘，换句话说，第一栅绝缘层107可以用于使得补氧层106和有源层102之间绝缘，同时可以使得补氧层106和源极103与漏极104之间绝缘。
可选的，如图3所示，图3是本申请实施例提供的另一种场效应薄膜晶体管的结构示意图，补氧层106和第一栅绝缘层107可以为一体结构。即在补氧层106的制备过程中，可以使用绝缘材料，向反应腔室内注入氧气，使得反应腔中的氧气浓度大于或者等于20％，从而使得环境中的氧元素能够扩散至有源层102的目标区域1021，可以减少源层102内的氧空位，从而可以在很大程度上抑制有源层102的短沟道效应，并且，可有效提高场效应薄膜晶体管的正偏压热稳定性，从而可以提高有源层102的均匀性和稳定性。如此，可以无需分别制造第一栅绝缘层107和补氧层106，该补氧层106可以复用为第一栅绝缘层107，可以简化场效应薄膜晶体管的制造步骤。
可选的，补氧层106的材料可以包括：铟镓锌氧化物(IGZO)，氧化铟锡 (ITO)，铟镓锡氧化物(IGTO)，氧化铟锌(IZO)，氧化铝(AlOx)，氧化铜(CuO)，氧化硅(SiOx)，氧化铪(HfOx)，氧化锆(ZrOx)，氧化钽(TaOx)等中的至少一种。该补氧层106的厚度范围可以为5nm～50nm。且该补氧层106可以通过溅射沉积工艺(英文：Sputter)或者原子层沉积工艺(英文：Atomic Layer Deposition；简写：ALD)形成。示例性的，用于制备第补氧层106的金属氧化物薄膜是在反应腔中的氧气浓度大于或者等于20％的溅射沉积工艺环境下所形成的，在高氧环境下沉积金属氧化物薄膜时，氧气会被激发为氧等离子体，大量的氧离子可以向有源层102的目标区1021域扩散，以达到对有源层102进行补氧的作用，可以减少有源层102内的氧空位。由于金属氧化物材料在高氧的溅射沉积工艺环境下所形成的金属氧化物薄膜，具有一定的导电性，其导电率与金属氧化物材料本身、溅射沉积工艺环境中的氧气占比等因素相关，因此，场效应薄膜晶体管10中还需要在制备包括金属氧化物材料的补氧层106之前，制备第一栅绝缘层107，以使得补氧层106和有源层102之间绝缘，同时可以使得补氧层106和源极103与漏极104之间绝缘。
或者，补氧层106的材料可以与包括绝缘性较好的氧化铝(AlOx)或者氧化硅(SiOx)等材料，如此，补氧层106也可以用于使得第一栅极108和有源层102之间绝缘，同时可以使得第一栅极108和源极103与漏极104之间绝缘。
可选的，第一栅绝缘层107的材料可以包括氧化硅(SiOx)和氧化铝(AlOx)中的至少一种。且该第一栅绝缘层107可以为多层结构，厚度范围可以为10nm～80nm，示例性的，第一栅绝缘层107可以包括：第一栅绝缘子层和第二栅绝缘子层，第一栅绝缘子层的材料包括氧化铝，第二栅绝缘子层的材料包括氧化硅。
该第一栅绝缘层107可以通过溅射沉积工艺(英文：Sputter)、化学气相沉积(英文：Chemical Vapor Deposition；简写：CVD)或者原子层沉积工艺(英文：Atomic Layer Deposition；简写：ALD)形成。
可选的，如图2所示，补氧层106和第一栅绝缘层107的材料均为氧化硅，采用氟化氢溶液刻蚀补氧层106和第一栅绝缘层107时，补氧层106和第一栅绝缘层107的刻蚀速率的比值范围为1.2至1.5。由于补氧层106和第一栅绝缘层107的制备条件不同，因此二者的膜层质量(简称膜质)可以不同，通常情况下，第一栅绝缘层107的膜质相较于补氧层106的膜质可以较好。
在本申请实施例中，补氧层106和第一栅绝缘层107的膜质可以采用氟化氢(HF)溶液对补氧层106和第一栅绝缘层107进行刻蚀时的刻蚀速率来表征。 其中，刻蚀速率越慢表明补氧层106和第一栅绝缘层107的膜质越好。
可选的，补氧层106和第一栅绝缘层107的材料均为氧化铝，采用氟化氢溶液刻蚀补氧层106和第一栅绝缘层107时，补氧层106和第一栅绝缘层107的刻蚀速率的比值范围为1至1.6。同理，当补氧层106和第一栅绝缘层107的材料均为氧化铝时，可以采用氟化氢溶液对补氧层106和第一栅绝缘层107进行刻蚀时的刻蚀速率来区分两个不同的膜层。
可选的，如图4所示，图4是本申请实施例提供的另一种场效应薄膜晶体管的结构示意图，该场效应薄膜晶体管10还可以包括：位于有源层102靠近衬底基板101的一侧的第二栅绝缘层108，以及位于第二栅绝缘层108靠近衬底基板101一侧的第二栅极109和第二绝缘层110。第二绝缘层110可以具有开口区域，该第二栅极109可以位于第二绝缘层110的开口区域中。第二绝缘层110可以称作缓冲层(英文：Buffer)。第二栅极109可以进一步提升场效应薄膜晶体管10的性能。
综上所述，本申请提供了一种场效应薄膜晶体管，该场效应薄膜晶体管包括衬底基板、有源层、源极、漏极、第一绝缘层以及补氧层，由于补氧层在衬底基板上的正投影与有源层的目标区域在衬底基板上的正投影存在重叠，因此在形成补氧层的时，工艺环境中的氧元素可以向有源层的目标区域扩散，以达到对有源层进行补氧的作用，可以减少有源层内的氧空位，从而可以提升有源层的均匀性和稳定性，进而可以提升场效应薄膜晶体管的性能。
图5是本申请实施例提供的一种场效应薄膜晶体管的制备方法的流程图。该方法可以上述实施例所提供的场效应薄膜晶体管，例如用于制备图1所示的场效应薄膜晶体管。参考图5，该方法可以包括：
步骤201、在衬底基板上依次形成有源层和源漏极。
其中，源漏极可以包括源极和漏极。
步骤202、在形成有源漏极的衬底基板上形成第一绝缘层。
其中，该第一绝缘层上具有开口区域，有源层包括位于开口区域中的目标区域。
步骤203、在形成有第一绝缘层的衬底基板上形成补氧层。
其中，补氧层在衬底基板上的正投影与有源层的目标区域在衬底基板上的正投影存在重叠。
由于有源层102的迁移率较大，因此可能会导致场效应薄膜晶体管中有源层102的氧空位相对较多，场效应薄膜晶体管的特性控制难度较大。本申请实施例中的补氧层106位于有源层102远离衬底基板101的一侧，即补氧层106可以在有源层102之前制备，且补氧层106在衬底基板101上的正投影与有源层102的目标区域1021在衬底基板101上的正投影存在重叠，因此在制备补氧层106时环境中的氧元素能够扩散至有源层102的目标区域1021，可以减少源层102内的氧空位，从而可以在很大程度上抑制有源层102的短沟道效应，并且，可有效提高场效应薄膜晶体管的正偏压热稳定性，从而可以提高有源层102的均匀性和稳定性，降低场效应薄膜晶体管10的关态电流以减小漏电流。
图6是相关技术中的一种场效应薄膜晶体管的开关特性示意图，图7是本申请实施例提供的一种场效应薄膜晶体管的开关特性示意图，请参考图6和图7。其中，横坐标为电压，其单位为伏特(V)，纵坐标为电流，其单位为安培(A)。图6和图7中的多条曲线为相关技术中或者本申请实施例中的场效应薄膜晶体管的漏极电流随栅极电压变化的曲线。
如图6所示，相关技术中有源层中的氧空位较多，在场效应薄膜晶体管处于关闭状态时，有源层的各个区域就存在一定大小的电流，且不同区域的电流相差较大(例如图中每个曲线的纵坐标代表一个区域在不同电压时的电流)。由此可能导致场效应薄膜晶体管开启状态下的电流和关闭状态下电流的差值差较小，场效应薄膜晶体管的开关性能较差。
如图7所示，本申请实施例中的有源层中的氧空位较少，在场效应薄膜晶体管处于关闭状态时，有源层的各个区域的电流均较小；场效应薄膜晶体管处于开启状态时，有源层的各个区域的电流逐渐增大且趋于稳定。由此，可以使得场效应薄膜晶体管开启状态下的电流和关闭状态下电流的差值较大，且各个区域在同一电压下的电流相差较小，场效应薄膜晶体管的开关性能较好。
图8是相关技术中的一种单晶硅场效应薄膜晶体管的关态电流的测试结果示意图，图9是本申请实施例提供的一种场效应薄膜晶体管的关态电流的测试结果示意图，请参考图8和图9。其中，图8中的横坐标为电压，其单位为伏特(V)，纵坐标为电流，其单位为安培(A)。图9中的横坐标为温度，其单位为摄氏度(℃)，纵坐标为电流，其单位为安培(A)，A/μm表示单位长度下的漏电流的值。由图8和图9可知，相关技术中单晶硅场效应薄膜晶体管的关态电流的值约为1e-15A。本申请实施例中的场效应薄膜晶体管在150℃时的关态电流 的值约为1e-19A。本申请实施例测试的多个场效应薄膜晶体管中的一个金属氧化物场效应薄膜晶体管(OSFET，图中以线段C表示该场效应薄膜晶体管的测试结果)在85℃时单位长度下的漏电流的值约为6yA/μm，另一个场效应薄膜晶体管(图中以线段B表示该场效应薄膜晶体管的测试结果)在85℃时单位长度下的漏电流的值约为37.6yA/μm，而相关技术中的单晶硅场效应薄膜晶体管(SiFET)在27℃时单位长度下的漏电流的值约为0.14pA/μm。其中，y用于表示10 -24，p用于表示10 -12。
综上所述，本申请提供了一种场效应薄膜晶体管的制造方法，由该方法制备得到的场效应薄膜晶体管包括衬底基板、有源层、源极、漏极、第一绝缘层以及补氧层，由于补氧层在衬底基板上的正投影与有源层的目标区域在衬底基板上的正投影存在重叠，因此在形成补氧层的时，工艺环境中的氧元素可以向有源层的目标区域扩散，以达到对有源层进行补氧的作用，可以减少有源层内的氧空位，从而可以提升有源层的均匀性和稳定性，进而可以提升场效应薄膜晶体管的性能。
图10是本申请实施例提供的一种显示面板的制备方法的流程图，该显示面板可以包括上述任一实施例中的场效应薄膜晶体管，该方法可以制备包括上述实施例所提供的场效应薄膜晶体管的显示面板，例如用于制备包括图1图2、图3或者图4所示的场效应薄膜晶体管的显示面板。参考图10，该方法可以包括：
步骤301、在衬底基板上形成第二绝缘层。
在对衬底基板采用标准方法进行清洗以后，可以采用等离子体增强气相沉积工艺(英文：Plasma Enhanced Chemical Vapor Deposition；简写：PECVD)在衬底基板上沉积第一绝缘薄膜，该第一绝缘薄膜可以包括氧化硅，并且对第一绝缘薄膜进行图案化处理，以形成第二绝缘层。其中，该衬底基板20可以为玻璃基板。请参考图4，第二绝缘层110可以称作缓冲层(英文：Buffer)，可以位于衬底基板101的一侧。
步骤302、在形成有第二绝缘层的衬底基板上依次形成第二栅极和第二栅绝缘层。
首先，可以采用溅射沉积工艺或者原子层沉积工艺在形成有第二绝缘层的衬底基板上形成第一栅极金属薄膜，之后对该第一栅极金属薄膜进行图案化处理，从而得到第二栅极。该第二栅极的厚度范围可以为50nm～300nm，其材料 可以包括钼(Mo)、钛(Ti)和钨(W)等金属中的至少一种。
其次，可以采用溅射沉积工艺、化学气相沉积或者原子层沉积工艺在形成有第二绝缘层的衬底基板上形成第二栅绝缘层，该第二栅绝缘层可以为叠层结构，其厚度范围可以为10nm～80nm，第二栅绝缘层材料可以包括氧化硅或者氧化铝中的至少一种。
请参考图4，第二绝缘层110可以具有开口区域，该第二栅极109可以位于第二绝缘层110的开口区域中。第二栅绝缘层108位于第二栅极109背离衬底基板101的一侧。
步骤303、在形成有第二栅绝缘层的衬底基板上依次形成有源层和源漏极。
首先，可以采用溅射沉积工艺或者原子层沉积工艺在形成有第二栅绝缘层的衬底基板上形成金属氧化物薄膜，该金属氧化物薄膜的材料可以包括：铟镓锌氧化物(IGZO)，氧化铟锡(ITO)以及氧化铟锌(IZO)中的至少一种，并对该金属氧化物薄膜进行图案化处理，以形成有源层，有源层的厚度范围可以为5nm～50nm。
其次，可以采用溅射沉积工艺或者原子层沉积工艺在形成有有源层的衬底基板上形成源漏金属薄膜，该源漏金属薄膜的厚度范围可以为50nm～300nm，其材料可以包括钼(Mo)、钛(Ti)和钨(W)等金属中的至少一种。并对源漏金属薄膜进行图案化处理以形成源漏金属层。
请参考图4，源漏极可以位于有源层102远离衬底基板101的一侧，源漏极可以包括源极103和漏极104。其中，源极103和漏极104靠近衬底基板101的边缘的一侧可以和有源层102通过一次图案化处理形成，如此可以简化场效应薄膜晶体管的制造工序。
或者，可以采用半色调掩膜工艺(英文：halftone mask)形成源极、漏极和有源层。
步骤304、在形成有源漏极的衬底基板上形成第一绝缘层。
可以等离子体增强气相沉积的工艺或者原子层沉积工艺在形成有源漏极的衬底基板上形成第二绝缘薄膜，该第二绝缘薄膜的厚度范围可以为200nm～400nm，其材料可以包括氧化硅和氮化硅中的至少一种。对该第二绝缘薄膜进行图案化处理以得到第一绝缘层，其中，该第一绝缘层可以为叠层结构。
请参考图4，第一绝缘层105上具有开口区域1051，有源层102可以包括位于开口区域1051中的目标区域1021。其中，源极103和漏极104远离衬底基 板101的边缘的一侧可以和第一绝缘层105通过一次图案化处理形成，如此可以简化场效应薄膜晶体管的制造工序。
步骤305、在形成有第一绝缘层的衬底基板上形成第一栅绝缘层和补氧层。
其中，补氧层在衬底基板上的正投影与有源层的目标区域在衬底基板上的正投影存在重叠。
在本申请实施例中，形成补氧层的过程可以包括以下两种方式：
方式一：
(1)可以采用溅射沉积工艺、化学气相沉积或者原子层沉积工艺在形成有第一绝缘层的衬底基板上形成第一栅绝缘层，该第一栅绝缘层可以为叠层结构，其厚度范围可以为10nm～80nm，第一栅绝缘层材料可以包括氧化铝(AlOx)和氧化硅(SiOx)中的至少一种。
(2)在氧气浓度大于或者等于20％的环境中，采用预设工艺在形成有第一栅绝缘层的衬底基板上形成补氧层。该预设工艺可以为溅射沉积工艺或者原子层沉积工艺。补氧层的材料可以包括：铟镓锌氧化物(IGZO)，氧化铟锡(ITO)，铟镓锡氧化物(IGTO)，氧化铟锌(IZO)，氧化铝(AlOx)，氧化铜(CuO)，氧化硅(SiOx)中的至少一种。该补氧层的厚度范围可以为5nm～50nm。
请参考图4，第一栅绝缘层107可以位于补氧层106和有源层102之间。
方式二：在氧气浓度大于或者等于20％的环境中，采用预设工艺以及绝缘材料在形成有第一绝缘层的衬底基板上形成补氧层，补氧层复用为第一栅绝缘层。该预设工艺可以为溅射沉积工艺或者原子层沉积工艺。该补氧层的材料可以包括氧化铝(AlOx)和氧化硅(SiOx)中的至少一种。
请参考图3，补氧层106和第一栅绝缘层107可以为一体结构。
步骤306、在形成有补氧层的衬底基板上形成第一栅极。
可以采用溅射沉积工艺或者原子层沉积工艺在形成有补氧层的衬底基板上形成第二栅极金属薄膜，之后对该第二栅极金属薄膜进行图案化处理，从而得到第一栅极。该第一栅极的厚度范围可以为5nm～200nm，其材料可以包括钼(Mo)、钛(Ti)和钨(W)等金属中的至少一种。
请参考图3，上述补氧层106、第一栅绝缘层107和第一栅极108，均可以位于第一绝缘层105上的开口区域1051中。且补氧层106、第一栅绝缘层107和第一栅极108可以通过一次图案化处理形成。
步骤307、在形成有第一栅极的衬底基板上形成第三绝缘层。
可以采用等离子体增强气相沉积的工艺在形成有第一栅极的衬底基板上形成第三绝缘薄膜，该第三绝缘薄膜的厚度范围可以为200nm～400nm，其材料可以包括氧化硅和氮化硅中的至少一种。对该第三绝缘薄膜进行图案化处理以得到第三绝缘层，其中，该第三绝缘层可以为叠层结构，可以作为钝化层。
步骤308、在形成有第三绝缘层的衬底基板上形成连接线。
第一绝缘层和第三绝缘层中可以具有第一过孔，该第一过孔可以用于露出漏极，以便第一电极通过该第一过孔与漏极电连接。
可以采用溅射沉积工艺制备厚度为200nm～1200nm的连接线，该连接线的材料可以包括钼铌合金(MoNb)和铜(Cu)，或者钼镍钛合金(MoNiTi，MTD)和铜，或者钼铌合金、铜和MTD等组合，形成连接线的图案化工艺可以包括光刻。
步骤309、在形成有连接线的衬底基板上形成第一电极。
可以采用溅射沉积工艺制备厚度为40nm或者135nm的氧化铟锡(ITO)薄膜，或者制备厚度为40nm～135nm的氧化铟锡(ITO)、银(Ag)和氧化铟锡(ITO)的叠层薄膜，并对其进行光刻以形成第一电极。
步骤310、在形成有第一电极的衬底基板上形成像素定义层。
可以采用溅射沉积工艺、化学气相沉积或者原子层沉积工艺沉积厚度为100nm～400nm的氧化物薄膜，该氧化物薄膜的材料可以包括氧化硅和氧化铝中的至少一种，且该氧化物薄膜可以为叠层结构，对该氧化物薄膜进行图案化处理以形成像素定义层。
综上所述，本申请提供了一种显示面板的制造方法，由该方法制备得到的显示面板中的场效应薄膜晶体管包括衬底基板、有源层、源极、漏极、第一绝缘层以及补氧层，由于补氧层在衬底基板上的正投影与有源层的目标区域在衬底基板上的正投影存在重叠，因此在形成补氧层的时，工艺环境中的氧元素可以向有源层的目标区域扩散，以达到对有源层进行补氧的作用，可以减少有源层内的氧空位，从而可以提升有源层的均匀性和稳定性，进而可以提升场效应薄膜晶体管的性能。
如图11所示，图11是本申请实施例提供的一种显示面板的结构示意图，该显示面板可以包括：衬底基板101，以及设置在衬底基板101上的多个如上述 任一实施例中的场效应薄膜晶体管10。
该显示面板30还可以包括：第三绝缘层111和第一电极112。第三绝缘层111可以包括钝化层(英文：passivation；简写：PVX)或者平坦层(英文：Planarizing；简写：PLN)。第三绝缘层111可以用于保护第一栅极108。第一电极112可以为显示面板上的发光单元的阳极。
位于第一电极112远离衬底基板101的一侧还可以具有像素定义层113(英文：pixel defining layer；简写：PDL)，该像素定义层113可以具有像素开口，像素开口中可以具有发光材料，位于发光材料远离衬底基板101的一侧还可以具有第二电极，该第二电极可以为发光单元的阴极，阴极可以为整层结构。
第一绝缘层105和第三绝缘层111中可以具有第一过孔，该第一过孔可以用于露出漏极104，以便第一电极112通过该第一过孔与漏极104电连接。
该显示面板30还可以包括：单晶硅场效应薄膜晶体管301。
本申请中术语“A和B的至少一种”，仅仅是一种描述关联对象的关联关系，表示可以存在三种关系，例如，A和B的至少一种，可以表示：单独存在A，同时存在A和B，单独存在B这三种情况。同理，“A、B和C的至少一种”表示可以存在七种关系，可以表示：单独存在A，单独存在B，单独存在C，同时存在A和B，同时存在A和C，同时存在C和B，同时存在A、B和C这七种情况。同理，“A、B、C和D的至少一种”表示可以存在十五种关系，可以表示：单独存在A，单独存在B，单独存在C，单独存在D，同时存在A和B，同时存在A和C，同时存在A和D，同时存在C和B，同时存在D和B，同时存在C和D，同时存在A、B和C，同时存在A、B和D，同时存在A、C和D，同时存在B、C和D，同时存在A、B、C和D，这十五种情况。
需要指出的是，在附图中，为了图示的清晰可能夸大了层和区域的尺寸。而且可以理解，当元件或层被称为在另一元件或层“上”时，它可以直接在其他元件上，或者可以存在中间的层。另外，可以理解，当元件或层被称为在另一元件或层“下”时，它可以直接在其他元件下，或者可以存在一个以上的中间的层或元件。另外，还可以理解，当层或元件被称为在两层或两个元件“之间”时，它可以为两层或两个元件之间唯一的层，或还可以存在一个以上的中间层或元件。通篇相似的参考标记指示相似的元件。
在本申请中，术语“第一”、“第二”和“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。术语“多个”指两个或两个以上，除非另有明确的限定。
以上所述仅为本申请的可选实施例，并不用以限制本申请，凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。

Claims (14)

  1. 一种场效应薄膜晶体管，其特征在于，包括：
    衬底基板；
    位于所述衬底基板一侧的有源层；
    位于所述有源层远离所述衬底基板一侧的源极和漏极；
    位于所述源极和漏极远离所述衬底基板一侧的第一绝缘层，所述第一绝缘层上具有开口区域，所述有源层包括位于所述开口区域中的目标区域，且所述目标区域位于所述源极和漏极之间；
    位于所述第一绝缘层远离所述衬底基板一侧的补氧层，所述补氧层在所述衬底基板上的正投影与所述有源层的目标区域在所述衬底基板上的正投影存在重叠。
  2. 根据权利要求1所述的场效应薄膜晶体管，其特征在于，所述有源层的目标区域在所述衬底基板上的正投影位于所述补氧层在所述衬底基板上的正投影中。
  3. 根据权利要求1所述的场效应薄膜晶体管，其特征在于，所述场效应薄膜晶体管还包括：
    位于所述补氧层和所述第一绝缘层之间的第一栅绝缘层，所述第一栅绝缘层在所述衬底基板上的正投影与所述开口区域在所述衬底基板上的正投影存在重叠；
    位于所述第一栅绝缘层远离所述衬底基板一侧的第一栅极。
  4. 根据权利要求3所述的场效应薄膜晶体管，其特征在于，所述补氧层和所述第一栅绝缘层为一体结构。
  5. 根据权利要求1所述的场效应薄膜晶体管，其特征在于，所述补氧层的材料包括：铟镓锌氧化物，氧化铟锡，铟镓锡氧化物，氧化铟锌，氧化铝，氧化铜，氧化硅，氧化铪，氧化锆，氧化钽中的至少一种。
  6. 根据权利要求1所述的场效应薄膜晶体管，其特征在于，所述第一栅绝缘层的材料包括氧化硅和氧化铝中的至少一种。
  7. 根据权利要求5或6所述的场效应薄膜晶体管，其特征在于，所述补氧层和所述第一栅绝缘层的材料均为氧化硅，采用氟化氢溶液刻蚀所述补氧层和所述第一栅绝缘层时，所述补氧层和所述第一栅绝缘层的刻蚀速率的比值范围为1.2至1.5。
  8. 根据权利要求5或6所述的场效应薄膜晶体管，其特征在于，所述补氧层和所述第一栅绝缘层的材料均为氧化铝，采用氟化氢溶液刻蚀所述补氧层和所述第一栅绝缘层时，所述补氧层和所述第一栅绝缘层的刻蚀速率的比值范围为1至1.6。
  9. 根据权利要求1所述的场效应薄膜晶体管，其特征在于，所述补氧层的厚度范围为5纳米～50纳米。
  10. 一种场效应薄膜晶体管的制造方法，其特征在于，所述方法包括：
    在衬底基板上依次形成有源层和源漏极；
    在形成有所述源漏极的衬底基板上形成第一绝缘层，所述第一绝缘层上具有开口区域，所述有源层包括位于所述开口区域中的目标区域；
    在形成有所述第一绝缘层的衬底基板上形成补氧层，所述补氧层在所述衬底基板上的正投影与所述有源层的目标区域在所述衬底基板上的正投影存在重叠。
  11. 根据权利要求10所述的方法，其特征在于，在形成有所述第一绝缘层的衬底基板上形成补氧层，包括：
    在氧气浓度大于或者等于20％的环境中，采用预设工艺在形成有所述第一绝缘层的衬底基板上形成所述补氧层。
  12. 根据权利要求10所述的方法，其特征在于，在形成有所述第一绝缘层的 衬底基板上形成补氧层，包括：
    在氧气浓度大于或者等于20％的环境中，采用预设工艺以及绝缘材料在形成有所述第一绝缘层的衬底基板上形成所述补氧层，所述补氧层复用为第一栅绝缘层；
    所述在形成有所述第一绝缘层的衬底基板上形成补氧层之后，所述方法还包括：
    在形成有所述补氧层的衬底基板上形成第一栅极。
  13. 根据权利要求11或12所述的方法，其特征在于，所述预设工艺为溅射沉积工艺或者原子层沉积工艺。
  14. 一种显示面板，其特征在于，所述显示面板包括：衬底基板，以及设置在所述衬底基板上的多个如权利要求1至9任一所述的场效应薄膜晶体管。
CN202180003620.9A 2021-11-26 2021-11-26 场效应薄膜晶体管及其制造方法、显示面板 Pending CN116508161A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2021/133706 WO2023092501A1 (zh) 2021-11-26 2021-11-26 场效应薄膜晶体管及其制造方法、显示面板

Publications (1)

Publication Number Publication Date
CN116508161A true CN116508161A (zh) 2023-07-28

Family

ID=86538740

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180003620.9A Pending CN116508161A (zh) 2021-11-26 2021-11-26 场效应薄膜晶体管及其制造方法、显示面板

Country Status (3)

Country Link
US (1) US20240213373A1 (zh)
CN (1) CN116508161A (zh)
WO (1) WO2023092501A1 (zh)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8847233B2 (en) * 2011-05-12 2014-09-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having a trenched insulating layer coated with an oxide semiconductor film
CN113054036A (zh) * 2021-03-15 2021-06-29 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、显示面板、显示装置

Also Published As

Publication number Publication date
US20240213373A1 (en) 2024-06-27
WO2023092501A1 (zh) 2023-06-01

Similar Documents

Publication Publication Date Title
US10283529B2 (en) Method of manufacturing thin-film transistor, thin-film transistor substrate, and flat panel display apparatus
US10615266B2 (en) Thin-film transistor, manufacturing method thereof, and array substrate
US8778722B2 (en) TFT substrate and method for producing TFT substrate
KR100958006B1 (ko) 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
WO2019071725A1 (zh) 顶栅自对准金属氧化物半导体tft及其制作方法
US10153304B2 (en) Thin film transistors, arrays substrates, and manufacturing methods
US9768322B2 (en) Metal oxide TFT with improved source/drain contacts and reliability
US9076721B2 (en) Oxynitride channel layer, transistor including the same and method of manufacturing the same
US8633479B2 (en) Display device with metal oxidel layer and method for manufacturing the same
TW201413975A (zh) 薄膜電晶體陣列基板及其製造方法
TWI737665B (zh) 半導體裝置以及半導體裝置的製造方法
GB2548721A (en) Thin-film transistor array substrate
TWI597835B (zh) 有機發光顯示器及製造其之方法
US20170092704A1 (en) Thin film transistor, method of manufacturing the thin film transistor and thin film transistor, method of manufacturing thin film transistor and flat panel display having the thin film transistor
US9893193B2 (en) Thin-film transistor including a gate electrode with a side wall insulating layer and display device
US9570624B2 (en) Thin film transistor and method for fabricating the same
CN112397573B (zh) 一种阵列基板及其制备方法、显示面板
US9153651B2 (en) Thin film transistor and method for manufacturing the same
WO2013179837A1 (ja) 半導体装置およびその製造方法
US9252284B2 (en) Display substrate and method of manufacturing a display substrate
WO2021258983A1 (zh) 半导体基板的制造方法和半导体基板
US11832486B2 (en) Semiconductor device, display panel, and display device including the same
WO2023092501A1 (zh) 场效应薄膜晶体管及其制造方法、显示面板
JP2022077412A (ja) 薄膜トランジスタ回路
CN118039702A (zh) 一种顶栅肖特基氧化物薄膜晶体管及制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination