CN112635496A - 阵列基板及其制备方法、显示面板 - Google Patents

阵列基板及其制备方法、显示面板 Download PDF

Info

Publication number
CN112635496A
CN112635496A CN202110016334.8A CN202110016334A CN112635496A CN 112635496 A CN112635496 A CN 112635496A CN 202110016334 A CN202110016334 A CN 202110016334A CN 112635496 A CN112635496 A CN 112635496A
Authority
CN
China
Prior art keywords
layer
metal
copper
metal base
alloy
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110016334.8A
Other languages
English (en)
Inventor
胡小波
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TCL China Star Optoelectronics Technology Co Ltd
TCL Huaxing Photoelectric Technology Co Ltd
Original Assignee
TCL Huaxing Photoelectric Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TCL Huaxing Photoelectric Technology Co Ltd filed Critical TCL Huaxing Photoelectric Technology Co Ltd
Priority to CN202110016334.8A priority Critical patent/CN112635496A/zh
Publication of CN112635496A publication Critical patent/CN112635496A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/7685—Barrier, adhesion or liner layers the layer covering a conductive structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本申请实施例公开了一种阵列基板及其制备方法、显示面板。所述阵列基板的制备方法包括以下步骤：提供一基底；在所述基底上形成一第一金属基层，所述第一金属基层的材料为铝；在所述第一金属基层上沉积铜原子，扩散至所述第一金属基层中的所述铜原子与所述第一金属基层中的铝原子形成铜铝合金，所述铜铝合金在所述基底上形成一第一合金层，未扩散至所述第一金属基层中的所述铜原子在所述第一合金层上形成一第一金属层，所述第一合金层和所述第一金属层形成栅极结构层。本申请降低了栅极与邻近的金属走线之间的短路风险。

Description

阵列基板及其制备方法、显示面板
技术领域
本申请涉及显示技术领域，具体涉及一种阵列基板及其制备方法、显示面板。
背景技术
随着人们对高分辨率以及高画面刷新速率的显示屏的需求，对显示屏中导电膜层的导电性能有了更高的要求。目前，铜因其优良的导电性能成为显示屏中应用广泛的导电材料。
在阵列基板的制备工艺中，当栅极采用铜作为导电材料时，由于铜和玻璃基板之间的附着力较差，因此，通常在铜所在膜层的下方沉积一层阻挡层，以提高铜在玻璃基板上的附着效果。常用的阻挡层材料有钼、钛、钼钛合金、钼铌合金以及钼钽合金等，但上述阻挡层材料的靶材制作工艺较复杂，加工难度大，价格也较高。铝因其靶材的价格便宜，且与玻璃基板之间具有良好的附着力而成为一种优良的阻挡层材料。然而，当采用铝作为阻挡层的材料时，在栅极金属层的刻蚀工艺中，铝会在刻蚀液中发生钝化而导致阻挡层无法刻蚀完全，从而增加了栅极与邻近金属走线之间的短路风险。
发明内容
本申请实施例提供一种阵列基板及其制备方法、显示面板，以降低采用铝作为阻挡层材料时，栅极与邻近金属走线之间的短路风险。
本申请实施例提供一种阵列基板的制备方法，其包括以下步骤：
提供一基底；
在所述基底上形成一第一金属基层，所述第一金属基层的材料为铝；
在所述第一金属基层上沉积铜原子，扩散至所述第一金属基层中的所述铜原子与所述第一金属基层中的铝原子形成铜铝合金，所述铜铝合金在所述基底上形成一第一合金层，未扩散至所述第一金属基层中的所述铜原子在所述第一合金层上形成一第一金属层，所述第一合金层和所述第一金属层形成栅极结构层。
可选的，在本申请的一些实施例中，所述在所述基底上形成一第一金属基层的步骤，包括：
提供一第一靶材，所述第一靶材的材料为铝；
在所述基底上沉积从所述第一靶材中溅射出的铝原子，以形成一第一金属基层。
可选的，在本申请的一些实施例中，所述形成一第一合金层和一第一金属层的步骤，包括：
提供一第二靶材，所述第二靶材的材料为铜；
在所述第一金属基层上沉积从所述第二靶材中溅射出的铜原子，所述铜原子扩散至所述第一金属基层中，并与所述第一金属基层中的铝原子形成铜铝合金，所述铜铝合金在所述基底上形成一第一合金层；
继续在所述第一合金层上沉积所述铜原子，以形成一第一金属层。
可选的，在本申请的一些实施例中，所述形成一第一合金层的步骤，包括：
在所述第一金属基层上沉积从所述第二靶材中溅射出的铜原子，所述铜原子扩散至所述第一金属基层远离所述基底的部分中，并与所述第一金属基层中的铝原子形成铜铝合金，所述第一金属基层未掺杂所述铜原子的部分为第二金属层，所述铜铝合金在所述第二金属层上形成一第一合金层，所述第一合金层的厚度大于所述第二金属层的厚度，所述第一金属层、所述第一合金层和所述第二金属层形成所述栅极结构层。
可选的，在本申请的一些实施例中，所述形成一第一合金层和一第一金属层的步骤，包括：
提供一第二靶材，所述第二靶材的材料为铜；
在所述第一金属基层上沉积从所述第二靶材中溅射出的铜原子，以形成一第二金属基层；
在一预设温度下，所述第二金属基层中的所述铜原子扩散至所述第一金属基层中，并与所述第一金属基层中的铝原子形成铜铝合金，所述铜铝合金在所述基底上形成一第一合金层，所述第二金属基层中未扩散至所述第一金属基层的所述铜原子在所述第一合金层上形成一第一金属层,所述预设温度介于300摄氏度-400摄氏度之间。
可选的，在本申请的一些实施例中，所述形成一第一合金层的步骤，包括：
在所述预设温度下，所述第二金属基层中的所述铜原子扩散至所述第一金属基层远离所述基底的部分中，并与所述第一金属基层中的铝原子形成铜铝合金，所述第一金属基层未掺杂所述铜原子的部分为第二金属层，所述铜铝合金在所述第二金属层上形成一第一合金层，所述第一合金层的厚度大于所述第二金属层的厚度，所述第一金属层、所述第一合金层和所述第二金属层形成所述栅极结构层。
可选的，在本申请的一些实施例中，所述第一金属基层的厚度介于10埃-200埃之间。
本申请实施例还提供一种阵列基板，其包括：
基底；以及
栅极结构层，所述栅极结构层包括依次设置于所述基底上的第一合金层和第一金属层，所述第一合金层的材料为铜铝合金，所述第一金属层的材料为铜。
可选的，在本申请的一些实施例中，所述栅极结构层还包括第二金属层，所述第二金属层设置于所述第一合金层靠近所述基底的一侧，所述第一合金层的厚度大于所述第二金属层的厚度。
本申请实施例还提供一种显示面板，其包括上述任一实施例所述的阵列基板。
本申请提供的阵列基板的制备方法包括以下步骤：提供一基底；在所述基底上形成一第一金属基层，所述第一金属基层的材料为铝；在所述第一金属基层上沉积铜原子，扩散至所述第一金属基层中的所述铜原子与所述第一金属基层中的铝原子形成铜铝合金，所述铜铝合金在所述基底上形成一第一合金层，未扩散至所述第一金属基层中的所述铜原子在所述第一合金层上形成一第一金属层，所述第一合金层和所述第一金属层形成栅极结构层。本申请通过以铜和铝掺杂形成的铜铝合金作为栅极下方的阻挡层材料，由于铜铝合金在栅极结构层的刻蚀过程中不会发生钝化现象，因而在提高铜所在的第一金属层在基底上的附着力的同时，保证了铜铝合金形成的第一合金层能够被刻蚀液蚀刻完全，从而降低了栅极与邻近金属走线之间的短路风险。
附图说明
为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本申请提供的阵列基板的制备方法的第一种实施例的流程示意图。
图2A至图2F是图1所示的阵列基板的制备方法中步骤B101至步骤B106依次得到的结构示意图。
图3是本申请提供的阵列基板的制备方法的第二种实施例的流程示意图。
图4A至图4B是图3所示的阵列基板的制备方法中步骤B103和步骤B104依次得到的结构示意图。
图5是本申请提供的阵列基板的制备方法的第三种实施例的流程示意图。
图6A至图6F是图5所示的阵列基板的制备方法中步骤B301至步骤B306依次得到的结构示意图。
图7是本申请提供的阵列基板的制备方法的第四种实施例的流程示意图。
图8A至图8B是图7所示的阵列基板的制备方法中步骤B303至步骤B304依次得到的结构示意图。
图9是本申请提供的阵列基板的第一种实施例的结构示意图。
图10是本申请提供的阵列基板的第二种实施例的结构示意图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。此外，应当理解的是，此处所描述的具体实施方式仅用于说明和解释本申请，并不用于限制本申请。在本申请中，在未作相反说明的情况下，使用的方位词如“上”和“下”通常是指装置实际使用或工作状态下的上和下，具体为附图中的图面方向；而“内”和“外”则是针对装置的轮廓而言的。
本申请实施例提供一种阵列基板及其制备方法、显示面板。以下分别进行详细说明。需说明的是，以下实施例的描述顺序不作为对实施例优选顺序的限定。
请参照图1以及图2A至图2F，在本申请提供的阵列基板的制备方法的第一种实施例中，所述阵列基板的制备方法包括以下步骤：
步骤B101：提供一基底；
步骤B102：在所述基底上形成一第一金属基层，所述第一金属基层的材料为铝；
步骤B103：在所述第一金属基层上沉积铜原子，所述铜原子扩散至所述第一金属基层中，并与所述第一金属基层中的铝原子形成铜铝合金，所述铜铝合金在所述基底上形成一第一合金层；
步骤B104：继续在所述第一合金层上沉积所述铜原子，以形成一第一金属层，所述第一合金层和所述第一金属层形成栅极结构层；
步骤B105：对所述栅极结构层进行刻蚀，以形成图案化的所述栅极结构层；
步骤B106：在图案化的所述栅极结构层上依次形成栅极绝缘层、半导体层、源漏金属层、钝化层和像素电极层。
下面对本申请实施例提供的阵列基板100的制备方法进行详细的阐述。
步骤B101：提供一基底10，如图2A所示。
具体的，基底10可以是基板，如玻璃基板、塑料基板或可挠式基板。
步骤B102：在基底10上形成一第一金属基层101，如图2B所示。第一金属基层101的材料为铝。
具体的，步骤B102包括：
步骤B1021：提供一第一靶材，第一靶材的材料为铝；
步骤B1022：在基底10上沉积从第一靶材中溅射出的铝原子，以形成一第一金属基层101。
在步骤B1022中，采用物理气相沉积工艺形成第一金属基层101。具体的，采用溅射成膜法形成第一金属基层101。所述溅射成膜法在第一工艺参数下进行，所述第一工艺参数包括第一温度、第一压力以及第一功率。其中，第一温度介于25摄氏度-100摄氏度之间，如可以为25摄氏度、30摄氏度、40摄氏度、50摄氏度、60摄氏度、75摄氏度、80摄氏度、90摄氏度或100摄氏度等。第一压力介于0.1帕-1帕之间，如可以为0.1帕、0.25帕、0.35帕、0.5帕、0.6帕、0.75帕或1帕等。第一功率介于1千瓦-50千瓦之间，如可以为1千瓦、5千瓦、10千瓦、25千瓦、30千瓦、40千瓦或50千瓦等。
本实施例通过设定第一工艺参数，使得在基底10上形成一具有一定孔隙率的第一金属基层101，也即，最终形成的第一金属基层101的膜质呈疏松状态。
其中，通过调整第一工艺参数可以得到具有孔隙率A的第一金属基层101。具体的，通过调整第一工艺参数中的一者、二者或者三者可以得到孔隙率为A的第一金属基层101。比如，通过调整第一工艺参数中的一者来得到孔隙率为A的第一金属基层101。具体的，当第一功率及第一压力保持不变时，通过降低第一温度来形成孔隙率为A的第一金属基层101；当第一功率及第一温度保持不变时，通过增加第一压力来形成孔隙率为A的第一金属基层101；当第一压力及第一温度保持不变时，通过减小第一功率来形成孔隙率为A的第一金属基层101。或者，通过调整第一工艺参数中的二者来得到孔隙率为A的第一金属基层101。具体的，当第一功率保持不变时，通过增加第一压力以及降低第一温度的方式来形成孔隙率为A的第一金属基层101；当第一压力保持不变时，通过减小第一功率以及降低第一温度来形成孔隙率为A的第一金属基层101；当第一温度保持不变时，通过减小第一功率以及增加第一压力来形成孔隙率为A的第一金属基层101。又或者，通过同时调整第一工艺参数中的三者来形成孔隙率为A的第一金属基层101。具体的，可以通过同时减小第一功率、降低第一压力以及增加第一温度的方式，或者通过同时减小第一功率、增加第一压力以及降低第一温度的方式，以形成孔隙率为A的第一金属基层101，等等。
在本实施例中，第一工艺参数具体可以设定为：第一温度为25摄氏度，第一压力为1帕，第一功率为1千瓦。在一些实施例中，第一温度、第一压力以及第一功率的具体大小可以根据溅射成膜法所用的机台类型以及第一靶材的材料等进行设定，本申请对此不作限定。
其中，第一金属基层101的厚度介于10埃-200埃之间。在一些实施例中，第一金属基层101的厚度可以为10埃、25埃、50埃、100埃、150埃、180埃或200埃等，第一金属基层101的具体厚度可以根据实际情况进行设定，本申请对此不作限定。
步骤B103：在第一金属基层101上沉积铜原子，铜原子扩散至第一金属基层101中，并与第一金属基层101中的铝原子形成铜铝合金，铜铝合金在基底10上形成一第一合金层111，如图2C所示。
具体的，步骤B103包括：
步骤B1031：提供一第二靶材，第二靶材的材料为铜；
步骤B1032：在第一金属基层101上沉积从第二靶材中溅射出的铜原子，以形成一第一合金层111。
在步骤B1032中，采用物理气相沉积工艺形成第一合金层111。具体的，采用溅射成膜法形成第一合金层111。所述溅射成膜法在第二工艺参数下进行。所述第二工艺参数包括第二温度、第二压力以及第二功率。其中，第二温度大于或等于50摄氏度。第二压力小于或等于0.5帕。第二功率大于或等于30千瓦。
本实施例通过设定第二工艺参数，可以保证从第二靶材中溅射出的铜原子在第一金属基层101上沉积的过程中具有较大的扩散速率。另外，由于第一金属基层101的膜质呈疏松状态，故而，从第二靶材中溅射出的铜原子比较容易扩散至第一金属基层101内，并与第一金属基层101中的铝原子形成铜铝合金，从而得到第一合金层111。
其中，通过调整第二工艺参数可以实现从第二靶材中溅射出的铜原子在第一金属基层101中的扩散速率B。具体的，通过调整第二工艺参数中的一者、二者或者三者可以实现铜原子的扩散速率B。比如，通过调整第二工艺参数中的一者来达到扩散速率B。具体的，当第二功率及第二压力保持不变时，通过提高第二温度来得到扩散速率B；当第二功率及第二温度保持不变时，通过降低第二压力来得到扩散速率B；当第二压力及第二温度保持不变时，通过增加第二功率来得到扩散速率B。或者，通过调整第二工艺参数中的二者来得到扩散速率B。具体的，当第二功率保持不变时，通过降低第二压力以及提高第二温度的方式来得到扩散速率B；当第二压力保持不变时，通过增加第二功率以及提高第二温度来得到扩散速率B；当第二温度保持不变时，通过增加第二功率以及降低第二压力来得到扩散速率B。又或者，通过同时调整第二工艺参数中的三者来得到扩散速率B。具体的，可以通过同时增加第二功率、增加第二压力以及降低第二温度的方式，或者通过同时增加第二功率、减小第二压力以及提高第二温度的方式，以得到扩散速率B，等等。
在本实施例中，第二工艺参数具体可以设定为：第二温度为100摄氏度，第二压力为0.5帕，第二功率为30千瓦。在一些实施例中，第二温度、第二压力以及第二功率的具体大小可以根据所用的机台类型、第二靶材的材料以及实际应用需求进行设定，本申请对此不作限定。
另外，在本实施例中，由于将第一金属基层101的厚度设置在10埃-200埃之间，在上述范围内，可以保证第一金属基层101完全被第二靶材中的铜原子掺杂成为铜原子和铝原子的掺杂层，也即，第一合金层111是由第一金属基层101中所有的铝原子与铜原子掺杂而形成。其中，第一合金层111中靠近基底10一侧的铜原子的含量小于远离基底10一侧的铜原子的含量，从而使得自远离基底10的一侧至靠近基底10的一侧形成具有一定梯度的铜铝合金掺杂层。
其中，在第一合金层111中，铜铝合金中铜的原子含量百分比介于10％～90％之间。在一些实施例中，铜的原子数量比可以为10％、30％、50％、80％或90％等。
步骤B104：继续在第一合金层111上沉积铜原子，以形成一第一金属层112，第一合金层111和第一金属层112形成栅极结构层11，如图2D所示。
具体的，在形成第一合金层111之后，在第一合金层111上继续沉积从第一靶材中溅射出的铜原子，以形成第一金属层112，进而得到栅极结构层11。
其中，第一金属层112的膜质良好，第一金属层112的具体形成工艺可以根据实际情况进行设定，在此不再赘述。
步骤B105：对栅极结构层11进行刻蚀，以形成图案化的栅极结构层11，如图2E所示。
其中，在酸性刻蚀液中对栅极结构层11进行蚀刻，所述酸性刻蚀液可以为过氧化氢溶液或硫酸溶液。
可以理解的是，在现有技术中，铝通常以金属单质的形态形成为第一金属层112下方的阻挡膜层。当需要对铝所在的阻挡膜层与第一金属层112进行刻蚀以形成图案化的栅极结构层时，在过氧化氢溶液或硫酸溶液等酸性溶液中，由于铝会发生氧化反应而形成致密的氧化铝薄膜，使得铝所在膜层发生钝化而无法完全被蚀刻，因而无法形成预设的栅极图案，由于阵列基板中金属走线之间排布密集，进而会增加刻蚀后的栅极结构层11与邻近的金属走线之间的短路风险。
针对现有技术中存在的技术问题，在本实施例的栅极结构层11的刻蚀过程中，由于铝是以合金的形式存在于酸性刻蚀液中，因而可以有效避免铝在酸性刻蚀液中发生氧化而无法被完全刻蚀，从而保证了刻蚀后的栅极结构层11图案的完整性，由此大大降低了图案化的栅极结构层11与邻近金属走线之间的短路风险。
步骤B106：在图案化的栅极结构层11上依次形成栅极绝缘层12、半导体层13、源漏金属层14、钝化层15和像素电极层16，如图2F所示。
其中，源漏金属层14包括源极141和漏极142。钝化层15上设置有第一通孔15a。像素电极层16通过第一通孔15a与漏极142电性连接。
由此便完成了本实施例的阵列基板100的制备方法。
本申请提供的阵列基板100的第一种实施例通过以铜和铝掺杂形成的铜铝合金作为第一金属层112下方的阻挡层材料，由于铝是以合金的形式存在于酸性刻蚀液中，因而可以有效避免铝在酸性刻蚀液中发生氧化而无法被完全刻蚀，从而保证了刻蚀后的栅极结构层11图案的完整性，因而在保证铜在基底10上具有良好附着效果的同时，降低了刻蚀后的栅极结构层11与邻近金属走线之间的短路风险。
请参照图3以及图4A至图4B，本申请提供的阵列基板的制备方法的第二种实施例与第一种实施例的区别之处在于：步骤B103：在所述第一金属基层上沉积铜原子，以形成一第二金属基层；步骤B104：在一预设温度下，所述第二金属基层中的铜原子扩散至所述第一金属基层中，并与所述第一金属基层中的铝原子形成铜铝合金，所述铜铝合金在所述基底上形成一第一合金层，所述第二金属基层中未扩散至所述第一金属基层的所述铜原子在所述第一合金层上形成一第一金属层，所述第一合金层和所述第一金属层形成栅极结构层,所述预设温度介于300摄氏度-400摄氏度之间。
其中，步骤B103具体包括：
步骤B1031：提供一第二靶材，第二靶材的材料为铜；
步骤B1032：在第一金属基层101上沉积从第二靶材中溅射出的铜原子，以形成一第二金属基层102，如图4A所示。
在步骤B1032中，采用物理气相沉积工艺形成第二金属基层102。具体的，采用溅射成膜法形成第二金属基层102。
在步骤B104中，所述预设温度可以为300摄氏度、320摄氏度、325摄氏度、350摄氏度、370摄氏度、380摄氏度或400摄氏度。另外，所述预设温度的具体大小可以根据实际情况进行设定，在此不再赘述。
需要说明的是，在实际工艺操作的过程中，在形成第二金属基层102之后，可以将形成有第一金属基层101和第二金属基层102的基底10置于一高温真空腔室内，所述高温真空腔室内的温度可以通过温度调节设备进行调节，在此不再赘述。
请参照图5以及图6A至图6F，在本申请提供的阵列基板的制备方法的第三种实施例中，所述阵列基板的制备方法包括以下步骤：
步骤B301：提供一基底；
步骤B302：在所述基底上形成一第一金属基层，所述第一金属基层的材料为铝；
步骤B303：在所述第一金属基层上沉积铜原子，所述铜原子扩散至所述第一金属基层远离所述基底的部分中，并与所述第一金属基层中的铝原子形成铜铝合金，所述第一金属基层未掺杂所述铜原子的部分为第二金属层，所述铜铝合金在所述第二金属层上形成一第一合金层，所述第一合金层的厚度大于所述第二金属层的厚度；
步骤B304：继续在所述第一合金层上沉积所述铜原子，以形成一第一金属层，所述第一金属层、所述第一合金层和所述第二金属层形成栅极结构层；
步骤B305：对所述栅极结构层进行刻蚀，以形成图案化的所述栅极结构层；
步骤B306：在图案化的所述栅极结构层上依次形成栅极绝缘层、半导体层、源漏金属层、钝化层和像素电极层。
下面对本申请实施例提供的阵列基板300的制备方法进行详细的阐述。
步骤B301：提供一基底30，如图6A所示。
具体的，基底30可以是基板，如玻璃基板、塑料基板或可挠式基板。
步骤B302：在基底30上形成一第一金属基层301，如图6B所示。第一金属基层301的材料为铝。
具体的，步骤B302包括：
步骤B3021：提供一第一靶材，第一靶材的材料为铝；
步骤B3022：在基底30上沉积从第一靶材中溅射出的铝原子，以形成一第一金属基层301。
在步骤B3022中，采用物理气相沉积工艺形成第一金属基层301。具体的，采用溅射成膜法形成第一金属基层301。所述溅射成膜法在第一工艺参数下进行，所述第一工艺参数包括第一温度、第一压力以及第一功率。其中，第一温度介于25摄氏度-100摄氏度之间，如可以为25摄氏度、30摄氏度、40摄氏度、50摄氏度、60摄氏度、75摄氏度、80摄氏度、90摄氏度或100摄氏度等。第一压力介于0.1帕-1帕之间，如可以为0.1帕、0.25帕、0.35帕、0.5帕、0.6帕、0.75帕或1帕等。第一功率介于1千瓦-50千瓦之间，如可以为1千瓦、5千瓦、10千瓦、25千瓦、30千瓦、40千瓦或50千瓦等。
本实施例通过设定第一工艺参数，使得在基底30上形成一具有一定孔隙率的第一金属基层301，也即，最终形成的第一金属基层301的膜质呈疏松状态。
其中，通过调整第一工艺参数可以得到具有孔隙率A的第一金属基层301。具体的，通过调整第一工艺参数中的一者、二者或者三者可以得到孔隙率为A的第一金属基层301。比如，通过调整第一工艺参数中的一者来得到孔隙率为A的第一金属基层301。具体的，当第一功率及第一压力保持不变时，通过降低第一温度来形成孔隙率为A的第一金属基层301；当第一功率及第一温度保持不变时，通过增加第一压力来形成孔隙率为A的第一金属基层301；当第一压力及第一温度保持不变时，通过减小第一功率来形成孔隙率为A的第一金属基层301。或者，通过调整第一工艺参数中的二者来得到孔隙率为A的第一金属基层301。具体的，当第一功率保持不变时，通过增加第一压力以及降低第一温度的方式来形成孔隙率为A的第一金属基层301；当第一压力保持不变时，通过减小第一功率以及降低第一温度来形成孔隙率为A的第一金属基层301；当第一温度保持不变时，通过减小第一功率以及增加第一压力来形成孔隙率为A的第一金属基层301。又或者，通过同时调整第一工艺参数中的三者来形成孔隙率为A的第一金属基层301。具体的，可以通过同时减小第一功率、降低第一压力以及增加第一温度的方式，或者通过同时减小第一功率、增加第一压力以及降低第一温度的方式，以形成孔隙率为A的第一金属基层301，等等。
在本实施例中，第一工艺参数具体可以设定为：第一温度为25摄氏度，第一压力为1帕，第一功率为1千瓦。在一些实施例中，第一温度、第一压力以及第一功率的具体大小可以根据溅射成膜法所用的机台类型以及第一靶材的材料等进行设定，本申请对此不作限定。
其中，第一金属基层301的厚度介于200埃-400埃之间。在一些实施例中，第一金属基层301的厚度可以为200埃、220埃、250埃、300埃、320埃、350埃、380埃或400埃等，第一金属基层301的具体厚度可以根据实际情况进行设定，本申请对此不作限定。
步骤B303：在第一金属基层301上沉积铜原子，铜原子扩散至第一金属基层301远离基底30的部分中，并与第一金属基层301中的铝原子形成铜铝合金，第一金属基层301未掺杂铜原子的部分为第二金属层313，铜铝合金在第二金属层313上形成一第一合金层312，第一合金层312的厚度大于第二金属层313的厚度，如图6C所示。
具体的，步骤B303包括：
步骤B3031：提供一第二靶材，第二靶材的材料为铜；
步骤B3032：在第一金属基层301上沉积从第二靶材中溅射出的铜原子，以在基底30上依次形成第二金属层313和第一合金层312。
在步骤B3032中，采用物理气相沉积工艺形成第一合金层312。具体的，采用溅射成膜法形成第一合金层312。所述溅射成膜法在第二工艺参数下进行。所述第二工艺参数包括第二温度、第二压力以及第二功率。其中，第二温度大于或等于50摄氏度。第二压力小于或等于0.5帕。第二功率大于或等于30千瓦。
本实施例通过设定第二工艺参数，可以保证从第二靶材中溅射出的铜原子在第一金属基层301上沉积的过程中具有较大的扩散速率。另外，由于第一金属基层301的膜质呈疏松状态，故而，从第二靶材中溅射出的铜原子较容易扩散至第一金属基层301远离基底30的部分内，并与第一金属基层301中的铝原子形成铜铝合金，以得到第一合金层312。
其中，通过调整第二工艺参数可以实现从第二靶材中溅射出的铜原子在第一金属基层301中的扩散速率B，具体的，通过调整第二工艺参数中的一者、二者或者三者可以实现铜原子的扩散速率B。比如，通过调整第二工艺参数中的一者来达到扩散速率B。具体的，当第二功率及第二压力保持不变时，通过提高第二温度来得到扩散速率B；当第二功率及第二温度保持不变时，通过降低第二压力来得到扩散速率B；当第二压力及第二温度保持不变时，通过增加第二功率来得到扩散速率B。或者，通过调整第二工艺参数中的二者来得到扩散速率B。具体的，当第二功率保持不变时，通过降低第二压力以及提高第二温度的方式来得到扩散速率B；当第二压力保持不变时，通过增加第二功率以及提高第二温度来得到扩散速率B；当第二温度保持不变时，通过增加第二功率以及降低第二压力来得到扩散速率B。又或者，通过同时调整第二工艺参数中的三者来得到扩散速率B。具体的，可以通过同时增加第二功率、增加第二压力以及降低第二温度的方式，或者通过同时增加第二功率、减小第二压力以及提高第二温度的方式，以得到扩散速率B，等等。
在本实施例中，第二工艺参数具体可以设定为：第二温度为100摄氏度，第二压力为0.5帕，第二功率为30千瓦。在一些实施例中，第二温度、第二压力以及第二功率的具体大小可以根据所用的机台类型、第二靶材的材料以及实际应用需求进行设定，本申请对此不作限定。
另外，在本实施例中，由于第一金属基层301的厚度设置在200埃-400埃之间，由于铜原子的扩散能力有限，在第二工艺参数一定时，在上述厚度范围内，第一金属基层301发生部分掺杂，也即，第一金属基层301远离基底30的部分形成铜铝的掺杂层，与此同时，第一金属基层301靠近基底30的部分未被掺杂而成为第二金属层313。
其中，在第一合金层312中，铜铝合金中铜的原子含量百分比介于10％～90％之间，例如，铜的原子数量比可以为10％、30％、50％、80％或90％等。
步骤B304：继续在第一合金层312上沉积铜原子，以形成一第一金属层311，第一金属层311、第一合金层312和第二金属层313形成栅极结构层11，如图6D所示。
具体的，在形成第一合金层312之后，在第一合金层312上继续沉积从第二靶材中溅射出的铜原子，以形成第一金属层311，进而得到栅极结构层31。
其中，第一金属层311的膜质良好，第一金属层311的具体形成工艺可以根据实际情况进行设定，在此不再赘述。
步骤B305：对栅极结构层31进行刻蚀，以形成图案化的栅极结构层31，如图6E所示。
其中，在酸性刻蚀液中对栅极结构层31进行蚀刻，所述酸性刻蚀液为过氧化氢溶液或硫酸溶液。
可以理解的是，在现有技术中，铝通常以金属单质的形态形成为第一金属层311下方的阻挡膜层。当需要对铝所在的阻挡膜层与第一金属层311进行刻蚀以形成图案化的栅极结构层时，在过氧化氢溶液或硫酸溶液等酸性溶液中，由于铝会发生氧化反应而形成致密的氧化铝薄膜，使得铝所在膜层发生钝化而无法完全被蚀刻，因而无法形成预设的栅极图案，由于阵列基板中金属走线之间排布密集，进而会增加刻蚀后的栅极结构层31与邻近的金属走线之间的短路风险。
针对现有技术中存在的技术问题，在本实施例的栅极结构层31的刻蚀过程中，由于铝单质形成的第二金属层313的厚度小于铜铝合金形成的第一合金层312的厚度，因而可以降低铝在酸性刻蚀液中的氧化几率，由于铝在基底30上具有良好的附着力，故上述设置在降低图案化的栅极结构层31与邻近金属走线之间的短路风险的同时，进一步提高了第一金属层311在基底30上的附着效果。步骤B306：在图案化的栅极结构层31上依次形成栅极绝缘层32、半导体层33、源漏金属层34、钝化层35和像素电极层36，如图6F所示。
其中，源漏金属层34包括源极341和漏极342。钝化层35上设置有第一通孔35a。像素电极层36通过第一通孔35a与漏极342电性连接。
由此便完成了本实施例的阵列基板300的制备方法。
请参照图7以及图8A至图8B，本申请提供的阵列基板的制备方法的第四种实施例与第三种实施例的区别之处在于：步骤B303：在所述第一金属基层上沉积铜原子，以形成一第二金属基层；步骤B304：在一预设温度下，所述第二金属基层中的所述铜原子扩散至所述第一金属基层远离所述基底的部分中，并与所述第一金属基层中的铝原子形成铜铝合金，所述第一金属基层未掺杂所述铜原子的部分为第二金属层，所述铜铝合金在所述第二金属层上形成一第一合金层，所述第一合金层的厚度大于所述第二金属层的厚度，所述第二金属基层未扩散至所述第一金属基层的部分在所述第一合金层上形成第一金属层，所述第一金属层、所述第一合金层和所述第二金属层形成栅极结构层,所述预设温度介于300摄氏度-400摄氏度之间。
其中，步骤B303具体包括：
步骤B3031：提供一第二靶材，第二靶材的材料为铜；
步骤B3032：在第一金属基层301上沉积从第二靶材中溅射出的铜原子，以形成一第二金属基层302，如图8A所示。
在步骤B3032中，采用物理气相沉积工艺形成第二金属基层302。具体的，采用溅射成膜法形成第二金属基层302。
在步骤B104中，所述预设温度可以为300摄氏度、320摄氏度、325摄氏度、350摄氏度、370摄氏度、380摄氏度或400摄氏度。另外，所述预设温度的具体大小可以根据实际情况进行设定，在此不再赘述。
需要说明的是，在实际工艺操作时，在形成第二金属基层302之后，可以将形成有第一金属基层301和第二金属基层302的基底30置于一高温真空腔室内，所述高温真空腔室内的温度可以通过温度调节设备进行调节，在此不再赘述。
请参照图9，本申请提供的阵列基板的第一种实施例中，所述阵列基板100包括依次设置的基底10、栅极结构层11、栅极绝缘层12、半导体层13、源漏金属层14、钝化层15以及像素电极层16。
栅极结构层11包括依次设置于基底10上的第一合金层111和第一金属层112。第一合金层111的材料为铜铝合金。第一金属层112的材料为铜。其中，铜铝合金是由铜原子和铝原子掺杂形成。
源漏金属层14包括源极141和漏极142。钝化层15上设置有第一通孔15a。像素电极层16通过第一通孔15a与漏极142电性连接。
需要说明的是，本实施例的阵列基板100的制备方法可以参照前述阵列基板的制备方法的第一种实施例或第二种实施例的描述，在此不再赘述。
请参照图10，本申请提供的阵列基板的第二种实施例中，所述阵列基板300包括依次设置的基底30、栅极结构层31、栅极绝缘层32、半导体层33、源漏金属层34、钝化层35以及像素电极层36。
栅极结构层31包括第一金属层311、第一合金层312以及第二金属层313。第一合金层312设置于第一金属层311和第二金属层313之间。第二金属层313设置于第一金属层311远离基底30的一侧。第一金属层311的材料为铜。第二金属层313的材料为铝。第一合金层312的材料为铜铝合金。其中，所述铜铝合金是由铜原子和铝原子掺杂形成。
源漏金属层34包括源极341和漏极342。钝化层35上设置有第一通孔35a。像素电极层36通过第一通孔35a与漏极342电性连接。
需要说明的是，本实施例的阵列基板300的制备方法可以参照前述阵列基板的制备方法的第三种实施例或第四种实施例的描述，在此不再赘述。
本申请还提供一种显示面板，其包括阵列基板，所述阵列基板包括上述任一实施例所述的阵列基板。其中，阵列基板的具体结构可以参照上述实施例的阐述，在此不再赘述。
以上对本申请实施例所提供的阵列基板及其制备方法、显示面板进行了详细介绍，本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的方法及其核心思想；同时，对于本领域的技术人员，依据本申请的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本申请的限制。

Claims (10)

1.一种阵列基板的制备方法，其特征在于，包括以下步骤：
提供一基底；
在所述基底上形成一第一金属基层，所述第一金属基层的材料为铝；
在所述第一金属基层上沉积铜原子，扩散至所述第一金属基层中的所述铜原子与所述第一金属基层中的铝原子形成铜铝合金，所述铜铝合金在所述基底上形成一第一合金层，未扩散至所述第一金属基层中的所述铜原子在所述第一合金层上形成一第一金属层，所述第一合金层和所述第一金属层形成栅极结构层。
2.根据权利要求1所述的阵列基板的制备方法，其特征在于，所述在所述基底上形成一第一金属基层的步骤，包括：
提供一第一靶材，所述第一靶材的材料为铝；
在所述基底上沉积从所述第一靶材中溅射出的铝原子，以形成一第一金属基层。
3.根据权利要求2所述的阵列基板的制备方法，其特征在于，所述形成一第一合金层和一第一金属层的步骤，包括：
提供一第二靶材，所述第二靶材的材料为铜；
在所述第一金属基层上沉积从所述第二靶材中溅射出的铜原子，所述铜原子扩散至所述第一金属基层中，并与所述第一金属基层中的铝原子形成铜铝合金，所述铜铝合金在所述基底上形成一第一合金层；
继续在所述第一合金层上沉积所述铜原子，以形成一第一金属层。
4.根据权利要求3所述的阵列基板的制备方法，其特征在于，所述形成一第一合金层的步骤，包括：
在所述第一金属基层上沉积从所述第二靶材中溅射出的铜原子，所述铜原子扩散至所述第一金属基层远离所述基底的部分中，并与所述第一金属基层中的铝原子形成铜铝合金，所述第一金属基层未掺杂所述铜原子的部分为第二金属层，所述铜铝合金在所述第二金属层上形成一第一合金层，所述第一合金层的厚度大于所述第二金属层的厚度，所述第一金属层、所述第一合金层和所述第二金属层形成所述栅极结构层。
5.根据权利要求2所述的阵列基板的制备方法，其特征在于，所述形成一第一合金层和一第一金属层的步骤，包括：
提供一第二靶材，所述第二靶材的材料为铜；
在所述第一金属基层上沉积从所述第二靶材中溅射出的铜原子，以形成一第二金属基层；
在一预设温度下，所述第二金属基层中的所述铜原子扩散至所述第一金属基层中，并与所述第一金属基层中的铝原子形成铜铝合金，所述铜铝合金在所述基底上形成一第一合金层，所述第二金属基层中未扩散至所述第一金属基层的所述铜原子在所述第一合金层上形成一第一金属层,所述预设温度介于300摄氏度-400摄氏度之间。
6.根据权利要求5所述的阵列基板的制备方法，其特征在于，所述形成一第一合金层的步骤，包括：
在所述预设温度下，所述第二金属基层中的所述铜原子扩散至所述第一金属基层远离所述基底的部分中，并与所述第一金属基层中的铝原子形成铜铝合金，所述第一金属基层未掺杂所述铜原子的部分为第二金属层，所述铜铝合金在所述第二金属层上形成一第一合金层，所述第一合金层的厚度大于所述第二金属层的厚度，所述第一金属层、所述第一合金层和所述第二金属层形成所述栅极结构层。
7.根据权利要求1所述的阵列基板的制备方法，其特征在于，所述第一金属基层的厚度介于10埃-200埃之间。
8.一种阵列基板，其特征在于，所述阵列基板包括：
基底；以及
栅极结构层，所述栅极结构层包括依次设置于所述基底上的第一合金层和第一金属层，所述第一合金层的材料为铜铝合金，所述第一金属层的材料为铜。
9.根据权利要求8所述的阵列基板，其特征在于，所述栅极结构层还包括第二金属层，所述第二金属层设置于所述第一合金层靠近所述基底的一侧，所述第一合金层的厚度大于所述第二金属层的厚度。
10.一种显示面板，其特征在于，所述显示面板包括权利要求8或9所述的阵列基板。
CN202110016334.8A 2021-01-07 2021-01-07 阵列基板及其制备方法、显示面板 Pending CN112635496A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110016334.8A CN112635496A (zh) 2021-01-07 2021-01-07 阵列基板及其制备方法、显示面板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110016334.8A CN112635496A (zh) 2021-01-07 2021-01-07 阵列基板及其制备方法、显示面板

Publications (1)

Publication Number Publication Date
CN112635496A true CN112635496A (zh) 2021-04-09

Family

ID=75291444

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110016334.8A Pending CN112635496A (zh) 2021-01-07 2021-01-07 阵列基板及其制备方法、显示面板

Country Status (1)

Country Link
CN (1) CN112635496A (zh)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS593953A (ja) * 1982-06-29 1984-01-10 Fujitsu Ltd 半導体装置の製造方法
US5430258A (en) * 1991-10-09 1995-07-04 Sony Corporation Copper interconnection structure and method of preparing same
CN101064316A (zh) * 2006-04-30 2007-10-31 京东方科技集团股份有限公司 一种平坦化有源驱动tft矩阵结构及其制造方法
US20120193624A1 (en) * 2011-02-01 2012-08-02 Samsung Mobile Display Co., Ltd. Thin-Film Transistor Array Substrate and Method of Fabricating the Same
US20150144943A1 (en) * 2013-11-25 2015-05-28 Lg Display Co., Ltd. Array substrate and method of fabricating the same
US20160064425A1 (en) * 2014-08-29 2016-03-03 Samsung Display Co., Ltd. Thin film transistor array substrate and method of manufacturing the same
US20160315163A1 (en) * 2016-06-30 2016-10-27 L'air Liquide, Societe Anonyme Pour L'etude Et L'exploitation Des Procedes Georges Claude Process for forming gate insulators for tft structures
CN110310960A (zh) * 2018-03-20 2019-10-08 夏普株式会社 有源矩阵基板

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS593953A (ja) * 1982-06-29 1984-01-10 Fujitsu Ltd 半導体装置の製造方法
US5430258A (en) * 1991-10-09 1995-07-04 Sony Corporation Copper interconnection structure and method of preparing same
CN101064316A (zh) * 2006-04-30 2007-10-31 京东方科技集团股份有限公司 一种平坦化有源驱动tft矩阵结构及其制造方法
US20120193624A1 (en) * 2011-02-01 2012-08-02 Samsung Mobile Display Co., Ltd. Thin-Film Transistor Array Substrate and Method of Fabricating the Same
US20150144943A1 (en) * 2013-11-25 2015-05-28 Lg Display Co., Ltd. Array substrate and method of fabricating the same
US20160064425A1 (en) * 2014-08-29 2016-03-03 Samsung Display Co., Ltd. Thin film transistor array substrate and method of manufacturing the same
US20160315163A1 (en) * 2016-06-30 2016-10-27 L'air Liquide, Societe Anonyme Pour L'etude Et L'exploitation Des Procedes Georges Claude Process for forming gate insulators for tft structures
CN110310960A (zh) * 2018-03-20 2019-10-08 夏普株式会社 有源矩阵基板

Similar Documents

Publication Publication Date Title
US10431611B2 (en) Method for manufacturing thin film transistor, method for manufacturing array substrate, array substrate and display device
JPS5941870A (ja) 半導体装置の製造方法
CN103489902B (zh) 一种电极及其制作方法、阵列基板及显示装置
JP3079851B2 (ja) 炭化けい素電子デバイスの製造方法
CN112635496A (zh) 阵列基板及其制备方法、显示面板
CN112259558B (zh) 阵列基板及其制备方法
CN109545750B (zh) 薄膜晶体管基板的制作方法及其薄膜晶体管基板
CN112992934B (zh) 阵列基板及制备方法、显示面板
CN110047848B (zh) 一种阵列基板及其制备方法
JPH069203B2 (ja) 半導体装置とその製造方法
JP3998937B2 (ja) 銅金属化プロセスにおけるＴａＣＮバリア層の製造方法
CN115360142B (zh) 一种阵列基板的制备方法以及阵列基板
JP5037095B2 (ja) 炭化珪素半導体装置及び炭化珪素半導体装置の製造方法
TW455954B (en) Manufacturing process using thermal annealing process to reduce the generation of hillock on the surface of Cu damascene structure
CN107154436B (zh) 一种双栅电极的半导体晶体管及其制造方法
CN110867410A (zh) 一种显示面板及其制作方法
JPS61135156A (ja) 半導体装置およびその製造方法
CN113707559A (zh) 一种薄膜晶体管的制备方法、薄膜晶体管及显示面板
JPS5830161A (ja) Ｍｉｓ型半導体装置の製造方法
CN110854131A (zh) 一种阵列基板及其制备方法
KR100685876B1 (ko) 커패시터 제조방법
KR100203303B1 (ko) 반도체 소자의 금속 배선 형성방법
JPH03154332A (ja) 半導体装置の製造方法
CN111081782A (zh) 薄膜晶体管及其制备方法、显示装置
KR20010003579A (ko) 반도체 소자의 금속 배선 형성 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20210409

RJ01 Rejection of invention patent application after publication