CN115360142B - 一种阵列基板的制备方法以及阵列基板 - Google Patents
一种阵列基板的制备方法以及阵列基板 Download PDFInfo
- Publication number
- CN115360142B CN115360142B CN202211276529.7A CN202211276529A CN115360142B CN 115360142 B CN115360142 B CN 115360142B CN 202211276529 A CN202211276529 A CN 202211276529A CN 115360142 B CN115360142 B CN 115360142B
- Authority
- CN
- China
- Prior art keywords
- metal material
- light resistance
- resistance unit
- layer
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 71
- 238000002360 preparation method Methods 0.000 title claims abstract description 22
- 239000007769 metal material Substances 0.000 claims abstract description 98
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 56
- 229910052751 metal Inorganic materials 0.000 claims abstract description 49
- 239000002184 metal Substances 0.000 claims abstract description 49
- 238000005530 etching Methods 0.000 claims abstract description 48
- 239000004065 semiconductor Substances 0.000 claims abstract description 33
- 238000010438 heat treatment Methods 0.000 claims abstract description 11
- 238000000059 patterning Methods 0.000 claims abstract description 8
- 239000000463 material Substances 0.000 claims description 12
- 239000010949 copper Substances 0.000 claims description 10
- 229910052802 copper Inorganic materials 0.000 claims description 9
- 238000000034 method Methods 0.000 claims description 9
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 8
- 238000004519 manufacturing process Methods 0.000 claims description 8
- 229910052782 aluminium Inorganic materials 0.000 claims description 6
- ZPZCREMGFMRIRR-UHFFFAOYSA-N molybdenum titanium Chemical compound [Ti].[Mo] ZPZCREMGFMRIRR-UHFFFAOYSA-N 0.000 claims description 6
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 5
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims description 4
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 claims description 4
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 4
- 239000010931 gold Substances 0.000 claims description 4
- 229910052737 gold Inorganic materials 0.000 claims description 4
- 229910052750 molybdenum Inorganic materials 0.000 claims description 4
- 239000011733 molybdenum Substances 0.000 claims description 4
- 229910052709 silver Inorganic materials 0.000 claims description 4
- 239000004332 silver Substances 0.000 claims description 4
- 229910001069 Ti alloy Inorganic materials 0.000 claims description 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 3
- 229910052719 titanium Inorganic materials 0.000 claims description 3
- 239000010936 titanium Substances 0.000 claims description 3
- 239000010410 layer Substances 0.000 description 71
- 238000010586 diagram Methods 0.000 description 7
- 239000004020 conductor Substances 0.000 description 3
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 230000009545 invasion Effects 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
Abstract
本申请实施例公开了一种阵列基板的制备方法以及阵列基板，阵列基板的制备方法包括以下制备步骤：提供一基板；在基板上制备一层金属材料，图案化金属材料形成第一金属层；在基板上制备第一绝缘层；在第一绝缘层上制备半导体层；在第一绝缘层和半导体层上制备一层叠层金属材料，叠层金属材料包括第一金属材料和第二金属材料；在叠层金属材料上制备一层光阻层，图案化光阻层形成第一光阻单元和第二光阻单元；刻蚀第二金属材料；加热第一光阻单元和第二光阻单元直至第一光阻单元和第二光阻单元部分融化，第一光阻单元和第二光阻单元覆盖剩余第二金属材料的侧壁；刻蚀第一金属材料；去除第一光阻单元二和第二光阻单元。
Description
技术领域
本申请涉及显示领域，具体涉及一种阵列基板的制备方法以及阵列基板。
背景技术
目前，50UHD(超高清)沟道实做值AEI（After Etch Interval，刻蚀后检测） 为4.5～5.0μm宽度，无法满足50UHD电源产品充电率≥90%需求。TFT Channel length（沟道长度）从4.5μm缩减至3.5μm，在实现M2金属减薄（5500→4000）Cost down（降低成本）的同时，确保TFT Ion（开态电流）提升23%，满足50UHD 电源产品充电率达到90%需求。
USC TFT器件技术开发，M2 Wet Etch 为防止工艺波动导致第二金属材料（铜、铝）和第一金属材料（钼钛、钼）残留，过量刻蚀超过25%，同时因为第二金属材料刻蚀速率快，第一金属材料刻蚀速率慢，第一金属层刻蚀总时间远大于只刻蚀完第二金属材料（Cu、Al）所需时间，导致第一金属层刻蚀量偏大，沟道长度过大。
发明内容
本申请实施例提供一种阵列基板的制备方法以及阵列基板，可以解决现有技术中阵列基板的沟道过长的技术问题。
本申请实施例提供一种阵列基板的制备方法，包括以下制备步骤：
提供一基板；
在所述基板上制备第一金属层；
在所述基板上制备第一绝缘层，所述第一绝缘层覆盖所述第一金属层；
在所述第一绝缘层上制备一层半导体材料，图案化所述半导体材料形成半导体层，所述半导体层对应设于所述第一金属层上方；
在所述第一绝缘层和所述半导体层上制备一层叠层金属材料，所述叠层金属材料包括第一金属材料和第二金属材料；
在所述叠层金属材料上制备一层光阻层，图案化所述光阻层形成第一光阻单元和第二光阻单元，所述第一光阻单元和所述第二光阻单元间隔设置且分别对应所述半导体层的相对两端；
刻蚀裸露于所述第一光阻单元和所述第二光阻单元外的所述第二金属材料；
加热所述第一光阻单元和所述第二光阻单元直至所述第一光阻单元和所述第二光阻单元部分融化，所述第一光阻单元和所述第二光阻单元覆盖剩余第二金属材料的侧壁；
刻蚀裸露于所述第一光阻单元和所述第二光阻单元外的所述第一金属材料；
去除所述第一光阻单元二和所述第二光阻单元。
可选的，在本申请的一些实施例中，通过烘箱加热所述第一光阻单元和所述第二光阻单元，所述烘箱的加热温度为150°～250°，加热时间为1min～10min。
可选的，在本申请的一些实施例中，所述第一金属材料为钼、钛、钼钛合金中的至少一种。
可选的，在本申请的一些实施例中，所述第一金属层材料的厚度为100～500埃，所述第二金属层材料的厚度为4000～6000埃。
可选的，在本申请的一些实施例中，所述第二金属材料为铜、银、金、铝中的至少一种。
可选的，在本申请的一些实施例中，所述第二金属材料的刻蚀速率小于所述第一金属材料的刻蚀速率。
可选的，在本申请的一些实施例中，所述在所述叠层金属材料上制备一层光阻层的具体步骤如下：
在所述叠层金属材料上制备一层光阻层，在所述光阻层上刻蚀盲孔，所述盲孔对应所述半导体层的中部；
继续刻蚀所述盲孔，直至所述符合金属材料裸露于所述盲孔底部，所述盲孔两侧分别为第一光阻单元和第二光阻单元。
可选的，在本申请的一些实施例中，所述刻蚀裸露于所述第一光阻单元和所述第二光阻单元外的所述第一金属材料的步骤之后，还包括以下制备步骤：
对裸露于所述第一光阻单元和所述第二光阻单元之间的所述半导体层进行部分刻蚀形成沟道。
可选的，在本申请的一些实施例中，在所述刻蚀裸露于所述第一光阻单元和所述第二光阻单元外的所述第一金属材料的步骤之后，所述第一光阻单元和所述第二光阻单元在所述基板上的投影完全覆盖所述第一金属材料在所述基板上的投影。
相应的，本申请实施例还提供了一种阵列基板，采用所述阵列基板的制备方法制备而成。
本申请实施例中的有益效果在于，本申请实施例的阵列基板的制备方法以及阵列基板采用分步刻蚀方式，依次刻蚀不同刻蚀率的金属材料，在第一次刻蚀金属材料后，采用加热的方式融化光阻材料使其覆盖刻蚀后的金属材料的侧壁，再进行二次刻蚀，从而实现对叠层金属材料的精准刻蚀，可以达到精确控制沟道长度的目的，既避免了沟道内的金属残留，又避免了过量刻蚀导致的沟道变长问题，实现了超窄沟道的阵列基板，满足了阵列基板的高清晰度、高频率充电率的需求。
附图说明
为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本申请实施例提供的阵列基板的结构示意图；
图2是本申请实施例提供的阵列基板的制备方法的流程图；
图3是本申请实施例提供的叠层金属材料制备完成后的结构示意图；
图4是本申请实施例提供的光阻层刻蚀完成后的结构示意图；
图5是本申请实施例提供的刻蚀完第一金属材料后的结构示意图；
图6是本申请实施例提供的加热光阻单元后的结构示意图；
图7是本申请实施例提供的刻蚀完第二金属材料后的结构示意图；
图8是本申请实施例提供的半导体刻蚀完成后的结构示意图。
附图标记说明：
基板100；第一金属层200；
绝缘层300；半导体层400；
第二金属层500；沟道区410；
导体区420；第一金属单元510；
第二金属单元520；第一金属材料501；
第二金属材料502；第一光阻单元610；
第二光阻单元620。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。此外，应当理解的是，此处所描述的具体实施方式仅用于说明和解释本申请，并不用于限制本申请。在本申请中，在未作相反说明的情况下，使用的方位词如“上”和“下”通常是指装置实际使用或工作状态下的上和下，具体为附图中的图面方向；而“内”和“外”则是针对装置的轮廓而言的。
本申请实施例提供一种阵列基板的制备方法以及阵列基板。以下进行详细说明。
实施例
本实施例主要用以解释本发明阵列基板的制备方法以及通过该制备方法制备而成的阵列基板10，具体的，如图1所示，阵列基板包括基板100、第一金属层200、绝缘层300、半导体层400、第二金属层500。
基板100为玻璃基板，亦可为多层材料堆叠的复合结构，主要用于承载各膜层以及阻挡外界水汽杂质入侵。
第一金属层200设于基板100的一侧表面，本实施例中，阵列基板10为底栅结构，第一金属层200为栅极，在第一金属层200的上方设有用以隔绝电信号的绝缘层300，绝缘层300覆盖第一金属层200并延伸至基板100的边缘。
半导体层400设于绝缘层300上方，且对应设于第一金属层200上方，半导体层400为有源层，其包括中部的半导体区域即沟道区410以及位于沟道区410两侧的导体区420。
第二金属层500包括间隔设置的第一金属单元510以及第二金属单元520，第二金属层500为钼钛合金(MoTi)和铜(Cu)的叠层，其中，第一金属单元510和第二金属单元520分别对应半导体层400的一个导体区420。本实施例中，改进点主要集中在第二金属层500的制备方法上，由本实施例的阵列基板的制备方法制备成型的第一金属单元510和第二金属单元520之间的间隙相较于现有技术有大幅度缩减且能根据需求进行自主可控的调节，由于第一金属单元510和第二金属单元520之间的间隙即为沟道区410的长度，故采用本实施例的阵列基板的制备方法制备成型的阵列基板10具有超窄沟道，能够满足高清晰度、高频率产品的充电率需求。
如图2所示，本实施例的阵列基板的制备方法的具体制备步骤如下：
S1）提供一基板100，基板100为玻璃基板。
S2）在基板100的一侧表面制备一层金属材料，图案化所述金属材料后形成第一金属层200，所述金属材料包括铜、银、金、铝中的至少一种。
S3）在基板100和第一金属层200上制备绝缘层300，绝缘层300覆盖第一金属层200，用以隔绝其他金属层的电信号，避免第一金属层200出现短路、串接的技术问题。
S4）在绝缘层300上制备一层半导体材料，所述半导体材料为非晶硅a-Si薄膜，图案化所述半导体材料形成半导体层400，半导体层400对应设于第一金属层200的上方。
S5）如图3所示，在绝缘层300上制备一层叠层金属材料，所述叠层金属材料包括叠层设置的第一金属材料501和第二金属材料502，本实施例中，第一金属材料501为钼钛，其厚度为300埃，第二金属材料502为铜，其厚度为5000埃。在本发明的其他优选实施例中，第一金属材料501可以为钼或钛，第二金属材料可以为银、金、铝中的至少一种。由于第一金属材料501和第二金属材料502的刻蚀速率并不相同，举例来说，钼钛的刻蚀速率为7.5埃每秒（Å/ S），铜的刻蚀速率为83埃每秒（Å/ S），而为了确保半导体层400的沟道区410上方无金属材料，需要对所述叠层金属材料进行过量刻蚀（过量刻蚀比例大于25%），从而导致实际沟道长度大于预设沟道长度，且实际沟道长度无法自主控制。
S6）如图4所示，在所述叠层金属材料上制备一层光阻层，图案化所述光阻层形成间隔的第一光阻单元610和第二光阻单元620，第一光阻单元610和第二光阻单元620分别对应设于半导体层400的相对两端，在本发明的另一优选实施例中，还可以先通过半透明掩膜板（HTM）先在光阻层上制备一盲孔，继续刻蚀光阻层使所述盲孔的内壁不断向外扩张、底面不断向下凹陷，直至光阻层形成为间隔设置的第一光阻单元610和第二光阻单元620。
S7）刻蚀裸露于第一光阻单元610和第二光阻单元620外的所述叠层金属材料，由于第一金属材料501和第二金属材料502的刻蚀速率不同，通过调节刻蚀液的材料比例以及刻蚀时间，如图5所示，可以实现对第二金属材料502（铜）的单独刻蚀，除被第一光阻单元610和第二光阻单元620覆盖的区域，其余区域的第二金属材料502被完全刻蚀，第一金属材料501依旧覆盖在半导体层400和绝缘层300上。
S8）如图6所示，通过烘箱加热第一光阻单元610和第二光阻单元620，所述烘箱的温度设置为150°～250°，加热时间设置为1 min～10min，直至第一光阻单元610和第二光阻单元620的表面融化并呈液态下流，从而覆盖剩余的第二金属材料502，从而起到保护第二金属材料502的目的。
S9）如图7所示，刻蚀第一金属材料501，由于第一光阻单元610和第二光阻单元620覆盖了剩余第二金属材料502的侧壁，在刻蚀第一金属材料501时不会同时刻蚀剩余第二金属材料502。而由于第一金属材料501为单层金属材料，通过控制刻蚀液的比例以及刻蚀时间可以准确控制刻蚀量，从而可以精确控制沟道区410的长度。既避免了沟道区410内的金属残留，又避免了过量刻蚀导致的沟道区410变长的问题。
S10）去除剩余的第一光阻单元610以及第二光阻单元620，露出剩余第一金属材料501和第二金属材料502，即第一金属单元510以及第二金属单元520。
S11）如图8所示，对第一金属单元510和第二金属单元520之间的半导体层400进行N+刻蚀，形成沟道区410，沟道区410的长度即为第一金属单元510和第二金属单元520之间的间距。
本实施例中的有益效果在于，本实施例的阵列基板的制备方法以及阵列基板采用分步刻蚀方式，依次刻蚀不同刻蚀率的金属材料，在第一次刻蚀金属材料后，采用加热的方式融化光阻材料使其覆盖刻蚀后的金属材料的侧壁，再进行二次刻蚀，从而实现对叠层金属材料的精准刻蚀，可以实现精确控制沟道长度的目的，既避免了沟道内的金属残留，又避免了过量刻蚀导致的沟道变长问题，实现了超窄沟道的阵列基板，满足了阵列基板的高清晰度、高频率充电率的需求。
以上对本申请实施例所提供的一种阵列基板的制备方法以及阵列基板进行了详细介绍，本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的方法及其核心思想；同时，对于本领域的技术人员，依据本申请的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本申请的限制。
Claims (7)
1.一种阵列基板的制备方法，其特征在于，包括以下制备步骤：
提供一基板；
在所述基板上制备第一金属层；
在所述基板上制备第一绝缘层，所述第一绝缘层覆盖所述第一金属层；
在所述第一绝缘层上制备一层半导体材料，图案化所述半导体材料形成半导体层，所述半导体层对应设于所述第一金属层上方；
在所述第一绝缘层和所述半导体层上制备一层叠层金属材料，所述叠层金属材料包括第一金属材料和第二金属材料；所述第一金属材料为钼、钛、钼钛合金中的至少一种，所述第二金属材料为铜、银、金、铝中的至少一种，所述第二金属材料的刻蚀速率大于所述第一金属材料的刻蚀速率；
在所述叠层金属材料上制备一层光阻层，图案化所述光阻层形成第一光阻单元和第二光阻单元，所述第一光阻单元和所述第二光阻单元间隔设置且分别对应所述半导体层的相对两端；
刻蚀裸露于所述第一光阻单元和所述第二光阻单元外的所述第二金属材料；
加热所述第一光阻单元和所述第二光阻单元直至所述第一光阻单元和所述第二光阻单元部分融化，所述第一光阻单元和所述第二光阻单元覆盖剩余第二金属材料的侧壁；
刻蚀裸露于所述第一光阻单元和所述第二光阻单元外的所述第一金属材料；
去除所述第一光阻单元和所述第二光阻单元。
2.根据权利要求1所述的阵列基板的制备方法，其特征在于，
通过烘箱加热所述第一光阻单元和所述第二光阻单元，所述烘箱的加热温度为150°～250°，加热时间为1min～10min。
3.根据权利要求1所述的阵列基板的制备方法，其特征在于，
所述第一金属材料的厚度为100～500埃，所述第二金属材料的厚度为4000～6000埃。
4.根据权利要求1所述的阵列基板的制备方法，其特征在于，所述在所述叠层金属材料上制备一层光阻层的具体步骤如下：
在所述叠层金属材料上制备一层光阻层，在所述光阻层上刻蚀盲孔，所述盲孔对应所述半导体层的中部；
继续刻蚀所述盲孔，直至所述叠层金属材料裸露于所述盲孔底部，所述盲孔两侧分别为第一光阻单元和第二光阻单元。
5.根据权利要求1所述的阵列基板的制备方法，其特征在于，
所述刻蚀裸露于所述第一光阻单元和所述第二光阻单元外的所述第一金属材料的步骤之后，还包括以下制备步骤：
对裸露于所述第一光阻单元和所述第二光阻单元之间的所述半导体层进行部分刻蚀形成沟道。
6.根据权利要求1所述的阵列基板的制备方法，其特征在于，
在所述刻蚀裸露于所述第一光阻单元和所述第二光阻单元外的所述第一金属材料的步骤之后，所述第一光阻单元和所述第二光阻单元在所述基板上的投影完全覆盖所述第一金属材料在所述基板上的投影。
7.一种阵列基板，其特征在于，采用权利要求1～6中任意一项所述的阵列基板的制备方法制备而成。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211276529.7A CN115360142B (zh) | 2022-10-19 | 2022-10-19 | 一种阵列基板的制备方法以及阵列基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211276529.7A CN115360142B (zh) | 2022-10-19 | 2022-10-19 | 一种阵列基板的制备方法以及阵列基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN115360142A CN115360142A (zh) | 2022-11-18 |
| CN115360142B true CN115360142B (zh) | 2023-02-07 |
Family
ID=84008548
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202211276529.7A Active CN115360142B (zh) | 2022-10-19 | 2022-10-19 | 一种阵列基板的制备方法以及阵列基板 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN115360142B (zh) |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4626323A (en) * | 1985-04-10 | 1986-12-02 | Siemens Aktiengesellschaft | Method for the manufacture of a printing element for an ink droplet printing unit |
| JPH1154025A (ja) * | 1997-08-07 | 1999-02-26 | Toppan Printing Co Ltd | 冷電子放出素子及びその製造方法 |
| CN103247572A (zh) * | 2012-02-10 | 2013-08-14 | 元太科技工业股份有限公司 | 主动阵列基板的制造方法 |
| CN107104044A (zh) * | 2017-05-12 | 2017-08-29 | 京东方科技集团股份有限公司 | 一种电极制作方法及阵列基板的制作方法 |
| CN107871753A (zh) * | 2017-11-08 | 2018-04-03 | 深圳市华星光电半导体显示技术有限公司 | 阵列基板及其制备方法 |
| CN109872973A (zh) * | 2019-01-16 | 2019-06-11 | 南京中电熊猫液晶显示科技有限公司 | 一种阵列基板及其制造方法 |
| CN111725324A (zh) * | 2020-06-11 | 2020-09-29 | 武汉华星光电半导体显示技术有限公司 | 薄膜晶体管、阵列基板及其制造方法 |
| CN112002636A (zh) * | 2020-08-06 | 2020-11-27 | 武汉华星光电半导体显示技术有限公司 | 阵列基板、其制备方法以及显示面板 |
| CN114335018A (zh) * | 2021-12-28 | 2022-04-12 | Tcl华星光电技术有限公司 | 一种显示面板的制备方法及显示面板 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105355588B (zh) * | 2015-09-30 | 2018-06-12 | 深圳市华星光电技术有限公司 | Tft阵列基板的制备方法、tft阵列基板及显示装置 |
-
2022
- 2022-10-19 CN CN202211276529.7A patent/CN115360142B/zh active Active
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4626323A (en) * | 1985-04-10 | 1986-12-02 | Siemens Aktiengesellschaft | Method for the manufacture of a printing element for an ink droplet printing unit |
| JPH1154025A (ja) * | 1997-08-07 | 1999-02-26 | Toppan Printing Co Ltd | 冷電子放出素子及びその製造方法 |
| CN103247572A (zh) * | 2012-02-10 | 2013-08-14 | 元太科技工业股份有限公司 | 主动阵列基板的制造方法 |
| CN107104044A (zh) * | 2017-05-12 | 2017-08-29 | 京东方科技集团股份有限公司 | 一种电极制作方法及阵列基板的制作方法 |
| CN107871753A (zh) * | 2017-11-08 | 2018-04-03 | 深圳市华星光电半导体显示技术有限公司 | 阵列基板及其制备方法 |
| CN109872973A (zh) * | 2019-01-16 | 2019-06-11 | 南京中电熊猫液晶显示科技有限公司 | 一种阵列基板及其制造方法 |
| CN111725324A (zh) * | 2020-06-11 | 2020-09-29 | 武汉华星光电半导体显示技术有限公司 | 薄膜晶体管、阵列基板及其制造方法 |
| CN112002636A (zh) * | 2020-08-06 | 2020-11-27 | 武汉华星光电半导体显示技术有限公司 | 阵列基板、其制备方法以及显示面板 |
| CN114335018A (zh) * | 2021-12-28 | 2022-04-12 | Tcl华星光电技术有限公司 | 一种显示面板的制备方法及显示面板 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN115360142A (zh) | 2022-11-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5474945A (en) | Method for forming semiconductor device comprising metal oxide | |
| US5847410A (en) | Semiconductor electro-optical device | |
| US6331476B1 (en) | Thin film transistor and producing method thereof | |
| JP4903667B2 (ja) | 表示装置用薄膜トランジスタ基板の製造方法 | |
| CN110071176B (zh) | 顶栅自对准金属氧化物半导体tft及其制作方法、显示面板 | |
| US6020598A (en) | Liquid crystal display device including crossing gate wiring | |
| US11397359B2 (en) | Thin film transistor array substrate, manufacturing method thereof, and display panel | |
| JP2003016858A (ja) | インジウムスズ酸化膜の製造方法 | |
| JPH1197714A (ja) | 半導体集積回路およびその作製方法 | |
| CN107331708B (zh) | 薄膜晶体管的制作方法、阵列基板的制作方法及阵列基板、显示装置 | |
| WO2019127724A1 (zh) | 薄膜晶体管的制作方法及阵列基板的制作方法 | |
| KR20010054740A (ko) | 박막 트랜지스터의 제조 방법 | |
| CN103378162A (zh) | 薄膜晶体管及其制作方法 | |
| JP3270674B2 (ja) | 半導体集積回路の作製方法 | |
| CN115360142B (zh) | 一种阵列基板的制备方法以及阵列基板 | |
| JP3176253B2 (ja) | 回路基板 | |
| DE10210044A1 (de) | Integrierte monolithische SOI-Schaltung mit Kondensator | |
| EP0544069A1 (en) | Thin-film transistor panel and method of manufacturing the same | |
| CN115312546A (zh) | 阵列基板及其制备方法、显示面板 | |
| CN212084945U (zh) | 一种具有双层绝缘层的面板结构 | |
| CN110047848B (zh) | 一种阵列基板及其制备方法 | |
| KR20060136217A (ko) | 박막 트랜지스터 기판 및 그 제조 방법 | |
| CN114023762B (zh) | 一种阵列基板及其制备方法、显示面板 | |
| CN215988758U (zh) | 一种阵列基板、显示面板 | |
| CN117542898A (zh) | 超短沟道器件及其制作方法、显示面板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |