JP2015081848A - スイッチング素子検査方法及び電子回路ユニット - Google Patents
スイッチング素子検査方法及び電子回路ユニット Download PDFInfo
- Publication number
- JP2015081848A JP2015081848A JP2013220063A JP2013220063A JP2015081848A JP 2015081848 A JP2015081848 A JP 2015081848A JP 2013220063 A JP2013220063 A JP 2013220063A JP 2013220063 A JP2013220063 A JP 2013220063A JP 2015081848 A JP2015081848 A JP 2015081848A
- Authority
- JP
- Japan
- Prior art keywords
- switching element
- inspection
- test
- test voltage
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/327—Testing of circuit interrupters, switches or circuit-breakers
- G01R31/3277—Testing of circuit interrupters, switches or circuit-breakers of low voltage devices, e.g. domestic or industrial devices, such as motor protections, relays, rotation switches
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
Description
実施の形態2では、実施の形態1にかかる電子回路ユニット1のスイッチングトランジスタの並列数をさらに多くした場合のスイッチング素子検査方法について説明する。そこで、実施の形態2にかかる電子回路ユニット2のブロック図を図4に示す。なお、実施の形態2の説明では、実施の形態1で説明した構成要素と同じ構成要素については、実施の形態1と同じ符号を付して説明を省略する。
10、20 ゲート駆動回路
11 ゲート制御信号生成回路
12、21 テスト電圧生成回路
PADd ドレインパッド
PADs ソースパッド
PAD1、PAD2、PADm、PADn テストパッド
Claims (11)
- 並列に接続された複数のスイッチング素子を含む電子回路ユニットを検査するスイッチング素子検査方法であって、
前記スイッチング素子の第1の端子と第2の端子に、それぞれ第1の検査用端子と第2の検査用端子を設置するステップと、
前記複数のスイッチング素子から選択した1つの検査対象スイッチング素子の制御端子に検査信号を与える検査信号入力端子を設置するステップと、
前記検査信号として前記検査対象スイッチング素子の閾値電圧よりも大きな第1のテスト電圧を印加するステップと、
前記第1の検査用端子と、前記第2の検査用端子と、の間の電圧差を検査するステップと、
を有するスイッチング素子検査方法。 - 前記第1のテスト電圧を、前記検査対象スイッチング素子を切り替えながら印加する請求項1に記載のスイッチング素子検査方法。
- 前記電子回路ユニットは、
前記複数のスイッチング素子を制御する制御信号を前記複数のスイッチング素子に一括して与える制御信号生成回路と、
前記制御信号生成回路と前記複数のスイッチング素子との間に設けられ、前記第1のテスト電圧から前記検査対象スイッチング素子以外の非検査対象スイッチング素子の制御端子に印加する第2のテスト電圧を生成するテスト電圧生成回路と、を有し、
前記テスト電圧生成回路は、前記スイッチング素子毎に、
前記制御信号生成回路と前記スイッチング素子の制御端子とを接続する配線上に挿入される第1の抵抗と、
前記第1の抵抗と前記スイッチング素子の制御端子とを接続する配線と接地端子との間に設けられる第2の抵抗と、を有し、
前記第1の抵抗と前記スイッチング素子の制御端子とを接続する配線に前記第1のテスト電圧が印加される請求項1又は2に記載のスイッチング素子検査方法。 - 前記第2のテスト電圧は、
前記検査対象スイッチング素子の制御端子に接続される前記第1の抵抗と、前記検査対象スイッチング素子以外の非検査対象スイッチング素子の制御端子に接続される前記第1の抵抗及び前記第2の抵抗と、から算出される第1の合成抵抗と、前記非検査対象スイッチング素子の制御端子に接続される前記第2の抵抗と、の抵抗比と、前記第1のテスト電圧と、の積が、前記非検査対象スイッチング素子の閾値電圧よりも小さくなるように設定される請求項3に記載のスイッチング素子検査方法。 - 前記テスト電圧生成回路は、
前記第1の抵抗と前記スイッチング素子の制御端子とを接続する配線に設けられ、前記第1のテスト電圧が印加されるテストパッドが設けられる請求項3に記載のスイッチング素子検査方法。 - 前記テスト電圧生成回路は、前記制御信号生成回路を含むゲート駆動回路内において前記ゲート駆動回路の出力に設けられる請求項3乃至5のいずれか1項に記載のスイッチング素子検査方法。
- 前記第1のテスト電圧を前記検査対象スイッチング素子の制御端子に印加する期間に、前記検査対象スイッチング素子以外の非検査対象スイッチング素子の制御端子に接地電圧を印加する請求項1乃至6のいずれか1項に記載のスイッチング素子検査方法。
- 電源供給端子と出力端子との間に並列に接続される複数のスイッチング素子と、
前記複数のスイッチング素子を制御する制御信号を前記複数のスイッチング素子に一括して与える制御信号生成回路と、
前記制御信号生成回路と前記複数のスイッチング素子との間に設けられ、前記複数のスイッチング素子毎に制御端子に電圧を与える複数のテストパッドを備えるテスト電圧生成回路と、を有し、
前記テスト電圧生成回路は、
テスト対象の検査対象スイッチング素子に対応するテストパッドに与えられる第1のテスト電圧から、前記複数のスイッチング素子の閾値電圧よりも小さな第2のテスト電圧を生成し、
検査対象スイッチング素子以外の非検査対象スイッチング素子に前記第2のテスト電圧を与える電子回路ユニット。 - 前記テスト電圧生成回路は、前記複数のスイッチング素子毎に、
前記制御信号生成回路と前記スイッチング素子の制御端子とを接続する配線上に挿入される第1の抵抗と、
前記第1の抵抗と前記スイッチング素子の制御端子とを接続する配線と接地端子との間に設けられる第2の抵抗と、を有し、
前記第1の抵抗と前記スイッチング素子の制御端子とを接続する配線に前記テストパッドが設けられる請求項8に記載の電子回路ユニット。 - 前記第1の抵抗及び前記第2の抵抗の抵抗値は、
前記第1の抵抗と前記第2の抵抗とから算出される合成抵抗と前記第1のテスト電圧との積が前記非検査対象スイッチング素子の閾値電圧よりも小さくなるように設定され、
前記合成抵抗は、前記検査対象スイッチング素子の制御端子に接続される第1の抵抗値と、前記検査対象スイッチング素子以外の非検査対象スイッチング素子の制御端子に接続される前記第1の抵抗及び前記第2の抵抗と、を合計した合計抵抗と、前記非検査対象スイッチング素子の制御端子に接続される前記第2の抵抗と、の抵抗比により算出される請求項9に記載の電子回路ユニット。 - 前記テスト電圧生成回路は、前記制御信号生成回路を含むゲート駆動回路内において前記ゲート駆動回路の出力に設けられる請求項8乃至10のいずれか1項に記載の電子回路ユニット。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013220063A JP6197573B2 (ja) | 2013-10-23 | 2013-10-23 | スイッチング素子検査方法及び電子回路ユニット |
PCT/JP2014/004832 WO2015059867A1 (ja) | 2013-10-23 | 2014-09-22 | スイッチング素子検査方法及び電子回路ユニット |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013220063A JP6197573B2 (ja) | 2013-10-23 | 2013-10-23 | スイッチング素子検査方法及び電子回路ユニット |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015081848A true JP2015081848A (ja) | 2015-04-27 |
JP6197573B2 JP6197573B2 (ja) | 2017-09-20 |
Family
ID=52992490
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013220063A Expired - Fee Related JP6197573B2 (ja) | 2013-10-23 | 2013-10-23 | スイッチング素子検査方法及び電子回路ユニット |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP6197573B2 (ja) |
WO (1) | WO2015059867A1 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113092999A (zh) * | 2021-04-02 | 2021-07-09 | 中国第一汽车股份有限公司 | 一种开关量输入诊断装置及诊断方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58111763A (ja) * | 1981-12-25 | 1983-07-02 | Fujitsu Ltd | トランジスタ試験回路 |
JP2002222920A (ja) * | 2001-01-24 | 2002-08-09 | Mitsubishi Heavy Ind Ltd | 並列接続mosfetの保護装置 |
-
2013
- 2013-10-23 JP JP2013220063A patent/JP6197573B2/ja not_active Expired - Fee Related
-
2014
- 2014-09-22 WO PCT/JP2014/004832 patent/WO2015059867A1/ja active Application Filing
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58111763A (ja) * | 1981-12-25 | 1983-07-02 | Fujitsu Ltd | トランジスタ試験回路 |
JP2002222920A (ja) * | 2001-01-24 | 2002-08-09 | Mitsubishi Heavy Ind Ltd | 並列接続mosfetの保護装置 |
Also Published As
Publication number | Publication date |
---|---|
JP6197573B2 (ja) | 2017-09-20 |
WO2015059867A1 (ja) | 2015-04-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8860455B2 (en) | Methods and systems to measure a signal on an integrated circuit die | |
JP6197573B2 (ja) | スイッチング素子検査方法及び電子回路ユニット | |
US8648617B2 (en) | Semiconductor device and method of testing semiconductor device | |
JP2007315789A (ja) | 半導体集積回路およびその実装検査方法 | |
JP6242183B2 (ja) | 半導体集積回路及び該半導体集積回路の試験方法並びに該半導体集積回路におけるラッシュカレントの抑制方法 | |
JP5326898B2 (ja) | 集積回路における外部端子の開放/短絡検査方法及び集積回路における外部端子の開放/短絡検査装置 | |
JP2010165755A (ja) | 半導体装置 | |
JP2009288064A (ja) | 半導体試験装置及び方法 | |
JP2010272825A (ja) | 半導体集積回路装置 | |
TWI471576B (zh) | The inspection apparatus, the inspection system, the inspection method, and the inspection method of the semiconductor device of the semiconductor device | |
JP2014163851A (ja) | オープン検出端子付き半導体集積回路 | |
JP2012083262A (ja) | 試験装置および試験方法 | |
JP2010204058A (ja) | 回路部品の試験装置および方法 | |
US7705620B2 (en) | Measuring and identifying analog characteristics of a microelectronic component at a wafer level and a platform level | |
JPWO2008069025A1 (ja) | 半導体装置 | |
JP4744884B2 (ja) | ウエハ検査装置及びウエハ検査方法 | |
JP2010223791A (ja) | 半導体装置及びその検査方法 | |
US7940059B2 (en) | Method for testing H-bridge | |
JP2007278767A (ja) | Ic実装済み電子部品実装基板及びそのリーク電流試験方法 | |
KR100916763B1 (ko) | 반도체 디바이스 테스트 시스템 | |
JP5614354B2 (ja) | 半導体装置及び出力回路 | |
JP2008309741A (ja) | 半導体デバイスの評価方法および半導体デバイス | |
JP2007064645A (ja) | 半導体検査方法 | |
JP2009065037A (ja) | 半導体集積回路とその検査装置 | |
JP2004257921A (ja) | 半導体装置の検査装置および半導体装置の検査方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160324 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170110 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170216 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170725 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170807 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 6197573 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
LAPS | Cancellation because of no payment of annual fees |