JPS5887856A - アナログ・デジタル変換器を内蔵する半導体集積回路 - Google Patents
アナログ・デジタル変換器を内蔵する半導体集積回路Info
- Publication number
- JPS5887856A JPS5887856A JP56185423A JP18542381A JPS5887856A JP S5887856 A JPS5887856 A JP S5887856A JP 56185423 A JP56185423 A JP 56185423A JP 18542381 A JP18542381 A JP 18542381A JP S5887856 A JPS5887856 A JP S5887856A
- Authority
- JP
- Japan
- Prior art keywords
- analogue input
- electronic switch
- semiconductor integrated
- integrated circuit
- testing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2884—Testing of integrated circuits [IC] using dedicated test connectors, test elements or test circuits on the IC under test
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、マイクロコンビーータ等の入出力装置に使用
されるアナログ・デジタル変換器を内蔵する半導体集積
回路の改良に関するものである。
されるアナログ・デジタル変換器を内蔵する半導体集積
回路の改良に関するものである。
一般に、この種の半導体集積回路は、例えば、第１図に
示すように、アナログ入力端子Ａ、 −Ａｎと、この入
力端子Ａ１〜Ａｎにそれぞれ接続されているエハンスメ
ント形Ｍ ＯＳ ’Ｉｔ界効果トランジスタ（以下ＥＭ
Ｏ８という）のアナログ人力ゲートＧ１〜Ｇｎからなる
アナログ入力ゲート回路１と、入力アナログ値と基準値
Ｖ。とを比較するコンパレータ２と、このコンパレータ
２の出力をデジタル値に変換するカウンタ３と、データ
バス４と、出力端子ｏｕｔから構成されている３、この
ような半導体集積回路においては、前記アナログ入力ゲ
ート回路ｌのオン状態における半導体集積回路の動作試
験を行う場合、コンパレータ２とカウンタ３は、−回の
試験でよいのであるが、実際には、アナログ入力ゲート
Ｇ、〜Ｇ ｎを含め゛た回路の試験となるため、アナロ
グ入力ゲートの数だけ試験しなければならず、しかも各
回路のどの部分に不良があるのかよくわがらｔ「いとい
う欠点かあ・た。また、浮遊容量とアナログ入力回路の
オン抵抗との時数を測定する必要がある場合、アナログ
入力ゲートＧ、〜Ｇｎのオン抵抗を測定することは不可
能であった。
示すように、アナログ入力端子Ａ、 −Ａｎと、この入
力端子Ａ１〜Ａｎにそれぞれ接続されているエハンスメ
ント形Ｍ ＯＳ ’Ｉｔ界効果トランジスタ（以下ＥＭ
Ｏ８という）のアナログ人力ゲートＧ１〜Ｇｎからなる
アナログ入力ゲート回路１と、入力アナログ値と基準値
Ｖ。とを比較するコンパレータ２と、このコンパレータ
２の出力をデジタル値に変換するカウンタ３と、データ
バス４と、出力端子ｏｕｔから構成されている３、この
ような半導体集積回路においては、前記アナログ入力ゲ
ート回路ｌのオン状態における半導体集積回路の動作試
験を行う場合、コンパレータ２とカウンタ３は、−回の
試験でよいのであるが、実際には、アナログ入力ゲート
Ｇ、〜Ｇ ｎを含め゛た回路の試験となるため、アナロ
グ入力ゲートの数だけ試験しなければならず、しかも各
回路のどの部分に不良があるのかよくわがらｔ「いとい
う欠点かあ・た。また、浮遊容量とアナログ入力回路の
オン抵抗との時数を測定する必要がある場合、アナログ
入力ゲートＧ、〜Ｇｎのオン抵抗を測定することは不可
能であった。
本発明は、前ｂピ欠点を除去するためになされたもので
あり、その特徴は、アナログ・デジタル変換器を内蔵す
る半導体集積回路において、アナログ入力ゲート回路の
オン抵抗を測定する手段を備えたことにある。
あり、その特徴は、アナログ・デジタル変換器を内蔵す
る半導体集積回路において、アナログ入力ゲート回路の
オン抵抗を測定する手段を備えたことにある。
以下実施例とともに本発明を祥純に両；？明すイ）。
第２図は、本発明の一実施例の構成を示す図であり、第
１図と同一のものは同一記号を付けてあり、その説明は
省略する。
１図と同一のものは同一記号を付けてあり、その説明は
省略する。
本実施例は、第１図のアナログ入力ゲート回路１の出力
端子を選択接地するための電子スイッチ５を設けたもの
である。この電子スイッチ５は、例えばＢＭＯ８で構成
され、そのゲート端子５Ａが試験時には、一点破線で示
している汎用の試験機６の制御線に接続されるように構
成されている。
端子を選択接地するための電子スイッチ５を設けたもの
である。この電子スイッチ５は、例えばＢＭＯ８で構成
され、そのゲート端子５Ａが試験時には、一点破線で示
している汎用の試験機６の制御線に接続されるように構
成されている。
この動作を説明すると、アナログ入力ゲートＧ。
〜Ｇｎのそれぞれのオン抵抗を測定する場合は、試験機
６からアナログ入力ゲートオン抵抗測定の制御信号が送
られろ。この制御信号は、前記電子スイッチ５のゲート
に入力され、電子スイッチ５をオンしてアナログ入力ゲ
ート回路１の出力端子を接地する。これによりアナログ
人力ゲート回路１は動作状態となる。次にアナログ入力
ゲートＧ１〜Ｇｎを順次オンしてそのときのアナログ入
力ゲートＧ１〜Ｇｎの抵抗値を測定する。また、コンパ
レータ２とカウンタ３を試験する場合は、試験機６から
の制御信号をオフにして、正常なアナログ入力ゲートＧ
、 −Ｇｏのうち１個４・選んでオンして試験する。
６からアナログ入力ゲートオン抵抗測定の制御信号が送
られろ。この制御信号は、前記電子スイッチ５のゲート
に入力され、電子スイッチ５をオンしてアナログ入力ゲ
ート回路１の出力端子を接地する。これによりアナログ
人力ゲート回路１は動作状態となる。次にアナログ入力
ゲートＧ１〜Ｇｎを順次オンしてそのときのアナログ入
力ゲートＧ１〜Ｇｎの抵抗値を測定する。また、コンパ
レータ２とカウンタ３を試験する場合は、試験機６から
の制御信号をオフにして、正常なアナログ入力ゲートＧ
、 −Ｇｏのうち１個４・選んでオンして試験する。
試験が終ｆすると半導体集積回路を試験機６からはずす
。
。
以上説明した如く、本発明によれば、正常なアナログ入
力ゲートの１個とコンパレータ、カウンタを含んだ回路
を１回試験するだけでコンパレータとカウンタの合否が
判定でき、他のアナログ入力ゲートのオン抵抗の測定も
独立に行うことができるので、半導体集積回路の試験の
精度及び能率を向上させることができる。
力ゲートの１個とコンパレータ、カウンタを含んだ回路
を１回試験するだけでコンパレータとカウンタの合否が
判定でき、他のアナログ入力ゲートのオン抵抗の測定も
独立に行うことができるので、半導体集積回路の試験の
精度及び能率を向上させることができる。
第１図は、アナログ・デジタル変換器を内蔵する半導体
集積回路の一例を示す図、第２図は、本発明の回路構成
を示す図である。 Ａ１〜Ａｎ・・・アナログ入力端子、１・・アナログ入
力ゲート回路、２・・コンパレータ、３・・カウンタ、
４・・・データバス、５・・電子スイッチ、６・・試験
機、ｖ。 ・・基準値、ｏｕｔ・・出力端子。 代理人 升埋士 薄 １）利 幸
集積回路の一例を示す図、第２図は、本発明の回路構成
を示す図である。 Ａ１〜Ａｎ・・・アナログ入力端子、１・・アナログ入
力ゲート回路、２・・コンパレータ、３・・カウンタ、
４・・・データバス、５・・電子スイッチ、６・・試験
機、ｖ。 ・・基準値、ｏｕｔ・・出力端子。 代理人 升埋士 薄 １）利 幸
Claims (1)
- アナログ・デジタル変換器を内蔵する半導体集積回路に
おいて、アナログ入力ゲート回路のオン抵抗を測定する
手段を備えたことを特徴とする半導体集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56185423A JPS5887856A (ja) | 1981-11-20 | 1981-11-20 | アナログ・デジタル変換器を内蔵する半導体集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56185423A JPS5887856A (ja) | 1981-11-20 | 1981-11-20 | アナログ・デジタル変換器を内蔵する半導体集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5887856A true JPS5887856A (ja) | 1983-05-25 |
Family
ID=16170524
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56185423A Pending JPS5887856A (ja) | 1981-11-20 | 1981-11-20 | アナログ・デジタル変換器を内蔵する半導体集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5887856A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007205852A (ja) * | 2006-02-01 | 2007-08-16 | Ricoh Co Ltd | 半導体装置及びオン抵抗測定方法 |
-
1981
- 1981-11-20 JP JP56185423A patent/JPS5887856A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007205852A (ja) * | 2006-02-01 | 2007-08-16 | Ricoh Co Ltd | 半導体装置及びオン抵抗測定方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6031386A (en) | Apparatus and method for defect testing of integrated circuits | |
| JPS58502109A (ja) | 絶縁抵抗アナライザ装置及び使用方法 | |
| JP2000258483A (ja) | 実時間測定値の集合を適応学習するための方法及び自動試験システム | |
| JPS5887856A (ja) | アナログ・デジタル変換器を内蔵する半導体集積回路 | |
| JP2928534B2 (ja) | インサーキット試験装置および方法 | |
| JP2921476B2 (ja) | Ｌｓｉの電源電流テスト方法 | |
| JPH04213849A (ja) | 半導体装置及びその初期不良検出方法 | |
| JP2920998B2 (ja) | 半導体集積回路 | |
| JPH09101330A (ja) | プルアップ抵抗及びプルダウン抵抗の自動試験器 | |
| JPS58111533A (ja) | 入力回路 | |
| JP2723698B2 (ja) | 半導体集積回路のテスト回路 | |
| JPH0210178A (ja) | 論理回路 | |
| JP2000147071A (ja) | アナログ回路の特性検査装置 | |
| JPH11142489A (ja) | Ｌｓｉ検査方法 | |
| JP2944307B2 (ja) | Ａ／ｄコンバータの非直線性の検査方法 | |
| JPH06109806A (ja) | 半導体評価用テスタ | |
| JP3086226B2 (ja) | 半導体装置 | |
| RU2020498C1 (ru) | Устройство контроля контактирования интегральных схем | |
| JPH04253351A (ja) | 接触抵抗の測定方法 | |
| JPS6262300B2 (ja) | ||
| JP2959174B2 (ja) | 集積回路 | |
| JPH04244974A (ja) | 半導体集積回路の測定方法 | |
| JPH10223711A (ja) | 半導体集積回路装置とその試験方法 | |
| JPS6385379A (ja) | 半導体集積回路 | |
| JPS55113968A (en) | Method of testing integrated circuit |