KR100777160B1 - 휴대폰용 전원 회로 및 이의 반도체 패키지 - Google Patents

휴대폰용 전원 회로 및 이의 반도체 패키지 Download PDF

Info

Publication number
KR100777160B1
KR100777160B1 KR1020060107475A KR20060107475A KR100777160B1 KR 100777160 B1 KR100777160 B1 KR 100777160B1 KR 1020060107475 A KR1020060107475 A KR 1020060107475A KR 20060107475 A KR20060107475 A KR 20060107475A KR 100777160 B1 KR100777160 B1 KR 100777160B1
Authority
KR
South Korea
Prior art keywords
power output
terminal
bipolar transistor
lead
power
Prior art date
Application number
KR1020060107475A
Other languages
English (en)
Inventor
조성부
최규삼
Original Assignee
주식회사 케이이씨
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 케이이씨 filed Critical 주식회사 케이이씨
Priority to KR1020060107475A priority Critical patent/KR100777160B1/ko
Application granted granted Critical
Publication of KR100777160B1 publication Critical patent/KR100777160B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J7/00—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
    • H02J7/0063—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries with circuits adapted for supplying loads from the battery
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/162—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits the devices being mounted on two or more different substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Electronic Switches (AREA)

Abstract

본 발명은 휴대폰용 전원 회로 및 이의 반도체 패키지에 관한 것으로서, 해결하고 하는 기술적 과제는 전력 소모를 최소화하고 정전기에 강인하며, 실장 면적을 최소화하는데 있다.
이를 위해 본 발명은 배터리의 전원을 입력하는 전원 입력 단자, 상기 배터리에 의한 전압을 출력하는 전원 출력 단자, 전원 출력 요청 신호를 인가하는 전원 출력 요청 단자 및 접지 단자를 갖는 휴대폰용 전원 회로에 있어서, 상기 전원 출력 요청 단자가 베이스에 연결되고, 상기 접지 단자는 에미터에 연결된 바이폴라 트랜지스터와, 상기 바이폴라 트랜지스터의 베이스와 전원 출력 요청 단자, 상기 바이폴라 트랜지스터의 베이스와 에미터 사이에 각각 연결되어 상기 베이스에 입력되는 전압을 조정하는 전압 조절용 저항과, 상기 바이폴라 트랜지스터의 컬렉터가 게이트에 연결되고, 소스는 배터리에 연결되며, 드레인은 상기 전원 출력 단자에 연결된 전계효과 트랜지스터로 이루어진 휴대폰용 전원 회로 및 이의 반도체 패키지를 개시한다.
휴대폰, 전원 회로, 로드 스위치, 전계효과 트랜지스터, 바이폴라 트랜지스터, 반도체 패키지

Description

휴대폰용 전원 회로 및 이의 반도체 패키지{POWER CIRCUIT FOR MOBILE PHONE AND SEMICONDUCTOR PACKAGE THEREOF}
도 1은 본 발명에 따른 휴대폰용 전원 회로를 도시한 회로도이다.
도 2는 본 발명에 따른 휴대폰용 전원 회로의 반도체 패키지를 도시한 평면도이다.
도 3a 및 도 3b는 본 발명에 따른 휴대폰용 전원 회로의 반도체 패키지를 도시한 단면도이다.
< 도면의 주요 부분에 대한 부호의 설명 >
100; 본 발명에 의한 반도체 패키지
110; 전원 출력 단자용 리드 120; 전계효과 트랜지스터
130; 전원 입력 단자용 리드 140; 접지 단자용 리드
150; 집적회로칩 160; 전원 출력 요청 단자용 리드
170; 봉지부 180; 도전성 와이어
본 발명은 휴대폰용 전원 회로 및 이의 반도체 패키지에 관한 것으로서, 보 다 상세히는 전력 소모를 최소화하고 정전기에 강인하며, 실장 면적을 최소화할 수 있는 휴대폰용 전원 회로 및 이의 반도체 패키지에 관한 것이다.
휴대폰용 전원 회로는 배터리 전압을 단속하여 각종 제어용 집적 회로 및 액정 화면 등에 전원을 공급하는 역할을 한다. 이러한 휴대폰용 전원 회로는 통상 부하 전류를 구동할 때 전력 소모를 최소화하기 위해 온 저항(Ron)이 작은 개별 소자로서 MOSFET(Metal Oxide Semiconductor Filed Effect Transistor)을 이용하고 있다. 물론, 상기 MOSFET을 제어하기 위해, 상기 MOSFET의 게이트에 다른 MOSFET 또는 바이폴라 트랜지스터(Bipolar Transistor)를 연결하여 회로를 구성한다.
그러나, 이러한 종래의 휴대폰용 전원 회로는 MOSFET뿐만 아니라 바이폴라 트랜지스터 및 각종 수동 소자를 회로기판에 각각 실장하기 때문에 신호선의 길이가 길어지고, 이에 따라 전력 소모량이 여전히 큰 문제가 있다. 더욱이, 개별 소자인 MOSFET 반도체 패키지와, 바이폴라 트랜지스터 반도체 패키지 및 각종 수동 소자 등을 회로기판에 별도로 실장하기 때문에, 전체적인 회로기판의 면적이 커지는 문제가 있다.
또한, 상기 MOSFET을 집적 회로 형태로 만들었을 때, 정전기에 취약하기 때문에, MOSFET 패키지의 외부에 별도의 정전기 보호회로를 연결하여야 함으로써, 회로기판의 면적이 더욱 커지는 문제가 있다.
본 발명은 상술한 종래의 문제점을 극복하기 위한 것으로서, 본 발명의 목적 은 전력 소모를 최소화하고 정전기에 강인하며, 실장 면적을 최소화할 수 있는 휴대폰용 전원 회로 및 이의 반도체 패키지를 제공하는데 있다.
상기한 목적을 달성하기 위해 본 발명에 의한 휴대폰용 전원 회로는 배터리의 전원을 입력하는 전원 입력 단자, 상기 배터리에 의한 전압을 출력하는 전원 출력 단자, 전원 출력 요청 신호를 인가하는 전원 출력 요청 단자 및 접지 단자를 갖는 휴대폰용 전원 회로에 있어서, 상기 전원 출력 요청 단자가 베이스에 연결되고, 상기 접지 단자는 에미터에 연결된 바이폴라 트랜지스터와, 상기 바이폴라 트랜지스터의 베이스와 전원 출력 요청 단자, 상기 바이폴라 트랜지스터의 베이스와 에미터 사이에 각각 연결되어 상기 베이스에 입력되는 전압을 조정하는 전압 조절용 저항과, 상기 바이폴라 트랜지스터의 컬렉터가 게이트에 연결되고, 소스는 배터리에 연결되며, 드레인은 상기 전원 출력 단자에 연결된 전계효과 트랜지스터를 포함한다.
상기 전압 조절용 저항과 상기 바이폴라 트랜지스터는 하나의 반도체 칩에 집적되어 형성될 수 있다.
상기 바이폴라 트랜지스터의 베이스에 연결된 전원 출력 요청 단자와 상기 접지 단자 사이에는 노이즈 유입을 방지하도록 제1캐패시터가 더 연결되고, 상기 제1캐패시터, 상기 전압 조절용 저항 및 상기 바이폴라 트랜지스터는 하나의 반도체 칩에 집적되어 형성될 수 있다.
상기 전계효과 트랜지스터의 드레인과 접지 단자 사이에는 정전기 유입 방지 를 위한 클램핑 제너 다이오드가 더 연결되고, 상기 클램핑 제너 다이오드, 상기 전압 조절용 저항 및 상기 바이폴라 트랜지스터는 하나의 반도체 칩에 집적되어 형성될 수 있다.
상기 전원 출력 단자와 접지 단자 사이에는 노이즈 유입 방지를 위한 제2캐패시터가 더 연결되고, 상기 제2캐패시터, 상기 전압 조절용 저항 및 상기 바이폴라 트랜지스터는 하나의 반도체 칩에 집적되어 형성될 수 있다.
상기 바이폴라 트랜지스터의 베이스와 상기 전원 출력 요청 단자 사이에는 상기 베이스를 향하여 순방향의 다이오드가 더 연결되고, 상기 순방향의 다이오드, 상기 전압 조절용 저항 및 상기 바이폴라 트랜지스터는 하나의 반도체 칩에 집적되어 형성될 수 있다.
상기 전계효과 트랜지스터의 소스와 게이트 사이에는 바이어스용 저항이 더 연결되고, 상기 바이어스용 저항과, 상기 전압 조절용 저항과, 상기 바이폴라 트랜지스터는 하나의 반도체 칩에 집적되어 형성될 수 있다.
또한, 상술한 목적을 달성하기 위해 본 발명에 의한 반도체 패키지는 전원 출력 단자용 리드와, 상기 전원 출력 단자용 리드에 드레인이 접속된 채로 탑재된 전계효과 트랜지스터와, 상기 전원 출력 단자용 리드의 외주연에 위치되고, 상기 전계효과 트랜지스터의 소스가 와이어로 전기 연결된 동시에 배터리 전원이 입력되는 전원 입력 단자용 리드와, 상기 전원 출력 단자용 리드의 외주연에 위치된 접지 단자용 리드와, 상기 접지 단자용 리드에 바이폴라 트랜지스터, 저항, 다이오드, 제너 다이오드 및 캐패시터가 집적되어 형성된 채로 탑재된 집적회로칩과, 상기 집 적회로칩중 바이폴라 트랜지스터의 베이스에 전원 출력 요청 신호를 인가하도록 와이어로 전기 연결된 전원 출력 요청 단자용 리드와, 상기 전원 출력 단자용 리드, 전계효과 트랜지스터, 전원 입력 단자용 리드, 접지 단자용 리드, 집적회로칩 및 전원 출력 요청 단자용 리드를 봉지하는 봉지부를 포함한다.
상기 집적회로칩중 바이폴라 트랜지스터의 에미터는 와이어를 통하여 상기 접지 단자용 리드에 전기 연결될 수 있다.
상기 전계효과 트랜지스터중 게이트와 상기 집적회로칩중 바이폴라 트랜지스터의 컬렉터는 와이어를 통하여 전기 연결될 수 있다.
상기 전원 출력 단자용 리드와 상기 집적회로칩은 와이어로 상호 연결될 수 있다.
상기 전원 입력 단자용 리드와 상기 집적회로칩은 와이어로 상호 연결될 수 있다.
상기와 같이 하여 본 발명에 의한 휴대폰용 전원 회로 및 이의 반도체 패키지는 부하 전류 구동을 전계효과 트랜지스터로 구현하고, 상기 전계효과 트랜지스터의 제어는 바이폴라 트랜지스터로 구현함으로써, 전력 소모량을 최소화하게 된다.
또한, 본 발명에 의한 휴대폰용 전원 회로 및 이의 반도체 패키지는 바이폴라 트랜지스터와 함께 저항, 제너 다이오드, 다이오드 및 캐패시터 등을 모두 집적회로칩로 구현함으로써, 전력 소모량을 더욱 최소화할 뿐만 아니라 정전기 및 외부 노이즈에 강인한 회로가 된다.
또한, 본 발명에 의한 휴대폰용 전원 회로 및 이의 반도체 패키지는 부하 전류 구동을 위한 전계효과 트랜지스터를 제외한 나머지 모든 회로 소자 즉, 바이폴라 트랜지스터와 함께 저항, 제너 다이오드, 다이오드 및 캐패시터 등을 모두 집적회로칩로 구현함으로써, 회로기판에서의 실장 면적을 최소화하게 된다.
이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있을 정도로 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 상세하게 설명하면 다음과 같다.
도 1은 본 발명에 따른 휴대폰용 전원 회로를 도시한 회로도이다.
도시된 바와 같이 본 발명에 의한 휴대폰용 전원 회로는 전원 입력 단자(VIN)와, 전원 출력 단자(VOUT), 전원 출력 요청 단자(A,B,C), 접지 단자(GND), 바이폴라 트랜지스터(Q), 전압 조절용 저항(R1,R2), 제1캐패시터(C1), 다이오드(D1,D2), 전계효과 트랜지스터(P), 바이어스 저항(R3), 제너 다이오드(ZD) 및 제2캐패시터(C2)를 포함한다.
상기 전원 입력 단자(VIN)는 배터리(도시되지 않음)의 정극에 연결되어 플러스 전압을 공급하는 역할을 한다.
상기 전원 출력 단자(VOUT)는 상기 전계효과 트랜지스터(P)의 턴온(turn on) 또는 턴오프(turn off)에 따라 선택적으로 상기 배터리의 전원을 휴대폰 제어용 회로 또는 액정 화면(도시되지 않음) 등에 출력하는 역할을 한다.
상기 전원 출력 요청 단자(A,B,C)는 도면에서 3개가 구비되어 있으며, 이는 상기 바이폴라 트랜지스터(Q)를 턴온 또는 턴오프하는 역할을 한다. 예를 들어, 상기 전원 출력 요청 단자(A,B,C)는 폴더형 휴대폰의 경우 폴더를 열면 상기 전원 출력 요청 단자(A,B,C)를 통해서 소정 전류가 상기 바이폴라 트랜지스터(Q)의 베이스로 입력될 수 있다. 또한, 예를 들어 상기 전원 요청 단자(A,B,C)는 슬라이드형 휴대폰의 경우 슬라이더를 열면 상기 전원 출력 요청 단자(A,B,C)를 통해서 소정 전류가 상기 바이폴라 트랜지스터(Q)의 베이스로 입력될 수 있다. 또한, 예를 들어 상기 전원 요청 단자(A,B,C)는 사용자가 휴대폰의 어느 한 키패드(key pad)를 조작하면 상기 전원 출력 요청 단자(A,B,C)를 통해서 소정 전류가 상기 바이폴라 트랜지스터(Q)의 베이스로 입력될 수 있다. 여기서, 상기 전원 출력 요청 단자(A,B,C)중 어느 하나의 전원 출력 요청 단자(예를 들면, A)는 폴더의 열림 및 닫힘 상태에 따라 동작하고, 다른 하나의 전원 출력 요청 단자(예를 들면, B 및 C)는 키패드의 동작 여부에 따라 동작한다. 이러한 전원 출력 요청 단자(A,B,C)로부터 전류가 인가되는 구성은 이미 주지된 사항이므로, 이에 대한 설명은 생략하기로 한다.
상기 접지 단자(GND)는 회로 구성 요소중 접지가 필요한 영역이 모두 연결된다.
상기 바이폴라 트랜지스터(bipolar transistor)(Q)는 상기 전원 출력 요청 단자(A,B,C)가 베이스(base)에 연결되고, 컬렉터(collector)는 전계효과 트랜지스터(P)의 게이트(gate)에 연결되며, 에미터(emitter)는 접지 단자(GND)에 연결된다. 여기서, 상기 바이폴라 트랜지스터(Q)의 베이스와 전원 출력 요청 단자(A,B,C), 그 리고 상기 바이폴라 트랜지스터(Q)의 베이스와 접지 단자(GND) 사이에는 상기 베이스에 입력되는 전압을 조정할 수 있도록 전압 조절용 저항(R1,R2)이 연결되어 있다. 따라서, 상기 전압 조절용 저항(R1,R2)의 저항비를 조절함으로써, 하기할 다이오드(D1,D2)에 인가되는 전압을 적절하게 조정할 수 있게 된다. 한편, 도면에서는 NPN형 바이폴라 트랜지스터가 도시되어 있으나, 이러한 종류로 본 발명을 한정하는 것은 아니다.
상기 제1캐패시터(C1)는 상기 바이폴라 트랜지스터(Q)의 베이스, 달리 말하면 상기 베이스에 연결된 저항(R2)과 전원 출력 요청 단자(A,B,C) 사이의 노드(N1)와 접지 단자(GND) 사이에 접속되어 있다. 이와 같이 하여 상기 제1캐패시터(C1)는 외부로부터의 각종 노이즈 유입을 방지하게 된다.
상기 다이오드(D1,D2)는 상기 바이폴라 트랜지스터(Q)의 베이스, 달리 말하면 상기 베이스에 연결된 저항(R2)과 전원 요청 단자(B,C) 사이에 연결되어 있으며, 상기 전원 요청 단자(B,C)에서 베이스를 향하여 순방향으로 되어 있다. 이러한 다이오드(D1,D2)에 의해 상기 제1캐패시터(C1)에 혹시 충전될 수 있는 전압이 상기 전원 요청 단자(B,C)로 빠져나가지 않게 된다.
상기 전계효과 트랜지스터(P)는 소스(source)가 상기 전원 입력 단자(VIN)에 연결되고, 드레인(drain)이 전원 출력 단자(VOUT)에 연결되며, 게이트(gate)는 상기 바이폴라 트랜지스터(Q)의 컬렉터에 연결되어 있다. 따라서, 상기 전계효과 트랜지스터(P)는 상기 바이폴라 트랜지스터(Q)가 턴온될 경우 게이트 전압이 저하되어 턴온된다. 물론, 상기 전계효과 트랜지스터(P)는 상기 바이폴라 트랜지스터(Q) 가 턴오프될 경우 게이트 전압이 상승하여 턴오프된다. 한편, 도면에서 상기 전계효과 트랜지스터로서는 P 채널형 전계효과 트랜지스터가 도시되어 있으나, 이러한 도면으로 본 발명을 한정하는 것은 아니다.
상기 바이어스 저항(R3)은 상기 전계효과 트랜지스터(P)의 소스와 게이트 사이에 연결되어 있다. 이러한 바이어스 저항(R3)에 의해 상기 전계효과 트랜지스터(P)는 항상 포화 영역에서 동작하며, 직접 회로에서도 용이하게 구현할 수 있다.
상기 제너 다이오드(ZD)는 상기 전계효과 트랜지스터(P)의 드레인과 접지 단자(GND) 사이에 연결되어 있다. 이러한 제너 다이오드(ZD)는 정전기 또는 과도 전압의 발생시 이를 클램핑(clamping)하여 출력하는 역할을 한다.
상기 제2캐패시터(C2)는 상기 전계효과 트랜지스터(P)의 드레인과 접지 단자(GND) 사이에 연결되어 있다. 이러한 제2캐패시터(C2)는 외로부터의 노이즈 유입을 방지한다.
한편, 여기서 직접적인 부하 전류 구동을 담당하는 상기 전계효과 트랜지스터(P)는 개별 소자로 형성된다. 그러나, 상기 바이폴라 트랜지스터(Q), 전압 조절용 저항(R1,R2), 제1캐패시터(C1), 다이오드(D1,D2), 바이어스 저항(R3), 제너 다이오드(ZD) 및 제2캐패시터(C2)는 하나의 집적 회로로 구현될 수 있다. 따라서, 본 발명은 전력 소모량을 최소화하는 동시에 정전기 및 외부 노이즈에 강인한 회로가 된다. 물론, 상기와 같이 전계효과 트랜지스터(P)를 제외한 나머지 회로를 집적 회로로 구현함으로써, 본 발명에 의한 휴대폰용 전원 회로는 회로기판에서의 실장 면적이 최소화된다.
이러한 구성을 하는 본 발명에 의한 휴대폰용 전원 회로의 동작을 설명한다.
먼저 전원 출력 요청 단자(A,B,C)중 적어도 어느 하나를 통하여 전원 출력 요청 신호가 있으면, 바이폴라 트랜지스터(Q)의 베이스에 소정 전류가 공급됨으로써, 상기 바이폴라 트랜지스터(Q)가 턴온된다.
예를 들면, 폴더형 휴대폰의 경우 폴더를 열면 상기 전원 출력 요청 단자(A,B,C)중 어느 하나를 통해서 소정 전류가 상기 바이폴라 트랜지스터(Q)의 베이스로 입력될 수 있다. 또한, 슬라이드형 휴대폰의 경우 슬라이더를 열면 상기 전원 출력 요청 단자(A,B,C)중 어느 하나를 통해서 소정 전류가 상기 바이폴라 트랜지스터(Q)의 베이스로 입력될 수 있다. 또한, 사용자가 휴대폰의 어느 한 키패드를 조작하면 상기 전원 출력 요청 단자(A,B,C)중 어느 하나를 통해서 소정 전류가 상기 바이폴라 트랜지스터(Q)의 베이스로 입력될 수 있다.
상기와 같이 바이폴라 트랜지스터(Q)가 턴온되면 상기 바이폴라 트랜지스터(Q)의 컬렉터와 에미터는 도통됨으로써, 결국 상기 컬렉터는 접지 단자(GND)에 연결된 형태가 된다. 더욱이, 상기 컬렉터가 접지 단자(GND)에 연결되면, 전계효과 트랜지스터(P)의 게이트가 접지 단자(GND)에 연결된다. 더불어, 이때 상기 전계효과 트랜지스터(P)의 바이어스 저항(R3)에 의해 상기 전계효과 트랜지스터(P)의 게이트와 소스 사이에 소정 전압이 인가됨으로써, 결국 상기 전계효과 트랜지스터(P)도 턴온된다. 즉, 상기 전계효과 트랜지스터(P)의 소스와 드레인이 도통 상태가 된다. 그러면, 상기 전원 입력 단자(VIN)를 통한 배터리 전원이 전원 출력 단 자(VOUT)를 통해서 휴대폰의 각종 제어 회로 또는 액정 화면 등에 공급된다.
여기서, 상기 바이폴라 트랜지스터(Q)의 베이스에 연결된 전압 조절용 저항(R1,R2)에 의해, 상기 다이오드(D1,D2)에 인가되는 전압을 적절히 조절할 수 있다. 즉, 휴대폰 모델마다 상기 다이오드(D1,D2)에 인가되는 전압이 상이할 수 있으나, 상기 전압 조절용 저항의 비를 적절히 조절함으로서 어느 휴대폰 모델에나 본 발명의 회로를 쉽게 적용할 수 있다.
또한, 상기 제1캐패시터(C1) 및 제2캐패시터(C2)는 외부로부터 유입되는 각종 노이즈를 흡수하여 제거함으로써, 본 발명의 회로는 외부 노이즈에 강해진다.
더불어, 상기 제너 다이오드(ZD)는 정전기 또는 외부 노이즈를 클램핑하여 출력함으로써, 전원 출력 단자(VOUT)를 통해서는 항상 안정된 배터리 전원이 출력된다.
도 2는 본 발명에 따른 휴대폰용 전원 회로의 반도체 패키지를 도시한 평면도이다. 도 3a 및 도 3b는 본 발명에 따른 휴대폰용 전원 회로의 반도체 패키지를 도시한 단면도이다. 이하의 설명에서, 도면 부호는 본 발명의 이해를 돕기 위해 앞에서 이용한 것과는 다른 도면 부호를 이용하기로 한다.
도시된 바와 같이 본 발명에 따른 휴대폰용 전원 회로의 반도체 패키지(100)는 전원 출력 단자용 리드(110)와, 전계효과 트랜지스터(120)와, 전원 입력 단자용 리드(130)와, 접지 단자용 리드(140)와, 집적회로칩(150)과, 전원 출력 요청 단자용 리드(161,162,163)와, 봉지부(170)를 포함한다.
상기 전원 출력 단자용 리드(110)는 상기 전계효과 트랜지스터(120)의 턴온 또는 턴오프에 따라 선택적으로 배터리의 전원을 외부로 출력하는 역할을 한다.
상기 전계효과 트랜지스터(120)는 상기 전원 출력 단자용 리드(110) 위에 도전성 접착제(122)로 접착되어 있다. 일례로, 상기 전계효과 트랜지스터(120)는 드레인이 상기 전원 출력 단자용 리드(110) 위에 전기적으로 접속될 수 있다.
상기 전원 입력 단자용 리드(130)는 배터리의 정극에 연결되어 플러스 전압을 공급하는 역할을 한다. 이러한 전원 입력 단자용 리드(130)는 와이어(180, 도면에서는 다수의 와이어가 도시되어 있으나 이를 모두 도면부호 180으로 총칭한다)를 통하여 상기 전계효과 트랜지스터(120)의 소스에 접속되어 있다.
상기 접지 단자용 리드(140)는 상기 전원 출력 단자용 리드(110)의 외주연에 위치되어 있다. 물론, 상기 접지 단자용 리드(140)에는 집적회로칩(150)의 접지 영역이 도전성 와이어(180)로 접속되어 있다.
상기 집적회로칩(150)은 상기 접지 단자용 리드(140) 위에 절연성 접착제(152)로 접착되어 있다. 이러한 집적회로칩(150)에는 바이폴라 트랜지스터, 저항, 다이오드, 제너 다이오드 및 캐패시터 등이 집적되어 있다. 또한, 상기 집적회로칩(150)은 도전성 와이어(180)를 통하여 상기 전계효과 트랜지스터(120)의 게이트, 전원 출력 단자용 리드(110), 전원 입력 단자용 리드(130)에 각각 전기적으로 연결되어 있다. 이러한 회로 구성은 도 1을 참조하여 위에서 충분히 설명하였으므로, 그 회로 구성의 설명은 생략하기로 한다.
상기 전원 출력 요청 단자용 리드(161,162,163)는 상기 전원 출력 단자용 리 드(110), 전원 입력 단자용 리드(130) 및 접지 단자용 리드(140)의 외주연에 형성되어 있다. 상기 전원 출력 요청 단자용 리드(161,162,163)는 도전성 와이어(180)를 통하여 상기 집적회로칩(150)에 전기적으로 연결되어있다.
여기서, 상기 전원 출력 요청 단자용 리드(161,162,163)는 도면에서 3개가 구비되어 있으며, 이는 상기 집적회로칩(150)에 형성된 바이폴라 트랜지스터를 턴온 또는 턴오프하는 역할을 한다. 예를 들어, 상기 전원 출력 요청 단자용 리드(161,162,163)중 어느 하나는 폴더형 휴대폰의 경우 폴더를 열면 상기 전원 출력 요청 단자를 통해서 소정 전류가 상기 바이폴라 트랜지스터의 베이스로 입력될 수 있다. 또한, 예를 들어 상기 전원 출력 요청 단자용 리드(161,162,163)중 어느 하나는 슬라이드형 휴대폰의 경우 슬라이더를 열면 상기 전원 출력 요청 단자를 통해서 소정 전류가 상기 바이폴라 트랜지스터의 베이스로 입력될 수 있다. 또한, 예를 들어 상기 전원 출력 요청 단자용 리드(161,162,163)중 어느 하나는 사용자가 휴대폰의 어느 한 키패드를 조작하면 상기 전원 출력 요청 단자를 통해서 소정 전류가 상기 바이폴라 트랜지스터의 베이스로 입력될 수 있다.
상기 봉지부(170)는 상기 전원 출력 단자용 리드(110), 전계효과 트랜지스터(120), 전원 입력 단자용 리드(130), 접지 단자용 리드(140), 집적회로칩(150) 및 전원 출력 요청 단자용 리드(161,162,163)를 외부 환경으로부터 보호하도록 봉지한다. 여기서, 상기 전원 출력 단자용 리드(110), 전원 입력 단자용 리드(130), 접지 단자용 리드(140) 및 전원 출력 요청 단자용 리드(161,162,163)의 일부 영역은 상기 봉지부(170)의 외부로 돌출 또는 노출되어 있음으로써, 외부의 회로기판 (도시되지 않음)에 전기적으로 연결할 수 있도록 되어 있다.
이와 같이 하여 본 발명에 의한 반도체 패키지(100)는 부하 전류 구동을 위한 전계효과 트랜지스터(120)를 제외한 나머지 모든 회로 소자 즉, 바이폴라 트랜지스터와 함께 저항, 제너 다이오드, 다이오드 및 캐패시터 등을 모두 집적회로칩(150)의 형태로 구현함으로써, 회로기판에서의 실장 면적이 최소화된다.
상기와 같이 하여 본 발명에 의한 휴대폰용 전원 회로 및 이의 반도체 패키지는 부하 전류 구동을 전계효과 트랜지스터로 구현하고, 상기 전계효과 트랜지스터의 제어는 바이폴라 트랜지스터로 구현함으로써, 전력 소모량을 최소화하는 효과가 있다.
또한, 본 발명에 의한 휴대폰용 전원 회로 및 이의 반도체 패키지는 바이폴라 트랜지스터와 함께 저항, 제너 다이오드, 다이오드 및 캐패시터 등을 모두 집적회로칩로 구현함으로써, 전력 소모량을 더욱 최소화할 뿐만 아니라 정전기 및 외부 노이즈에 강인한 효과가 있다.
또한, 본 발명에 의한 휴대폰용 전원 회로 및 이의 반도체 패키지는 부하 전류 구동을 위한 전계효과 트랜지스터를 제외한 나머지 모든 회로 소자 즉, 바이폴라 트랜지스터와 함께 저항, 제너 다이오드, 다이오드 및 캐패시터 등을 모두 집적회로칩로 구현함으로써, 회로기판에서의 실장 면적을 최소화하는 효과가 있다.
이상에서 설명한 것은 본 발명에 따른 휴대폰용 전원 회로 및 이의 반도체 패키지를 실시하기 위한 하나의 실시예에 불과한 것으로서, 본 발명은 상기한 실시 예에 한정되지 않고, 이하의 특허청구범위에서 청구하는 바와 같이 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변경 실시가 가능한 범위까지 본 발명의 기술적 정신이 있다고 할 것이다.

Claims (12)

  1. 배터리의 전원을 입력하는 전원 입력 단자, 상기 배터리에 의한 전압을 출력하는 전원 출력 단자, 전원 출력 요청 신호를 인가하는 전원 출력 요청 단자 및 접지 단자를 갖는 휴대폰용 전원 회로에 있어서,
    상기 전원 출력 요청 단자가 베이스에 연결되고, 상기 접지 단자는 에미터에 연결된 바이폴라 트랜지스터와,
    상기 바이폴라 트랜지스터의 베이스와 전원 출력 요청 단자, 상기 바이폴라 트랜지스터의 베이스와 에미터 사이에 각각 연결되어 상기 베이스에 입력되는 전압을 조정하는 전압 조절용 저항과,
    상기 바이폴라 트랜지스터의 컬렉터가 게이트에 연결되고, 소스는 배터리에 연결되며, 드레인은 상기 전원 출력 단자에 연결된 전계효과 트랜지스터를 포함하여 이루어진 것을 특징으로 하는 휴대폰용 전원 회로 .
  2. 제 1 항에 있어서, 상기 전압 조절용 저항과 상기 바이폴라 트랜지스터는 하나의 반도체 칩에 집적되어 형성된 것을 특징으로 하는 휴대폰용 전원 회로.
  3. 제 1 항에 있어서, 상기 바이폴라 트랜지스터의 베이스에 연결된 전원 출력 요청 단자와 상기 접지 단자 사이에는 노이즈 유입을 방지하도록 제1캐패시터가 더 연결되고, 상기 제1캐패시터, 상기 전압 조절용 저항 및 상기 바이폴라 트랜지스터 는 하나의 반도체 칩에 집적되어 형성된 것을 특징으로 하는 휴대폰용 전원 회로.
  4. 제 1 항에 있어서, 상기 전계효과 트랜지스터의 드레인과 접지 단자 사이에는 정전기 유입 방지를 위한 클램핑 제너 다이오드가 더 연결되고, 상기 클램핑 제너 다이오드, 상기 전압 조절용 저항 및 상기 바이폴라 트랜지스터는 하나의 반도체 칩에 집적되어 형성된 것을 특징으로 하는 휴대폰용 전원 회로.
  5. 제 1 항에 있어서, 상기 전원 출력 단자와 접지 단자 사이에는 노이즈 유입 방지를 위한 제2캐패시터가 더 연결되고, 상기 제2캐패시터, 상기 전압 조절용 저항 및 상기 바이폴라 트랜지스터는 하나의 반도체 칩에 집적되어 형성된 것을 특징으로 하는 휴대폰용 전원 회로.
  6. 제 1 항에 있어서, 상기 바이폴라 트랜지스터의 베이스와 상기 전원 출력 요청 단자 사이에는 상기 베이스를 향하여 순방향의 다이오드가 더 연결되고, 상기 순방향의 다이오드, 상기 전압 조절용 저항 및 상기 바이폴라 트랜지스터는 하나의 반도체 칩에 집적되어 형성된 것을 특징으로 하는 휴대폰용 전원 회로.
  7. 제 1 항에 있어서, 상기 전계효과 트랜지스터의 소스와 게이트 사이에는 바이어스용 저항이 더 연결되고, 상기 바이어스용 저항과, 상기 전압 조절용 저항과, 상기 바이폴라 트랜지스터는 하나의 반도체 칩에 집적되어 형성된 것을 특징으로 하는 휴대폰용 전원 회로.
  8. 전원 출력 단자용 리드와,
    상기 전원 출력 단자용 리드에 드레인이 접속된 채로 탑재된 전계효과 트랜지스터와,
    상기 전원 출력 단자용 리드의 외주연에 위치되고, 상기 전계효과 트랜지스터의 소스가 와이어로 전기 연결된 동시에 배터리 전원이 입력되는 전원 입력 단자용 리드와,
    상기 전원 출력 단자용 리드의 외주연에 위치된 접지 단자용 리드와,
    상기 접지 단자용 리드에 바이폴라 트랜지스터, 저항, 다이오드, 제너 다이오드 및 캐패시터가 집적되어 형성된 채로 탑재된 집적회로칩과,
    상기 집적회로칩중 바이폴라 트랜지스터의 베이스에 전원 출력 요청 신호를 인가하도록 와이어로 전기 연결된 전원 출력 요청 단자용 리드와,
    상기 전원 출력 단자용 리드, 전계효과 트랜지스터, 전원 입력 단자용 리드, 접지 단자용 리드, 집적회로칩 및 전원 출력 요청 단자용 리드를 봉지하는 봉지부를 포함하여 이루어진 것을 특징으로 하는 반도체 패키지.
  9. 제 8 항에 있어서, 상기 집적회로칩중 바이폴라 트랜지스터의 에미터는 와이어를 통하여 상기 접지 단자용 리드에 전기 연결된 것을 특징으로 하는 반도체 패키지.
  10. 제 8 항에 있어서, 상기 전계효과 트랜지스터중 게이트와 상기 집적회로칩중 바이폴라 트랜지스터의 컬렉터는 와이어를 통하여 전기 연결된 것을 특징으로 하는 반도체 패키지.
  11. 제 8 항에 있어서, 상기 전원 출력 단자용 리드와 상기 집적회로칩은 와이어로 상호 연결된 것을 특징으로 하는 반도체 패키지.
  12. 제 8 항에 있어서, 상기 전원 입력 단자용 리드와 상기 집적회로칩은 와이어로 상호 연결된 것을 특징으로 하는 반도체 패키지.
KR1020060107475A 2006-11-01 2006-11-01 휴대폰용 전원 회로 및 이의 반도체 패키지 KR100777160B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060107475A KR100777160B1 (ko) 2006-11-01 2006-11-01 휴대폰용 전원 회로 및 이의 반도체 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060107475A KR100777160B1 (ko) 2006-11-01 2006-11-01 휴대폰용 전원 회로 및 이의 반도체 패키지

Publications (1)

Publication Number Publication Date
KR100777160B1 true KR100777160B1 (ko) 2007-11-16

Family

ID=39079985

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060107475A KR100777160B1 (ko) 2006-11-01 2006-11-01 휴대폰용 전원 회로 및 이의 반도체 패키지

Country Status (1)

Country Link
KR (1) KR100777160B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110635694A (zh) * 2019-10-25 2019-12-31 山东晶导微电子股份有限公司 集成式电源模块
CN110707946A (zh) * 2019-10-12 2020-01-17 山东晶导微电子股份有限公司 一种集成式电源模块

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005019782A (ja) 2003-06-27 2005-01-20 Sharp Corp 多出力直流安定化電源装置
JP2005044958A (ja) 2003-07-28 2005-02-17 Sharp Corp 電源用デバイス
KR20050067779A (ko) * 2003-12-29 2005-07-05 주식회사 팬택앤큐리텔 이동통신 단말기에서의 제너 다이오드를 이용한 과전압방지 회로

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005019782A (ja) 2003-06-27 2005-01-20 Sharp Corp 多出力直流安定化電源装置
JP2005044958A (ja) 2003-07-28 2005-02-17 Sharp Corp 電源用デバイス
KR20050067779A (ko) * 2003-12-29 2005-07-05 주식회사 팬택앤큐리텔 이동통신 단말기에서의 제너 다이오드를 이용한 과전압방지 회로

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110707946A (zh) * 2019-10-12 2020-01-17 山东晶导微电子股份有限公司 一种集成式电源模块
CN110635694A (zh) * 2019-10-25 2019-12-31 山东晶导微电子股份有限公司 集成式电源模块

Similar Documents

Publication Publication Date Title
US7319579B2 (en) Snubber circuit
US11128117B2 (en) Protection circuit and operational method of the protection circuit, and semiconductor integrated circuit apparatus
KR102361291B1 (ko) 전지 보호 장치
US6978122B2 (en) High-frequency switching device incorporating an inverter circuit
CN104604134A (zh) 半导体装置
JP2014130909A (ja) 電力用半導体装置
US10574223B1 (en) Paralleled power semiconductors with chokes in gate path
JP2006261679A (ja) 低電圧用ｅｓｄ保護回路
US20040264084A1 (en) Polarity protection implemented with a mosfet
US20090086394A1 (en) Protection circuit and semiconductor integrated circuit
US20210366886A1 (en) Semiconductor device
US20230376060A1 (en) Supply voltage regulator
KR100777160B1 (ko) 휴대폰용 전원 회로 및 이의 반도체 패키지
JPH0290570A (ja) 電力ｍｏｓｆｅｔに対するゲート・ソース保護回路
US20240204765A1 (en) Driver discharge circuit
US20240213874A1 (en) Gate driver circuit
US8737032B2 (en) Method for limiting an un-mirrored current and circuit therefor
JP4896431B2 (ja) 保護回路およびそれを用いた半導体装置ならびに発光装置
US20230412167A1 (en) Power Electronic Module Comprising a Gate-Source Control Unit
JP4590888B2 (ja) 半導体出力回路
US6787881B2 (en) Integrated power device with improved efficiency and reduced overall dimensions
US12057828B2 (en) Bidirectional power switch
US7405913B2 (en) Semiconductor device having transistor with high electro-static discharge capability and high noise capability
CN114362482B (zh) 管脚输入电路及芯片
EP0556743A1 (en) Substrate insulation device

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121031

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20131016

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20141027

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20151026

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20161024

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20171030

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20181010

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20191010

Year of fee payment: 13