JP2005019782A - 多出力直流安定化電源装置 - Google Patents
多出力直流安定化電源装置 Download PDFInfo
- Publication number
- JP2005019782A JP2005019782A JP2003183977A JP2003183977A JP2005019782A JP 2005019782 A JP2005019782 A JP 2005019782A JP 2003183977 A JP2003183977 A JP 2003183977A JP 2003183977 A JP2003183977 A JP 2003183977A JP 2005019782 A JP2005019782 A JP 2005019782A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- regulator
- bipolar
- output
- cmos
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
- H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Continuous-Control Power Sources That Use Transistors (AREA)
Abstract
【課題】小型化を図ることができるとともに、出力電流が大きい場合でも損失を小さくすることができる多出力直流安定化電源装置を提供する。
【解決手段】ＭＯＳパワートランジスタと前記ＭＯＳパワートランジスタを制御する制御回路とがＣＭＯＳプロセスで形成されて１チップ化されているＣＭＯＳレギュレータＩＣチップ１と、バイポーラパワートランジスタと前記バイポーラパワートランジスタを制御する制御回路とがバイポーラプロセスで形成されて１チップ化されているバイポーラレギュレータＩＣチップ２と、チップ搭載部３ａを有するリードフレームと、を備え、ＣＭＯＳレギュレータＩＣチップ１とバイポーラレギュレータＩＣチップ２とがチップ搭載部３ａに横設される多出力直流安定化電源装置。
【選択図】 図１
【解決手段】ＭＯＳパワートランジスタと前記ＭＯＳパワートランジスタを制御する制御回路とがＣＭＯＳプロセスで形成されて１チップ化されているＣＭＯＳレギュレータＩＣチップ１と、バイポーラパワートランジスタと前記バイポーラパワートランジスタを制御する制御回路とがバイポーラプロセスで形成されて１チップ化されているバイポーラレギュレータＩＣチップ２と、チップ搭載部３ａを有するリードフレームと、を備え、ＣＭＯＳレギュレータＩＣチップ１とバイポーラレギュレータＩＣチップ２とがチップ搭載部３ａに横設される多出力直流安定化電源装置。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、直流安定化電源装置に関するものである。特に、多出力直流安定化電源装置に関するものである。
【０００２】
【従来の技術】
従来の単出力シリーズレギュレータの一回路構成を図８に示す。図８のシリーズレギュレータは、バイポーラプロセスで形成されたＰＮＰ型パワートランジスタ８１及び制御用ＩＣ８２を１チップに搭載している。図８のシリーズレギュレータは、出力電圧Ｖｏが予め設定した出力電圧値になるようにパワートランジスタ８１のベース電流を制御用ＩＣ８２で制御し、安定な直流電圧を出力する装置である。誤差増幅器８５が、基準電圧回路８６から出力される基準電圧と、パワートランジスタ８１及び制御用ＩＣ８２を搭載するチップに内蔵または外付される抵抗８３及び８４で出力電圧Ｖｏを分圧した調整電圧とを比較して、その比較結果に応じてパワートランジスタ８１のベース電流を調整して、パワートランジスタ８１のコレクタ電流を制御し、出力電圧Ｖｏを安定化させている。
【０００３】
また、図８のシリーズレギュレータは、制御用ＩＣ８２内に過電流保護回路や過熱保護回路等の保護回路８７を備えている。保護回路８７は、過電流時やシリーズレギュレータ内の温度上昇時にパワートランジスタ８１を制御し、シリーズレギュレータを保護している。
【０００４】
シリーズレギュレータは上述したバイポーラプロセスで形成されたもの（以下、バイポーラレギュレータという）が主流であったが、ＩＣチップの小型化や低消費電力性の点でバイポーラレギュレータよりも優れているＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）プロセスで形成されたもの（以下、ＣＭＯＳレギュレータという）の需要が近年非常に増加傾向にある。ここで、従来の単出力ＣＭＯＳレギュレータの一回路構成を図９に示す。図９のシリーズレギュレータは、ＣＭＯＳプロセスで形成されたＰチャネル型ＭＯＳパワートランジスタ９１及び制御用ＩＣ９２を１チップに搭載している。図９のシリーズレギュレータは、出力電圧Ｖｏが予め設定した出力電圧値になるようにパワートランジスタ９１のゲート電流を制御用ＩＣ９２で制御し、安定な直流電圧を出力する装置である。誤差増幅器９５が、基準電圧回路９６から出力される基準電圧と、パワートランジスタ９１及び制御用ＩＣ９２を搭載するチップに内蔵または外付される抵抗８３及び８４で出力電圧Ｖｏを分圧した調整電圧とを比較して、その比較結果に応じてパワートランジスタ９１のゲート電流を調整して、パワートランジスタ９１のドレイン電流を制御し、出力電圧Ｖｏを安定化させている。
【０００５】
なお、図９のシリーズレギュレータは通常パッケージ化され、その内部構造の上面図は図１０に示すようになる。パワートランジスタ９１（図９参照）及び制御用ＩＣ９２（図９参照）を搭載しているＣＭＯＳレギュレータＩＣチップ１０１が絶縁性の接着材１０２によってリードフレームのチップ搭載部１０３ａ上に接着される。ＣＭＯＳレギュレータＩＣチップ１０１の入力電圧用パット及び出力電圧用パットがそれぞれ金線（Ａｕ ｗｉｒｅ）等のボンディングワイヤ１０４によってリードフレームの端子部１０３ｂに接続され、ＣＭＯＳレギュレータＩＣチップ１０１のグランド用パットが金線（Ａｕ ｗｉｒｅ）等のボンディングワイヤ１０４によってリードフレームのチップ搭載部１０３ａに接続される。そして、樹脂１０５が、ＣＭＯＳレギュレータＩＣチップ１０１、接着材１０２、リードフレーム、ボンディングワイヤ１０４を覆ってパッケージ化している。
【０００６】
ＣＭＯＳレギュレータは、上述したようにＩＣチップの小型化や低消費電力性の点で優れているが、負荷電流の増加に比例してドレイン−ソース間電圧差が増大するという特性があり、負荷電流が大きくなると、入力−出力間の電圧差が大きくなり、損失が増大する。このことから、大電流用レギュレータとしては、大電流時の損失が少ないバイポーラレギュレータが現在でも非常に多く用いられている。
【０００７】
また、最近では小型化が容易なＣＭＯＳレギュレータを用いた２出力電圧以上を備えた多出力直流安定化電源装置が多く登場している。このような多出力直流安定化電源装置のほとんどは、ＣＭＯＳの特徴を生かした小電流負荷用の複数のレギュレータを１チップにし、多出力化する構成である。多出力直流安定化電源装置の他の構成としては、スイッチングレギュレータの制御ＩＣと小電流のＣＭＯＳシリーズレギュレータを１チップ化して多出力化する構成が挙げられる。いずれの多出力直流安定化電源装置もＣＭＯＳプロセスを用いてＩＣの１チップ化が可能であるというメリットを生かした製品である。
【０００８】
【特許文献１】
特開平６−１２０４１８号公報
【特許文献２】
実開平１−１３５７４６号公報
【０００９】
【発明が解決しようとする課題】
しかし、ＣＭＯＳレギュレータは上述したように大電流になるほど入出力間電圧差が大きくなって損失が大きくなるために、大電流用途には不向きであり、ＣＭＯＳ型ＩＣで大電流用も含めての１チップ化することは非常に困難である。このため、従来の多出力直流安定化電源装置では大電流を扱うことができず、大電流用レギュレータについては各負荷ごとに個別にバイポーラレギュレータの単出力品で対応するしかなかった。
【００１０】
本発明は、上記の問題点に鑑み、小型化を図ることができるとともに、出力電流が大きい場合でも損失を小さくすることができる多出力直流安定化電源装置を提供することを目的とする。
【００１１】
【課題を解決するための手段】
上記目的を達成するために、本発明に係る多出力直流安定化電源装置においては、ＭＯＳパワートランジスタと前記ＭＯＳパワートランジスタを制御する制御回路とがＣＭＯＳプロセスで形成されて１チップ化されているＣＭＯＳレギュレータＩＣチップと、バイポーラパワートランジスタと前記バイポーラパワートランジスタを制御する制御回路とがバイポーラプロセスで形成されて１チップ化されているバイポーラレギュレータＩＣチップと、リードフレームと、前記リードフレームを封止する樹脂と、を備え、前記ＣＭＯＳレギュレータＩＣチップと前記バイポーラレギュレータＩＣチップとが前記リードフレームのチップ搭載部に横設される構成とする。
【００１２】
このような構成によると、ＣＭＯＳレギュレータＩＣチップとバイポーラレギュレータＩＣチップとが同一のリードフレームに搭載されるので、別々にパッケージされた単出力ＣＭＯＳレギュレータと単出力バイポーラレギュレータとを用いるよりも小型化を図ることができる。また、バイポーラレギュレータＩＣチップを備えているので、バイポーラレギュレータＩＣチップを大電流用レギュレータとして用いることで、出力電流が大きい場合でも損失を小さくすることができる。
【００１３】
また、前記チップ搭載部における前記ＣＭＯＳレギュレータＩＣチップの搭載領域と前記チップ搭載部における前記バイポーラレギュレータＩＣチップの搭載領域とが同一平面上にならないように、前記チップ搭載部に段差を設けてもよい。
【００１４】
このような構成にすると、リードフレームのチップ搭載部を平面にしている場合に比べてリードフレームのチップ搭載部と樹脂との密着性が向上する。また、リードフレームのチップ搭載部に段差を設けているので、ＣＭＯＳレギュレータＩＣチップのダイボンド領域とバイポーラレギュレータＩＣチップのダイボンド領域とを明確に区分することができ、ダイボンド位置のばらつきでずれが生じても、ＣＭＯＳレギュレータＩＣチップとバイポーラレギュレータＩＣチップとの距離を保つことが可能となる。また、リードフレームのチップ搭載部に段差を設けることによって、一方のチップを接着する接着材が他方のチップに流れ込むおそれを低減することができるので、ＣＭＯＳレギュレータＩＣチップをチップ搭載部に接着する接着材とバイポーラレギュレータＩＣチップをチップ搭載部に接着する接着材とが互いに異なる種類の接着材である場合に好適である。
【００１５】
さらに、前記チップ搭載部のチップが接着される面を上として、より下側にある前記チップ搭載部のチップ接着面に対向する面を前記樹脂で覆わずに露出させるようにしてもよい。
【００１６】
このような構造にすると、より下側にあるチップ搭載部のチップ接着面に接着されるレギュレータＩＣチップにおいて発生する熱の外部への放熱性を良くすることができる。
【００１７】
また、上記いずれかの構成の多出力直流安定化電源装置において、前記ＣＭＯＳレギュレータＩＣチップと前記バイポーラレギュレータＩＣチップの少なくとも一つが絶縁性の接着材によって前記リードフレームのチップ搭載部に接着されることが好ましい。
【００１８】
これにより、ＣＭＯＳレギュレータＩＣチップの裏面電極とバイポーラレギュレータＩＣチップの裏面電極とを絶縁することができ、ＣＭＯＳレギュレータＩＣチップの裏面電極の電位とバイポーラレギュレータＩＣチップの裏面電極の電位とを互いに異なる設定にすることができる。なお、ＣＭＯＳレギュレータＩＣチップをチップ搭載部に接着する接着材、バイポーラレギュレータＩＣチップをチップ搭載部に接着する接着材ともに絶縁性の接着材を用いた場合は接着材塗布装置１台で対応できるので、接着材を２種類使用する場合に比べて製造装置や製造工程の簡略化を図ることができる。
【００１９】
また、上記目的を達成するために、本発明に係る多出力直流安定化電源装置においては、ＭＯＳパワートランジスタと前記ＭＯＳパワートランジスタを制御する制御回路とがＣＭＯＳプロセスで形成されて１チップ化されているＣＭＯＳレギュレータＩＣチップと、バイポーラパワートランジスタと前記バイポーラパワートランジスタを制御する制御回路とがバイポーラプロセスで形成されて１チップ化されているバイポーラレギュレータＩＣチップと、リードフレームと、前記リードフレームを封止する樹脂と、を備え、前記ＣＭＯＳレギュレータＩＣチップと前記バイポーラレギュレータＩＣチップのうち一方のチップが第１の接着材によって前記リードフレームのチップ搭載部上に接着され、他方のチップが第２の接着材によって前記一方のチップの上に接着される構成とする。
【００２０】
このような構成によると、ＣＭＯＳレギュレータＩＣチップとバイポーラレギュレータＩＣチップとが同一のリードフレームに搭載されるので、別々にパッケージされた単出力ＣＭＯＳレギュレータと単出力バイポーラレギュレータとを用いるよりも小型化を図ることができる。また、バイポーラレギュレータＩＣチップを備えているので、バイポーラレギュレータＩＣチップを大電流用レギュレータとして用いることで、出力電流が大きい場合でも損失を小さくすることができる。さらに、二つのレギュレータＩＣチップを縦に段積みしているので、二つのレギュレータＩＣチップをリードフレームのチップ搭載部に横設する構成に比べて平面方向のサイズを小さくすることができる。
【００２１】
また、上記いずれかの構成の多出力直流安定化電源装置において、前記バイポーラレギュレータＩＣチップの出力のオン／オフを切り替える切替回路を備えてもよく、入力電流を検出し、その検出結果に応じて前記ＣＭＯＳレギュレータＩＣチップと前記バイポーラレギュレータＩＣチップのうち一方の出力をオンにして、他方の出力をオフにする出力選択回路を備えてもよい。
【００２２】
これにより、バイポーラレギュレータＩＣチップの出力をオフにすることができるので、バイポーラレギュレータにおける微少電流による損失を減らすことができる。
【００２３】
【発明の実施の形態】
以下に本発明の一実施形態について図面を参照して説明する。まず、本発明に係る第一実施形態の多出力直流安定化電源装置について説明する。図１は本発明に係る第一実施形態の多出力直流安定化電源装置の内部構造を示す上面図である。図１の多出力直流安定化電源装置は、ＣＭＯＳレギュレータＩＣチップ１と、バイポーラレギュレータＩＣチップ２と、チップ搭載部３ａ及び端子部３ｂから成るリードフレームと、これらをパッケージ化するための樹脂４と、を備えている。なお、ＣＭＯＳレギュレータＩＣチップとは、ＭＯＳパワートランジスタと前記ＭＯＳパワートランジスタを制御する制御回路とがＣＭＯＳプロセスで形成されて１チップ化されているものをいい、バイポーラレギュレータＩＣチップとは、バイポーラパワートランジスタと前記バイポーラパワートランジスタを制御する制御回路とがバイポーラプロセスで形成されて１チップ化されているものをいう。
【００２４】
ＣＭＯＳレギュレータＩＣチップ１は接着材５を介してチップ搭載部３ａ上に接着され、バイポーラレギュレータＩＣチップ２は接着材６を介してチップ搭載部３ａ上に接着される。ＣＭＯＳレギュレータＩＣチップ１の裏面電極はグランドと絶縁する必要があるのに対してバイポーラレギュレータＩＣチップ２の裏面電極はグランドに接続する必要がある。このため、ＣＭＯＳレギュレータＩＣチップ１の裏面電極とバイポーラレギュレータＩＣチップ２の裏面電極とを絶縁する必要がある。したがって、ＣＭＯＳレギュレータＩＣチップ１の接着材５とバイポーラ型レギュレータＩＣチップの接着材６の少なくとも一つは絶縁性のものを用いるようにする。ＣＭＯＳレギュレータＩＣチップ１の入力電圧用パット及び出力電圧用パットがそれぞれ金線（Ａｕ ｗｉｒｅ）等のボンディングワイヤ７によってリードフレームの端子部３ｂに接続され、ＣＭＯＳレギュレータＩＣチップ１のグランド用パットが金線（Ａｕ ｗｉｒｅ）等のボンディングワイヤ７によってリードフレームのチップ搭載部３ａに接続される。また、バイポーラレギュレータＩＣチップ２の入力電圧用パット及び出力電圧用パットがそれぞれ金線（Ａｕ ｗｉｒｅ）等のボンディングワイヤ７によってリードフレームの端子部３ｂに接続される。
【００２５】
続いて、本発明に係る第一実施形態の多出力直流安定化電源装置の回路構成について図２を参照して説明する。
【００２６】
本発明に係る第一実施形態の多出力直流安定化電源装置は、ＣＭＯＳプロセスで形成されたＰチャネル型ＭＯＳパワートランジスタ１１及び制御用ＩＣ１２と抵抗１３及び１４とをＣＭＯＳレギュレータＩＣチップ１（図１参照）に搭載している。なお、抵抗１３及び１４がＣＭＯＳレギュレータＩＣチップ１に外付けされる構成であっても構わない。ＣＭＯＳレギュレータＩＣチップ１は、出力電圧Ｖｏ１が予め設定した出力電圧値になるようにパワートランジスタ１１のゲート電流を制御用ＩＣ１２で制御し、入力した入力電圧Ｖｉｎを安定な直流電圧である出力電圧Ｖｏ１に変換して出力する。誤差増幅器１５が、基準電圧回路１６から出力される基準電圧と、抵抗１３及び１４で出力電圧Ｖｏ１を分圧した調整電圧とを比較して、その比較結果に応じてパワートランジスタ１１のゲート電流を調整して、パワートランジスタ１１のドレイン電流を制御し、出力電圧Ｖｏ１を安定化させる。また、ＣＭＯＳレギュレータＩＣチップ１は、制御用ＩＣ１２内に過電流保護回路や過熱保護回路等の保護回路１７を備えている。保護回路１７は、過電流時やレギュレータ内の温度上昇時にパワートランジスタ１１を制御し、ＣＭＯＳレギュレータＩＣチップ１を保護している。
【００２７】
また、本発明に係る第一実施形態の多出力直流安定化電源装置は、バイポーラプロセスで形成されたＰＮＰ型パワートランジスタ２１及び制御用ＩＣ２２と抵抗２３及び２４とをバイポーラレギュレータＩＣチップ２（図１参照）に搭載している。なお、抵抗２３及び２４がバイポーラレギュレータＩＣチップ２に外付けされる構成であっても構わない。バイポーラレギュレータＩＣチップ２は、出力電圧Ｖｏ２が予め設定した出力電圧値になるようにパワートランジスタ２１のベース電流を制御用ＩＣ２２で制御し、入力した入力電圧Ｖｉｎを安定な直流電圧である出力電圧Ｖｏ２に変換して出力する。誤差増幅器２５が、基準電圧回路２６から出力される基準電圧と、抵抗２３及び２４で出力電圧Ｖｏ２を分圧した調整電圧とを比較して、その比較結果に応じてパワートランジスタ２１のゲート電流を調整して、パワートランジスタ２１のコレクタ電流を制御し、出力電圧Ｖｏ２を安定化させる。また、バイポーラレギュレータＩＣチップ２は、制御用ＩＣ２２内に過電流保護回路や過熱保護回路等の保護回路２７を備えている。保護回路２７は、過電流時やレギュレータ内の温度上昇時にパワートランジスタ２１を制御し、バイポーラレギュレータＩＣチップ２を保護している。
【００２８】
本発明に係る第一実施形態の多出力直流安定化電源装置は、ＣＭＯＳレギュレータＩＣチップ１とバイポーラレギュレータＩＣチップ２とを同一のリードフレームに搭載しているので、別々にパッケージされた単出力ＣＭＯＳレギュレータと単出力バイポーラレギュレータとを用いるよりも小型化を図ることができる。また、本発明に係る第一実施形態の多出力直流安定化電源装置は、バイポーラレギュレータＩＣチップ２を備えているので、バイポーラレギュレータＩＣチップ２を大電流用レギュレータとして用いることで、出力電流が大きい場合でも損失を小さくすることができる。
【００２９】
次に、本発明に係る第二実施形態の多出力直流安定化電源装置について説明する。図３は、本発明に係る第二実施形態の多出力直流安定化電源装置の内部構造を示す斜視図である。なお、図３において図１と同一に部分には同一の符号を付し、詳細な説明を省略する。図３の多出力直流安定化電源装置は、リードフレームのチップ搭載部３ａに段差を設け、ＣＭＯＳレギュレータＩＣチップ１のダイボンド領域とバイポーラレギュレータＩＣチップ２のダイボンド領域とが同一平面上にならないようにした構造である。
【００３０】
このようにリードフレームのチップ搭載部３ａに段差を設けると、リードフレームのチップ搭載部３ａを平面にしている場合に比べてリードフレームのチップ搭載部３ａと樹脂４との密着性が向上する。また、リードフレームのチップ搭載部３ａに段差を設けることでＣＭＯＳレギュレータＩＣチップ１のダイボンド領域とバイポーラレギュレータＩＣチップ２のダイボンド領域とを明確に区分することができ、ダイボンド位置のばらつきでずれが生じても、ＣＭＯＳレギュレータＩＣチップ１とバイポーラレギュレータＩＣチップ２との距離を保つことが可能となる。また、リードフレームのチップ搭載部３ａに段差を設けることによって、一方のチップを接着する接着材が他方のチップに流れ込むおそれを低減することができるので、本実施形態は接着材５と接着材６とが互いに異なる種類の接着材である場合に好適である。
【００３１】
なお、第二実施形態の多出力直流安定化電源装置の回路構成は第一実施形態の多出力直流安定化電源装置と同様であるので、説明を省略する。
【００３２】
次に、本発明に係る第三実施形態の多出力直流安定化電源装置について説明する。図４（ａ）は、本発明に係る第三実施形態の多出力直流安定化電源装置の内部構造を示す側面図である。また、図４（ｂ）は、本発明に係る第三実施形態の多出力直流安定化電源装置の底面図である。なお、図４において図３と同一に部分には同一の符号を付し、詳細な説明を省略する。本発明に係る第三実施形態の多出力直流安定化電源装置は、本発明に係る第二実施形態の多出力直流安定化電源装置と同様にリードフレームのチップ搭載部３ａに段差が設けられた構造である。また、本発明に係る第三実施形態の多出力直流安定化電源装置は、チップ搭載部３ａのチップが接着される面を上として、より下側にあるチップ搭載部３ａのチップ接着面に対向する面を樹脂４で覆わずに露出させる構造である。このような構造にすると、より下側にあるチップ搭載部３ａのチップ接着面に接着されるレギュレータＩＣチップにおいて発生する熱の外部への放熱性が良くなる。
【００３３】
特にシリーズレギュレータでは負荷電流が大きくなるとレギュレータＩＣチップの発熱が多くなるため、より下側にあるチップ搭載部３ａのチップ接着面に接着されるレギュレータＩＣチップを図４に示すように大電流用のバイポーラレギュレータＩＣチップ２にするとよい。しかしながら、小電流用のＣＭＯＳレギュレータＩＣチップ１でも熱は発生するため、場合によっては（例えば、バイポーラレギュレータＩＣチップ２は短時間しか使用されずＣＭＯＳレギュレータＩＣチップ１が長時間使用される場合）、より下側にあるチップ搭載部３ａのチップ接着面に接着されるレギュレータＩＣチップをＣＭＯＳレギュレータＩＣチップ１にしてもよい。
【００３４】
なお、第三実施形態の多出力直流安定化電源装置の回路構成は第一実施形態の多出力直流安定化電源装置と同様であるので、説明を省略する。
【００３５】
上述した第一実施形態〜第三実施形態におけるＩＣチップの接着材について説明する。上述したようにＣＭＯＳレギュレータＩＣチップ１の裏面電極とバイポーラレギュレータＩＣチップ２の裏面電極とは絶縁されている必要があるため、ＣＭＯＳレギュレータＩＣチップ１の接着材とバイポーラレギュレータＩＣチップ２の接着材の少なくとも一つは絶縁性のものを用いるようにする。
【００３６】
一般に、リードフレームのチップ搭載部３ａはグランドとする場合が多い。リードフレームのチップ搭載部３ａをグランドとした場合、ＣＭＯレギュレータＩＣチップ１の裏面電極はグランドでなく、バイポーラレギュレータＩＣチップ２の裏面電極はグランドであるため、ＣＭＯＳレギュレータＩＣチップ１の接着材５に絶縁性の接着材を用い、バイポーラレギュレータＩＣチップ２の接着材６に導電性の接着材（例えば、Ａｇペースト）を用いる。
【００３７】
また、リードフレームのチップ搭載部３ａの電位をＶｏとする場合は、ＣＭＯＳレギュレータＩＣチップ１の接着材５に導電性の接着材を用いることが可能である。一方、バイポーラレギュレータＩＣチップ２の裏面電極はグランドであるので、バイポーラレギュレータＩＣチップ２の接着材６に絶縁性の接着材を用いる。
【００３８】
また、リードフレームのチップ搭載部３ａの電位をグランドやＶｏ以外にする場合は、ＣＭＯＳレギュレータＩＣチップ１の接着材５、バイポーラレギュレータＩＣチップ２の接着材６ともに絶縁性の接着材を用いる。この場合接着材塗布装置１台で対応できるので、接着材を２種類使用する場合に比べて製造装置や製造工程の簡略化を図ることができる。なお、この場合ＣＭＯＳレギュレータＩＣチップ１がＶｏ用パットを備え、バイポーラレギュレータＩＣチップ２がグランド用パットを備え、これらのパットが金線（Ａｕ ｗｉｒｅ）等のボンディングワイヤによってリードフレームの端子部３ａに接続されるようにする。
【００３９】
次に、本発明に係る第四実施形態の多出力直流安定化電源装置について説明する。図５（ａ）は、本発明に係る第四実施形態の多出力直流安定化電源装置の内部構造を示す上面図である。また、図５（ｂ）は、本発明に係る第四実施形態の多出力直流安定化電源装置の内部構造を示す側面図である。なお、図５において図１と同一に部分には同一の符号を付し詳細な説明を省略する。
【００４０】
本発明に係る第四実施形態の多出力直流安定化電源装置は、チップ搭載部３ａのチップが接着される面を上として、ＣＭＯＳレギュレータＩＣチップ１とバイポーラレギュレータＩＣチップ２とを縦に段積みする構造である。通常バイポーラレギュレータＩＣチップ２の方がＣＭＯＳレギュレータＩＣチップ１に比べてチップサイズが大きいので、バイポーラレギュレータＩＣチップ２の裏面をリードフレームのチップ搭載部３ａに導電性の接着材６にて接着し、バイポーラレギュレータＩＣチップ２の表面に絶縁性の接着材５を塗布し、そこにＣＭＯＳレギュレータＩＣチップ１の裏面を接着した構造となる。なお、ＣＭＯＳレギュレータＩＣチップ１によって隠れることがないように、バイポーラレギュレータＩＣチップ２のパッドをチップの周縁近傍に配置する。本発明に係る第四実施形態の多出力直流安定化電源装置は、レギュレータＩＣチップを縦に段積みしているので、レギュレータＩＣチップを横に配置している第一〜第三実施形態の多出力直流安定化電源装置に比べて平面方向のサイズを小さくすることができる。
【００４１】
なお、第四実施形態の多出力直流安定化電源装置の回路構成は第一実施形態の多出力直流安定化電源装置と同様であるので、説明を省略する。
【００４２】
ところで、バイポーラレギュレータは大電流時の損失が少ないという利点を有するものの小電流時、例えば無負荷状態の場合でも数ｍＡ少なくとも数１００μＡ程度の電流が常時流れている。この微少電流による損失を減らすために小電流時にバイポーラレギュレータの出力を停止する機能を付加してもよい。小電流時にバイポーラレギュレータの出力を停止する機能を付加した場合の多出力直流安定化電源装置の回路構成を図６に示す。なお、図６において図２と同一の部分には同一の符号を付し詳細な説明を省略する。
【００４３】
図６に示す回路回路構成は、図２の回路構成にＯＮ／ＯＦＦ制御回路３１、電流検出用抵抗３２、及びスイッチ３３を付加した構成である。ＯＮ／ＯＦＦ制御回路３１は制御用ＩＣ１２内に設けられる。また、電流検出用抵抗３２がパワートランジスタ２１と直流安定化電圧Ｖｏ２を出力する端子との間に設けられる。さらに、スイッチ３３の一端が入力電圧Ｖｉｎを入力する端子とパワートランジスタ１１と制御用ＩＣ１２への電力供給ラインとに接続され、スイッチ３３の他端がパワートランジスタ２１と制御用ＩＣ２２への電力供給ラインとに接続される。
【００４４】
ＯＮ／ＯＦＦ制御回路３１は電流検出用抵抗３２の両端電圧からバイポーラレギュレータＩＣチップ２の出力電流を検出し、バイポーラレギュレータＩＣチップ２の出力電流が所定値未満である場合は、スイッチ３３をオフにし、バイポーラレギュレータＩＣチップ２への電源供給を停止させる。これにより、バイポーラレギュレータＩＣチップ２の出力がオフになるので、バイポーラレギュレータにおける微少電流による損失を減らすことができる。なお、バイポーラレギュレータＩＣチップ２への電源供給を再開させる方法としては、例えばＯＮ／ＯＦＦ制御回路３１が、外部からリセット信号を受け取ると、電流検出用抵抗３２の両端電圧の値にかかわずスイッチ３３をオンにする構成が挙げられる。
【００４５】
また、バイポーラレギュレータにおける微少電流による損失を減らすために、本発明に係る多出力直流安定化電源装置を図７に示す回路構成にしてもよい。なお、図７において図２と同一の部分には同一の符号を付し詳細な説明を省略する。
【００４６】
図７に示す回路回路構成は、図２の回路構成にＯＮ／ＯＦＦ制御回路３４、電流検出用抵抗３５、スイッチ３６、及びスイッチ３７を付加した構成である。ＯＮ／ＯＦＦ制御回路３４は制御用ＩＣ１２内に設けられる。また、電流検出用抵抗３５の一端が入力電圧Ｖｉｎを入力する端子に接続され、電流検出用抵抗３５の他端がスイッチ３６の一端、スイッチ３７の一端、及びＯＮ／ＯＦＦ制御回路３４への電力供給ラインに接続される。スイッチ３６の他端がパワートランジスタ１１と制御用ＩＣ１２への電力供給ラインとに接続され、スイッチ３７の他端がパワートランジスタ２１と制御用ＩＣ２２への電力供給ラインとに接続される。
【００４７】
この回路構成は、ＣＭＯＳレギュレータから出力される直流安定化電圧Ｖｏ１とバイポーラレギュレータから出力される直流安定化電圧Ｖｏ２とが同一の値であり、同一の負荷に選択的に供給される場合に有効である。ＯＮ／ＯＦＦ制御回路３４は電流検出用抵抗３５の両端電圧から入力電流を検出し、入力電流が所定値未満である場合は、スイッチ３６をオンにし、スイッチ３７をオフにする。これにより、バイポーラレギュレータＩＣチップ２の出力がオフになるので、バイポーラレギュレータにおける微少電流による損失を減らすことができる。また、ＯＮ／ＯＦＦ制御回路３４は、入力電流が所定値以上である場合は、スイッチ３６をオフにし、スイッチ３７をオンにする。これにより、バイポーラレギュレータＩＣチップ２を大電流用レギュレータとして用いることができ、出力電流が大きい場合でも損失を小さくすることができる。
【００４８】
【発明の効果】
本発明によると、小型化を図ることができるとともに、出力電流が大きい場合でも損失を小さくすることができる多出力直流安定化電源装置を実現することができる。
【図面の簡単な説明】
【図１】本発明に係る第一実施形態の多出力直流安定化電源装置の内部構造を示す上面図である。
【図２】図１の多出力直流安定化電源装置の回路構成を示す図である。
【図３】本発明に係る第二実施形態の多出力直流安定化電源装置の内部構造を示す斜視図である。
【図４】本発明に係る第三実施形態の多出力直流安定化電源装置の底面図及び内部構造を示す側面図である。
【図５】本発明に係る第四実施形態の多出力直流安定化電源装置の内部構造を示す上面図及び側面図である。
【図６】本発明に係る多出力直流安定化電源装置の他の回路構成を示す図である。
【図７】本発明に係る多出力直流安定化電源装置のさらに他の回路構成を示す図である。
【図８】従来の単出力シリーズレギュレータの一回路構成を示す図である。
【図９】従来の単出力ＣＭＯＳシリーズレギュレータの一回路構成を示す図である。
【図１０】図９のシリーズレギュレータの内部構造を示す上面図である。
【符号の説明】
１ ＣＭＯＳレギュレータＩＣチップ
２ バイポーラレギュレータＩＣチップ
３ａ チップ搭載部
４ 樹脂
５、６ 接着材
３１、３４ ＯＮ／ＯＦＦ制御回路
３２、３５ 電流検出用抵抗
３３、３６、３７ スイッチ
【発明の属する技術分野】
本発明は、直流安定化電源装置に関するものである。特に、多出力直流安定化電源装置に関するものである。
【０００２】
【従来の技術】
従来の単出力シリーズレギュレータの一回路構成を図８に示す。図８のシリーズレギュレータは、バイポーラプロセスで形成されたＰＮＰ型パワートランジスタ８１及び制御用ＩＣ８２を１チップに搭載している。図８のシリーズレギュレータは、出力電圧Ｖｏが予め設定した出力電圧値になるようにパワートランジスタ８１のベース電流を制御用ＩＣ８２で制御し、安定な直流電圧を出力する装置である。誤差増幅器８５が、基準電圧回路８６から出力される基準電圧と、パワートランジスタ８１及び制御用ＩＣ８２を搭載するチップに内蔵または外付される抵抗８３及び８４で出力電圧Ｖｏを分圧した調整電圧とを比較して、その比較結果に応じてパワートランジスタ８１のベース電流を調整して、パワートランジスタ８１のコレクタ電流を制御し、出力電圧Ｖｏを安定化させている。
【０００３】
また、図８のシリーズレギュレータは、制御用ＩＣ８２内に過電流保護回路や過熱保護回路等の保護回路８７を備えている。保護回路８７は、過電流時やシリーズレギュレータ内の温度上昇時にパワートランジスタ８１を制御し、シリーズレギュレータを保護している。
【０００４】
シリーズレギュレータは上述したバイポーラプロセスで形成されたもの（以下、バイポーラレギュレータという）が主流であったが、ＩＣチップの小型化や低消費電力性の点でバイポーラレギュレータよりも優れているＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）プロセスで形成されたもの（以下、ＣＭＯＳレギュレータという）の需要が近年非常に増加傾向にある。ここで、従来の単出力ＣＭＯＳレギュレータの一回路構成を図９に示す。図９のシリーズレギュレータは、ＣＭＯＳプロセスで形成されたＰチャネル型ＭＯＳパワートランジスタ９１及び制御用ＩＣ９２を１チップに搭載している。図９のシリーズレギュレータは、出力電圧Ｖｏが予め設定した出力電圧値になるようにパワートランジスタ９１のゲート電流を制御用ＩＣ９２で制御し、安定な直流電圧を出力する装置である。誤差増幅器９５が、基準電圧回路９６から出力される基準電圧と、パワートランジスタ９１及び制御用ＩＣ９２を搭載するチップに内蔵または外付される抵抗８３及び８４で出力電圧Ｖｏを分圧した調整電圧とを比較して、その比較結果に応じてパワートランジスタ９１のゲート電流を調整して、パワートランジスタ９１のドレイン電流を制御し、出力電圧Ｖｏを安定化させている。
【０００５】
なお、図９のシリーズレギュレータは通常パッケージ化され、その内部構造の上面図は図１０に示すようになる。パワートランジスタ９１（図９参照）及び制御用ＩＣ９２（図９参照）を搭載しているＣＭＯＳレギュレータＩＣチップ１０１が絶縁性の接着材１０２によってリードフレームのチップ搭載部１０３ａ上に接着される。ＣＭＯＳレギュレータＩＣチップ１０１の入力電圧用パット及び出力電圧用パットがそれぞれ金線（Ａｕ ｗｉｒｅ）等のボンディングワイヤ１０４によってリードフレームの端子部１０３ｂに接続され、ＣＭＯＳレギュレータＩＣチップ１０１のグランド用パットが金線（Ａｕ ｗｉｒｅ）等のボンディングワイヤ１０４によってリードフレームのチップ搭載部１０３ａに接続される。そして、樹脂１０５が、ＣＭＯＳレギュレータＩＣチップ１０１、接着材１０２、リードフレーム、ボンディングワイヤ１０４を覆ってパッケージ化している。
【０００６】
ＣＭＯＳレギュレータは、上述したようにＩＣチップの小型化や低消費電力性の点で優れているが、負荷電流の増加に比例してドレイン−ソース間電圧差が増大するという特性があり、負荷電流が大きくなると、入力−出力間の電圧差が大きくなり、損失が増大する。このことから、大電流用レギュレータとしては、大電流時の損失が少ないバイポーラレギュレータが現在でも非常に多く用いられている。
【０００７】
また、最近では小型化が容易なＣＭＯＳレギュレータを用いた２出力電圧以上を備えた多出力直流安定化電源装置が多く登場している。このような多出力直流安定化電源装置のほとんどは、ＣＭＯＳの特徴を生かした小電流負荷用の複数のレギュレータを１チップにし、多出力化する構成である。多出力直流安定化電源装置の他の構成としては、スイッチングレギュレータの制御ＩＣと小電流のＣＭＯＳシリーズレギュレータを１チップ化して多出力化する構成が挙げられる。いずれの多出力直流安定化電源装置もＣＭＯＳプロセスを用いてＩＣの１チップ化が可能であるというメリットを生かした製品である。
【０００８】
【特許文献１】
特開平６−１２０４１８号公報
【特許文献２】
実開平１−１３５７４６号公報
【０００９】
【発明が解決しようとする課題】
しかし、ＣＭＯＳレギュレータは上述したように大電流になるほど入出力間電圧差が大きくなって損失が大きくなるために、大電流用途には不向きであり、ＣＭＯＳ型ＩＣで大電流用も含めての１チップ化することは非常に困難である。このため、従来の多出力直流安定化電源装置では大電流を扱うことができず、大電流用レギュレータについては各負荷ごとに個別にバイポーラレギュレータの単出力品で対応するしかなかった。
【００１０】
本発明は、上記の問題点に鑑み、小型化を図ることができるとともに、出力電流が大きい場合でも損失を小さくすることができる多出力直流安定化電源装置を提供することを目的とする。
【００１１】
【課題を解決するための手段】
上記目的を達成するために、本発明に係る多出力直流安定化電源装置においては、ＭＯＳパワートランジスタと前記ＭＯＳパワートランジスタを制御する制御回路とがＣＭＯＳプロセスで形成されて１チップ化されているＣＭＯＳレギュレータＩＣチップと、バイポーラパワートランジスタと前記バイポーラパワートランジスタを制御する制御回路とがバイポーラプロセスで形成されて１チップ化されているバイポーラレギュレータＩＣチップと、リードフレームと、前記リードフレームを封止する樹脂と、を備え、前記ＣＭＯＳレギュレータＩＣチップと前記バイポーラレギュレータＩＣチップとが前記リードフレームのチップ搭載部に横設される構成とする。
【００１２】
このような構成によると、ＣＭＯＳレギュレータＩＣチップとバイポーラレギュレータＩＣチップとが同一のリードフレームに搭載されるので、別々にパッケージされた単出力ＣＭＯＳレギュレータと単出力バイポーラレギュレータとを用いるよりも小型化を図ることができる。また、バイポーラレギュレータＩＣチップを備えているので、バイポーラレギュレータＩＣチップを大電流用レギュレータとして用いることで、出力電流が大きい場合でも損失を小さくすることができる。
【００１３】
また、前記チップ搭載部における前記ＣＭＯＳレギュレータＩＣチップの搭載領域と前記チップ搭載部における前記バイポーラレギュレータＩＣチップの搭載領域とが同一平面上にならないように、前記チップ搭載部に段差を設けてもよい。
【００１４】
このような構成にすると、リードフレームのチップ搭載部を平面にしている場合に比べてリードフレームのチップ搭載部と樹脂との密着性が向上する。また、リードフレームのチップ搭載部に段差を設けているので、ＣＭＯＳレギュレータＩＣチップのダイボンド領域とバイポーラレギュレータＩＣチップのダイボンド領域とを明確に区分することができ、ダイボンド位置のばらつきでずれが生じても、ＣＭＯＳレギュレータＩＣチップとバイポーラレギュレータＩＣチップとの距離を保つことが可能となる。また、リードフレームのチップ搭載部に段差を設けることによって、一方のチップを接着する接着材が他方のチップに流れ込むおそれを低減することができるので、ＣＭＯＳレギュレータＩＣチップをチップ搭載部に接着する接着材とバイポーラレギュレータＩＣチップをチップ搭載部に接着する接着材とが互いに異なる種類の接着材である場合に好適である。
【００１５】
さらに、前記チップ搭載部のチップが接着される面を上として、より下側にある前記チップ搭載部のチップ接着面に対向する面を前記樹脂で覆わずに露出させるようにしてもよい。
【００１６】
このような構造にすると、より下側にあるチップ搭載部のチップ接着面に接着されるレギュレータＩＣチップにおいて発生する熱の外部への放熱性を良くすることができる。
【００１７】
また、上記いずれかの構成の多出力直流安定化電源装置において、前記ＣＭＯＳレギュレータＩＣチップと前記バイポーラレギュレータＩＣチップの少なくとも一つが絶縁性の接着材によって前記リードフレームのチップ搭載部に接着されることが好ましい。
【００１８】
これにより、ＣＭＯＳレギュレータＩＣチップの裏面電極とバイポーラレギュレータＩＣチップの裏面電極とを絶縁することができ、ＣＭＯＳレギュレータＩＣチップの裏面電極の電位とバイポーラレギュレータＩＣチップの裏面電極の電位とを互いに異なる設定にすることができる。なお、ＣＭＯＳレギュレータＩＣチップをチップ搭載部に接着する接着材、バイポーラレギュレータＩＣチップをチップ搭載部に接着する接着材ともに絶縁性の接着材を用いた場合は接着材塗布装置１台で対応できるので、接着材を２種類使用する場合に比べて製造装置や製造工程の簡略化を図ることができる。
【００１９】
また、上記目的を達成するために、本発明に係る多出力直流安定化電源装置においては、ＭＯＳパワートランジスタと前記ＭＯＳパワートランジスタを制御する制御回路とがＣＭＯＳプロセスで形成されて１チップ化されているＣＭＯＳレギュレータＩＣチップと、バイポーラパワートランジスタと前記バイポーラパワートランジスタを制御する制御回路とがバイポーラプロセスで形成されて１チップ化されているバイポーラレギュレータＩＣチップと、リードフレームと、前記リードフレームを封止する樹脂と、を備え、前記ＣＭＯＳレギュレータＩＣチップと前記バイポーラレギュレータＩＣチップのうち一方のチップが第１の接着材によって前記リードフレームのチップ搭載部上に接着され、他方のチップが第２の接着材によって前記一方のチップの上に接着される構成とする。
【００２０】
このような構成によると、ＣＭＯＳレギュレータＩＣチップとバイポーラレギュレータＩＣチップとが同一のリードフレームに搭載されるので、別々にパッケージされた単出力ＣＭＯＳレギュレータと単出力バイポーラレギュレータとを用いるよりも小型化を図ることができる。また、バイポーラレギュレータＩＣチップを備えているので、バイポーラレギュレータＩＣチップを大電流用レギュレータとして用いることで、出力電流が大きい場合でも損失を小さくすることができる。さらに、二つのレギュレータＩＣチップを縦に段積みしているので、二つのレギュレータＩＣチップをリードフレームのチップ搭載部に横設する構成に比べて平面方向のサイズを小さくすることができる。
【００２１】
また、上記いずれかの構成の多出力直流安定化電源装置において、前記バイポーラレギュレータＩＣチップの出力のオン／オフを切り替える切替回路を備えてもよく、入力電流を検出し、その検出結果に応じて前記ＣＭＯＳレギュレータＩＣチップと前記バイポーラレギュレータＩＣチップのうち一方の出力をオンにして、他方の出力をオフにする出力選択回路を備えてもよい。
【００２２】
これにより、バイポーラレギュレータＩＣチップの出力をオフにすることができるので、バイポーラレギュレータにおける微少電流による損失を減らすことができる。
【００２３】
【発明の実施の形態】
以下に本発明の一実施形態について図面を参照して説明する。まず、本発明に係る第一実施形態の多出力直流安定化電源装置について説明する。図１は本発明に係る第一実施形態の多出力直流安定化電源装置の内部構造を示す上面図である。図１の多出力直流安定化電源装置は、ＣＭＯＳレギュレータＩＣチップ１と、バイポーラレギュレータＩＣチップ２と、チップ搭載部３ａ及び端子部３ｂから成るリードフレームと、これらをパッケージ化するための樹脂４と、を備えている。なお、ＣＭＯＳレギュレータＩＣチップとは、ＭＯＳパワートランジスタと前記ＭＯＳパワートランジスタを制御する制御回路とがＣＭＯＳプロセスで形成されて１チップ化されているものをいい、バイポーラレギュレータＩＣチップとは、バイポーラパワートランジスタと前記バイポーラパワートランジスタを制御する制御回路とがバイポーラプロセスで形成されて１チップ化されているものをいう。
【００２４】
ＣＭＯＳレギュレータＩＣチップ１は接着材５を介してチップ搭載部３ａ上に接着され、バイポーラレギュレータＩＣチップ２は接着材６を介してチップ搭載部３ａ上に接着される。ＣＭＯＳレギュレータＩＣチップ１の裏面電極はグランドと絶縁する必要があるのに対してバイポーラレギュレータＩＣチップ２の裏面電極はグランドに接続する必要がある。このため、ＣＭＯＳレギュレータＩＣチップ１の裏面電極とバイポーラレギュレータＩＣチップ２の裏面電極とを絶縁する必要がある。したがって、ＣＭＯＳレギュレータＩＣチップ１の接着材５とバイポーラ型レギュレータＩＣチップの接着材６の少なくとも一つは絶縁性のものを用いるようにする。ＣＭＯＳレギュレータＩＣチップ１の入力電圧用パット及び出力電圧用パットがそれぞれ金線（Ａｕ ｗｉｒｅ）等のボンディングワイヤ７によってリードフレームの端子部３ｂに接続され、ＣＭＯＳレギュレータＩＣチップ１のグランド用パットが金線（Ａｕ ｗｉｒｅ）等のボンディングワイヤ７によってリードフレームのチップ搭載部３ａに接続される。また、バイポーラレギュレータＩＣチップ２の入力電圧用パット及び出力電圧用パットがそれぞれ金線（Ａｕ ｗｉｒｅ）等のボンディングワイヤ７によってリードフレームの端子部３ｂに接続される。
【００２５】
続いて、本発明に係る第一実施形態の多出力直流安定化電源装置の回路構成について図２を参照して説明する。
【００２６】
本発明に係る第一実施形態の多出力直流安定化電源装置は、ＣＭＯＳプロセスで形成されたＰチャネル型ＭＯＳパワートランジスタ１１及び制御用ＩＣ１２と抵抗１３及び１４とをＣＭＯＳレギュレータＩＣチップ１（図１参照）に搭載している。なお、抵抗１３及び１４がＣＭＯＳレギュレータＩＣチップ１に外付けされる構成であっても構わない。ＣＭＯＳレギュレータＩＣチップ１は、出力電圧Ｖｏ１が予め設定した出力電圧値になるようにパワートランジスタ１１のゲート電流を制御用ＩＣ１２で制御し、入力した入力電圧Ｖｉｎを安定な直流電圧である出力電圧Ｖｏ１に変換して出力する。誤差増幅器１５が、基準電圧回路１６から出力される基準電圧と、抵抗１３及び１４で出力電圧Ｖｏ１を分圧した調整電圧とを比較して、その比較結果に応じてパワートランジスタ１１のゲート電流を調整して、パワートランジスタ１１のドレイン電流を制御し、出力電圧Ｖｏ１を安定化させる。また、ＣＭＯＳレギュレータＩＣチップ１は、制御用ＩＣ１２内に過電流保護回路や過熱保護回路等の保護回路１７を備えている。保護回路１７は、過電流時やレギュレータ内の温度上昇時にパワートランジスタ１１を制御し、ＣＭＯＳレギュレータＩＣチップ１を保護している。
【００２７】
また、本発明に係る第一実施形態の多出力直流安定化電源装置は、バイポーラプロセスで形成されたＰＮＰ型パワートランジスタ２１及び制御用ＩＣ２２と抵抗２３及び２４とをバイポーラレギュレータＩＣチップ２（図１参照）に搭載している。なお、抵抗２３及び２４がバイポーラレギュレータＩＣチップ２に外付けされる構成であっても構わない。バイポーラレギュレータＩＣチップ２は、出力電圧Ｖｏ２が予め設定した出力電圧値になるようにパワートランジスタ２１のベース電流を制御用ＩＣ２２で制御し、入力した入力電圧Ｖｉｎを安定な直流電圧である出力電圧Ｖｏ２に変換して出力する。誤差増幅器２５が、基準電圧回路２６から出力される基準電圧と、抵抗２３及び２４で出力電圧Ｖｏ２を分圧した調整電圧とを比較して、その比較結果に応じてパワートランジスタ２１のゲート電流を調整して、パワートランジスタ２１のコレクタ電流を制御し、出力電圧Ｖｏ２を安定化させる。また、バイポーラレギュレータＩＣチップ２は、制御用ＩＣ２２内に過電流保護回路や過熱保護回路等の保護回路２７を備えている。保護回路２７は、過電流時やレギュレータ内の温度上昇時にパワートランジスタ２１を制御し、バイポーラレギュレータＩＣチップ２を保護している。
【００２８】
本発明に係る第一実施形態の多出力直流安定化電源装置は、ＣＭＯＳレギュレータＩＣチップ１とバイポーラレギュレータＩＣチップ２とを同一のリードフレームに搭載しているので、別々にパッケージされた単出力ＣＭＯＳレギュレータと単出力バイポーラレギュレータとを用いるよりも小型化を図ることができる。また、本発明に係る第一実施形態の多出力直流安定化電源装置は、バイポーラレギュレータＩＣチップ２を備えているので、バイポーラレギュレータＩＣチップ２を大電流用レギュレータとして用いることで、出力電流が大きい場合でも損失を小さくすることができる。
【００２９】
次に、本発明に係る第二実施形態の多出力直流安定化電源装置について説明する。図３は、本発明に係る第二実施形態の多出力直流安定化電源装置の内部構造を示す斜視図である。なお、図３において図１と同一に部分には同一の符号を付し、詳細な説明を省略する。図３の多出力直流安定化電源装置は、リードフレームのチップ搭載部３ａに段差を設け、ＣＭＯＳレギュレータＩＣチップ１のダイボンド領域とバイポーラレギュレータＩＣチップ２のダイボンド領域とが同一平面上にならないようにした構造である。
【００３０】
このようにリードフレームのチップ搭載部３ａに段差を設けると、リードフレームのチップ搭載部３ａを平面にしている場合に比べてリードフレームのチップ搭載部３ａと樹脂４との密着性が向上する。また、リードフレームのチップ搭載部３ａに段差を設けることでＣＭＯＳレギュレータＩＣチップ１のダイボンド領域とバイポーラレギュレータＩＣチップ２のダイボンド領域とを明確に区分することができ、ダイボンド位置のばらつきでずれが生じても、ＣＭＯＳレギュレータＩＣチップ１とバイポーラレギュレータＩＣチップ２との距離を保つことが可能となる。また、リードフレームのチップ搭載部３ａに段差を設けることによって、一方のチップを接着する接着材が他方のチップに流れ込むおそれを低減することができるので、本実施形態は接着材５と接着材６とが互いに異なる種類の接着材である場合に好適である。
【００３１】
なお、第二実施形態の多出力直流安定化電源装置の回路構成は第一実施形態の多出力直流安定化電源装置と同様であるので、説明を省略する。
【００３２】
次に、本発明に係る第三実施形態の多出力直流安定化電源装置について説明する。図４（ａ）は、本発明に係る第三実施形態の多出力直流安定化電源装置の内部構造を示す側面図である。また、図４（ｂ）は、本発明に係る第三実施形態の多出力直流安定化電源装置の底面図である。なお、図４において図３と同一に部分には同一の符号を付し、詳細な説明を省略する。本発明に係る第三実施形態の多出力直流安定化電源装置は、本発明に係る第二実施形態の多出力直流安定化電源装置と同様にリードフレームのチップ搭載部３ａに段差が設けられた構造である。また、本発明に係る第三実施形態の多出力直流安定化電源装置は、チップ搭載部３ａのチップが接着される面を上として、より下側にあるチップ搭載部３ａのチップ接着面に対向する面を樹脂４で覆わずに露出させる構造である。このような構造にすると、より下側にあるチップ搭載部３ａのチップ接着面に接着されるレギュレータＩＣチップにおいて発生する熱の外部への放熱性が良くなる。
【００３３】
特にシリーズレギュレータでは負荷電流が大きくなるとレギュレータＩＣチップの発熱が多くなるため、より下側にあるチップ搭載部３ａのチップ接着面に接着されるレギュレータＩＣチップを図４に示すように大電流用のバイポーラレギュレータＩＣチップ２にするとよい。しかしながら、小電流用のＣＭＯＳレギュレータＩＣチップ１でも熱は発生するため、場合によっては（例えば、バイポーラレギュレータＩＣチップ２は短時間しか使用されずＣＭＯＳレギュレータＩＣチップ１が長時間使用される場合）、より下側にあるチップ搭載部３ａのチップ接着面に接着されるレギュレータＩＣチップをＣＭＯＳレギュレータＩＣチップ１にしてもよい。
【００３４】
なお、第三実施形態の多出力直流安定化電源装置の回路構成は第一実施形態の多出力直流安定化電源装置と同様であるので、説明を省略する。
【００３５】
上述した第一実施形態〜第三実施形態におけるＩＣチップの接着材について説明する。上述したようにＣＭＯＳレギュレータＩＣチップ１の裏面電極とバイポーラレギュレータＩＣチップ２の裏面電極とは絶縁されている必要があるため、ＣＭＯＳレギュレータＩＣチップ１の接着材とバイポーラレギュレータＩＣチップ２の接着材の少なくとも一つは絶縁性のものを用いるようにする。
【００３６】
一般に、リードフレームのチップ搭載部３ａはグランドとする場合が多い。リードフレームのチップ搭載部３ａをグランドとした場合、ＣＭＯレギュレータＩＣチップ１の裏面電極はグランドでなく、バイポーラレギュレータＩＣチップ２の裏面電極はグランドであるため、ＣＭＯＳレギュレータＩＣチップ１の接着材５に絶縁性の接着材を用い、バイポーラレギュレータＩＣチップ２の接着材６に導電性の接着材（例えば、Ａｇペースト）を用いる。
【００３７】
また、リードフレームのチップ搭載部３ａの電位をＶｏとする場合は、ＣＭＯＳレギュレータＩＣチップ１の接着材５に導電性の接着材を用いることが可能である。一方、バイポーラレギュレータＩＣチップ２の裏面電極はグランドであるので、バイポーラレギュレータＩＣチップ２の接着材６に絶縁性の接着材を用いる。
【００３８】
また、リードフレームのチップ搭載部３ａの電位をグランドやＶｏ以外にする場合は、ＣＭＯＳレギュレータＩＣチップ１の接着材５、バイポーラレギュレータＩＣチップ２の接着材６ともに絶縁性の接着材を用いる。この場合接着材塗布装置１台で対応できるので、接着材を２種類使用する場合に比べて製造装置や製造工程の簡略化を図ることができる。なお、この場合ＣＭＯＳレギュレータＩＣチップ１がＶｏ用パットを備え、バイポーラレギュレータＩＣチップ２がグランド用パットを備え、これらのパットが金線（Ａｕ ｗｉｒｅ）等のボンディングワイヤによってリードフレームの端子部３ａに接続されるようにする。
【００３９】
次に、本発明に係る第四実施形態の多出力直流安定化電源装置について説明する。図５（ａ）は、本発明に係る第四実施形態の多出力直流安定化電源装置の内部構造を示す上面図である。また、図５（ｂ）は、本発明に係る第四実施形態の多出力直流安定化電源装置の内部構造を示す側面図である。なお、図５において図１と同一に部分には同一の符号を付し詳細な説明を省略する。
【００４０】
本発明に係る第四実施形態の多出力直流安定化電源装置は、チップ搭載部３ａのチップが接着される面を上として、ＣＭＯＳレギュレータＩＣチップ１とバイポーラレギュレータＩＣチップ２とを縦に段積みする構造である。通常バイポーラレギュレータＩＣチップ２の方がＣＭＯＳレギュレータＩＣチップ１に比べてチップサイズが大きいので、バイポーラレギュレータＩＣチップ２の裏面をリードフレームのチップ搭載部３ａに導電性の接着材６にて接着し、バイポーラレギュレータＩＣチップ２の表面に絶縁性の接着材５を塗布し、そこにＣＭＯＳレギュレータＩＣチップ１の裏面を接着した構造となる。なお、ＣＭＯＳレギュレータＩＣチップ１によって隠れることがないように、バイポーラレギュレータＩＣチップ２のパッドをチップの周縁近傍に配置する。本発明に係る第四実施形態の多出力直流安定化電源装置は、レギュレータＩＣチップを縦に段積みしているので、レギュレータＩＣチップを横に配置している第一〜第三実施形態の多出力直流安定化電源装置に比べて平面方向のサイズを小さくすることができる。
【００４１】
なお、第四実施形態の多出力直流安定化電源装置の回路構成は第一実施形態の多出力直流安定化電源装置と同様であるので、説明を省略する。
【００４２】
ところで、バイポーラレギュレータは大電流時の損失が少ないという利点を有するものの小電流時、例えば無負荷状態の場合でも数ｍＡ少なくとも数１００μＡ程度の電流が常時流れている。この微少電流による損失を減らすために小電流時にバイポーラレギュレータの出力を停止する機能を付加してもよい。小電流時にバイポーラレギュレータの出力を停止する機能を付加した場合の多出力直流安定化電源装置の回路構成を図６に示す。なお、図６において図２と同一の部分には同一の符号を付し詳細な説明を省略する。
【００４３】
図６に示す回路回路構成は、図２の回路構成にＯＮ／ＯＦＦ制御回路３１、電流検出用抵抗３２、及びスイッチ３３を付加した構成である。ＯＮ／ＯＦＦ制御回路３１は制御用ＩＣ１２内に設けられる。また、電流検出用抵抗３２がパワートランジスタ２１と直流安定化電圧Ｖｏ２を出力する端子との間に設けられる。さらに、スイッチ３３の一端が入力電圧Ｖｉｎを入力する端子とパワートランジスタ１１と制御用ＩＣ１２への電力供給ラインとに接続され、スイッチ３３の他端がパワートランジスタ２１と制御用ＩＣ２２への電力供給ラインとに接続される。
【００４４】
ＯＮ／ＯＦＦ制御回路３１は電流検出用抵抗３２の両端電圧からバイポーラレギュレータＩＣチップ２の出力電流を検出し、バイポーラレギュレータＩＣチップ２の出力電流が所定値未満である場合は、スイッチ３３をオフにし、バイポーラレギュレータＩＣチップ２への電源供給を停止させる。これにより、バイポーラレギュレータＩＣチップ２の出力がオフになるので、バイポーラレギュレータにおける微少電流による損失を減らすことができる。なお、バイポーラレギュレータＩＣチップ２への電源供給を再開させる方法としては、例えばＯＮ／ＯＦＦ制御回路３１が、外部からリセット信号を受け取ると、電流検出用抵抗３２の両端電圧の値にかかわずスイッチ３３をオンにする構成が挙げられる。
【００４５】
また、バイポーラレギュレータにおける微少電流による損失を減らすために、本発明に係る多出力直流安定化電源装置を図７に示す回路構成にしてもよい。なお、図７において図２と同一の部分には同一の符号を付し詳細な説明を省略する。
【００４６】
図７に示す回路回路構成は、図２の回路構成にＯＮ／ＯＦＦ制御回路３４、電流検出用抵抗３５、スイッチ３６、及びスイッチ３７を付加した構成である。ＯＮ／ＯＦＦ制御回路３４は制御用ＩＣ１２内に設けられる。また、電流検出用抵抗３５の一端が入力電圧Ｖｉｎを入力する端子に接続され、電流検出用抵抗３５の他端がスイッチ３６の一端、スイッチ３７の一端、及びＯＮ／ＯＦＦ制御回路３４への電力供給ラインに接続される。スイッチ３６の他端がパワートランジスタ１１と制御用ＩＣ１２への電力供給ラインとに接続され、スイッチ３７の他端がパワートランジスタ２１と制御用ＩＣ２２への電力供給ラインとに接続される。
【００４７】
この回路構成は、ＣＭＯＳレギュレータから出力される直流安定化電圧Ｖｏ１とバイポーラレギュレータから出力される直流安定化電圧Ｖｏ２とが同一の値であり、同一の負荷に選択的に供給される場合に有効である。ＯＮ／ＯＦＦ制御回路３４は電流検出用抵抗３５の両端電圧から入力電流を検出し、入力電流が所定値未満である場合は、スイッチ３６をオンにし、スイッチ３７をオフにする。これにより、バイポーラレギュレータＩＣチップ２の出力がオフになるので、バイポーラレギュレータにおける微少電流による損失を減らすことができる。また、ＯＮ／ＯＦＦ制御回路３４は、入力電流が所定値以上である場合は、スイッチ３６をオフにし、スイッチ３７をオンにする。これにより、バイポーラレギュレータＩＣチップ２を大電流用レギュレータとして用いることができ、出力電流が大きい場合でも損失を小さくすることができる。
【００４８】
【発明の効果】
本発明によると、小型化を図ることができるとともに、出力電流が大きい場合でも損失を小さくすることができる多出力直流安定化電源装置を実現することができる。
【図面の簡単な説明】
【図１】本発明に係る第一実施形態の多出力直流安定化電源装置の内部構造を示す上面図である。
【図２】図１の多出力直流安定化電源装置の回路構成を示す図である。
【図３】本発明に係る第二実施形態の多出力直流安定化電源装置の内部構造を示す斜視図である。
【図４】本発明に係る第三実施形態の多出力直流安定化電源装置の底面図及び内部構造を示す側面図である。
【図５】本発明に係る第四実施形態の多出力直流安定化電源装置の内部構造を示す上面図及び側面図である。
【図６】本発明に係る多出力直流安定化電源装置の他の回路構成を示す図である。
【図７】本発明に係る多出力直流安定化電源装置のさらに他の回路構成を示す図である。
【図８】従来の単出力シリーズレギュレータの一回路構成を示す図である。
【図９】従来の単出力ＣＭＯＳシリーズレギュレータの一回路構成を示す図である。
【図１０】図９のシリーズレギュレータの内部構造を示す上面図である。
【符号の説明】
１ ＣＭＯＳレギュレータＩＣチップ
２ バイポーラレギュレータＩＣチップ
３ａ チップ搭載部
４ 樹脂
５、６ 接着材
３１、３４ ＯＮ／ＯＦＦ制御回路
３２、３５ 電流検出用抵抗
３３、３６、３７ スイッチ
Claims (7)
- ＭＯＳパワートランジスタと前記ＭＯＳパワートランジスタを制御する制御回路とがＣＭＯＳプロセスで形成されて１チップ化されているＣＭＯＳレギュレータＩＣチップと、
バイポーラパワートランジスタと前記バイポーラパワートランジスタを制御する制御回路とがバイポーラプロセスで形成されて１チップ化されているバイポーラレギュレータＩＣチップと、
リードフレームと、
前記リードフレームを封止する樹脂と、を備え、
前記ＣＭＯＳレギュレータＩＣチップと前記バイポーラレギュレータＩＣチップとが前記リードフレームのチップ搭載部に横設されることを特徴とする多出力直流安定化電源装置。 - 前記チップ搭載部における前記ＣＭＯＳレギュレータＩＣチップの搭載領域と前記チップ搭載部における前記バイポーラレギュレータＩＣチップの搭載領域とが同一平面上にならないように、前記チップ搭載部に段差を設ける請求項１に記載の多出力直流安定化電源装置。
- 前記チップ搭載部のチップが接着される面を上として、より下側にある前記チップ搭載部のチップ接着面に対向する面を前記樹脂で覆わずに露出させる請求項２に記載の多出力直流安定化電源装置。
- 前記ＣＭＯＳレギュレータＩＣチップと前記バイポーラレギュレータＩＣチップの少なくとも一つが絶縁性の接着材によって前記リードフレームのチップ搭載部に接着されている請求項１〜３のいずれかに記載の多出力直流安定化電源装置。
- ＭＯＳパワートランジスタと前記ＭＯＳパワートランジスタを制御する制御回路とがＣＭＯＳプロセスで形成されて１チップ化されているＣＭＯＳレギュレータＩＣチップと、
バイポーラパワートランジスタと前記バイポーラパワートランジスタを制御する制御回路とがバイポーラプロセスで形成されて１チップ化されているバイポーラレギュレータＩＣチップと、
リードフレームと、
前記リードフレームを封止する樹脂と、を備え、
前記ＣＭＯＳレギュレータＩＣチップと前記バイポーラレギュレータＩＣチップのうち一方のチップが第１の接着材によって前記リードフレームのチップ搭載部上に接着され、他方のチップが第２の接着材によって前記一方のチップの上に接着されることを特徴とする多出力直流安定化電源装置。 - 前記バイポーラレギュレータＩＣチップの出力のオン／オフを切り替える切替回路を備える請求項１〜５のいずれかに記載の多出力直流安定化電源装置。
- 入力電流を検出し、その検出結果に応じて前記ＣＭＯＳレギュレータＩＣチップと前記バイポーラレギュレータＩＣチップのうち一方の出力をオンにして、他方の出力をオフにする出力選択回路を備える請求項１〜５のいずれかに記載の多出力直流安定化装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003183977A JP3979973B2 (ja) | 2003-06-27 | 2003-06-27 | 多出力直流安定化電源装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003183977A JP3979973B2 (ja) | 2003-06-27 | 2003-06-27 | 多出力直流安定化電源装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2005019782A true JP2005019782A (ja) | 2005-01-20 |
| JP3979973B2 JP3979973B2 (ja) | 2007-09-19 |
Family
ID=34183885
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003183977A Expired - Fee Related JP3979973B2 (ja) | 2003-06-27 | 2003-06-27 | 多出力直流安定化電源装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3979973B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006309312A (ja) * | 2005-04-26 | 2006-11-09 | Sharp Corp | レギュレータ |
| JP2007249384A (ja) * | 2006-03-14 | 2007-09-27 | Ricoh Co Ltd | 半導体装置 |
| KR100777160B1 (ko) | 2006-11-01 | 2007-11-16 | 주식회사 케이이씨 | 휴대폰용 전원 회로 및 이의 반도체 패키지 |
| JP2011100855A (ja) * | 2009-11-06 | 2011-05-19 | Mitsubishi Electric Corp | 電力用半導体装置 |
| JP2014041852A (ja) * | 2012-08-21 | 2014-03-06 | Mitsubishi Electric Corp | パワーモジュール |
-
2003
- 2003-06-27 JP JP2003183977A patent/JP3979973B2/ja not_active Expired - Fee Related
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006309312A (ja) * | 2005-04-26 | 2006-11-09 | Sharp Corp | レギュレータ |
| JP2007249384A (ja) * | 2006-03-14 | 2007-09-27 | Ricoh Co Ltd | 半導体装置 |
| KR100777160B1 (ko) | 2006-11-01 | 2007-11-16 | 주식회사 케이이씨 | 휴대폰용 전원 회로 및 이의 반도체 패키지 |
| JP2011100855A (ja) * | 2009-11-06 | 2011-05-19 | Mitsubishi Electric Corp | 電力用半導体装置 |
| JP2014041852A (ja) * | 2012-08-21 | 2014-03-06 | Mitsubishi Electric Corp | パワーモジュール |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3979973B2 (ja) | 2007-09-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6593622B2 (en) | Power mosfet with integrated drivers in a common package | |
| US8575733B2 (en) | Semiconductor device | |
| TWI384622B (zh) | 自我保護之功率元件結構及製造方法 | |
| US5578960A (en) | Direct-current stabilizer | |
| US20120193772A1 (en) | Stacked die packages with flip-chip and wire bonding dies | |
| US20060238944A1 (en) | Regulator | |
| JP4874337B2 (ja) | スイッチングモード電源の入力回路 | |
| US11145579B1 (en) | Thermally enhanced electronic packages for GaN power integrated circuits | |
| US7501693B2 (en) | LDO regulator with ground connection through package bottom | |
| US20180331083A1 (en) | Power Converter Monolithically Integrating Transistors, Carrier, and Components | |
| JP3979973B2 (ja) | 多出力直流安定化電源装置 | |
| US10727172B2 (en) | Semiconductor package | |
| JP3989417B2 (ja) | 電源用デバイス | |
| JP2005347369A (ja) | 半導体装置およびその製造方法 | |
| US9673135B2 (en) | Semiconductor device having mirror-symmetric terminals and methods of forming the same | |
| JP6867778B2 (ja) | 整流ｉｃ及びこれを用いた絶縁型スイッチング電源 | |
| US20150162844A1 (en) | Package structure integrating a start-up component, a controller, and a power switch | |
| JP2012120355A (ja) | 電源装置および半導体装置 | |
| JP6854922B2 (ja) | 半導体モジュール | |
| JP3190941B2 (ja) | 絶縁型スイッチング電源装置用半導体集積回路装置 | |
| JP3549772B2 (ja) | 安定化電源装置 | |
| US20230387067A1 (en) | Integrated half-bridge power converter | |
| JP2003017653A (ja) | 電源回路装置 | |
| JPH05326832A (ja) | 直流電圧安定化素子 | |
| JPH04283962A (ja) | 直流電圧安定化素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050810 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060208 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070403 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070511 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070626 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070626 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100706 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110706 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110706 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120706 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |