JP6854922B2 - 半導体モジュール - Google Patents

半導体モジュール Download PDF

Info

Publication number
JP6854922B2
JP6854922B2 JP2019559915A JP2019559915A JP6854922B2 JP 6854922 B2 JP6854922 B2 JP 6854922B2 JP 2019559915 A JP2019559915 A JP 2019559915A JP 2019559915 A JP2019559915 A JP 2019559915A JP 6854922 B2 JP6854922 B2 JP 6854922B2
Authority
JP
Japan
Prior art keywords
switching element
electrode
voltage
gate voltage
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019559915A
Other languages
English (en)
Other versions
JPWO2019123551A1 (ja
Inventor
鈴木　健一
健一 鈴木
亘 宮澤
亘 宮澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shindengen Electric Manufacturing Co Ltd
Original Assignee
Shindengen Electric Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shindengen Electric Manufacturing Co Ltd filed Critical Shindengen Electric Manufacturing Co Ltd
Publication of JPWO2019123551A1 publication Critical patent/JPWO2019123551A1/ja
Application granted granted Critical
Publication of JP6854922B2 publication Critical patent/JP6854922B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H03K17/162—Modifications for eliminating interference voltages or currents in field-effect transistor switches without feedback from the output circuit to the control circuit
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/145—Indicating the presence of current or voltage
    • G01R19/15—Indicating the presence of current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/04—Modifications for accelerating switching
    • H03K17/042—Modifications for accelerating switching by feedback from the output circuit to the control circuit
    • H03K17/04206—Modifications for accelerating switching by feedback from the output circuit to the control circuit in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/30—Modifications for providing a predetermined threshold before switching
    • H03K17/302—Modifications for providing a predetermined threshold before switching in field-effect transistor switches
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R15/00—Details of measuring arrangements of the types provided for in groups G01R17/00 - G01R29/00, G01R33/00 - G01R33/26 or G01R35/00
    • G01R15/14—Adaptations providing voltage or current isolation, e.g. for high-voltage or high-current networks
    • G01R15/18—Adaptations providing voltage or current isolation, e.g. for high-voltage or high-current networks using inductive devices, e.g. transformers
    • G01R15/181—Adaptations providing voltage or current isolation, e.g. for high-voltage or high-current networks using inductive devices, e.g. transformers using coils without a magnetic core, e.g. Rogowski coils
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2607—Circuits therefor
    • G01R31/2621—Circuits therefor for testing field effect transistors, i.e. FET's
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F38/00—Adaptations of transformers or inductances for specific applications or functions
    • H01F38/20—Instruments transformers
    • H01F38/22—Instruments transformers for single phase ac
    • H01F38/28—Current transformers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7809—Vertical DMOS transistors, i.e. VDMOS transistors having both source and drain contacts on the same surface, i.e. Up-Drain VDMOS transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K2017/6875—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors using self-conductive, depletion FETs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0027—Measuring means of, e.g. currents through or voltages across the switch
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Description

本発明は、半導体モジュールに関する。
従来、スイッチング素子のオン／オフを制御するスイッチング素子や、その駆動制御をおこなう駆動回路をパッケージした半導体装置（半導体モジュール）が知られている（例えば、特許文献１参照。）。
従来の半導体モジュールでは、その中のスイッチング素子制御回路９００は、図２２に示すように、スイッチング素子８００のオン／オフを制御するためにゲート電圧を制御するゲート電圧制御部９２０を備える。
このスイッチング素子制御回路９００は、ゲート電圧を制御することによってスイッチング素子８００のオン／オフを制御できる。
国際公開第２０１２／１５３４５９号
スイッチング素子は均一に製造しようとしても個々にばらつきが生ずる場合がある。スイッチングを行うゲート電圧の閾値電圧にも個々に微妙なばらつきが生じる場合がある。
しかるに、スイッチング素子を搭載した従来の半導体モジュールはスイッチング素子の特性のばらつきに個別に対応し最適な能力を発揮することを考慮していなかった。
近年、スイッチング速度を速くすることによりスイッチング損失を小さくすることが可能なスイッチング素子制御回路が求められている。これを実現するための方法の一つとして、閾値電圧をわずかに超えるゲート電圧をオン／オフ制御するゲート電極に印加してターンオン期間及びターンオフ期間を短くすることにより、スイッチング速度を速くし、スイッチング損失を小さくすることが考えられる。
しかしながら、スイッチング素子の閾値電圧は、スイッチング素子の製造バラツキによって変動する場合があるため、閾値電圧をわずかに超えるゲート電圧をスイッチング素子のゲート電極に印加することが難しい。従って、スイッチング速度を速くすることが難しいため、スイッチング損失を小さくすることが難しくなる、という問題がある。
また、スイッチング素子の閾値電圧がスイッチング素子の製造バラツキによって設計上の閾値電圧よりも高くなる方向に変動していた場合には、設計上の閾値電圧をわずかに超えるゲート電圧をゲート電極に印加してもスイッチング素子がオン状態にならない場合があるため、スイッチング素子のオン／オフを制御することができないおそれがある、という問題もある。特に、窒化ガリウム（ＧａＮ）等のように絶対最大定格電圧と閾値電圧との差が小さい場合には、この問題がより顕著となる。
なお、スイッチング素子制御回路に組み込む前にスイッチング素子の閾値電圧を測定し、測定された閾値電圧に基づいてゲート電圧を決定することも理論上可能である。しかしながら、スイッチング素子は大量生産することが一般的であるため、製造されたスイッチング素子それぞれの閾値電圧を測定しようとすると作業が非常に煩雑になり、生産性を高くすることが難しい、という問題もある。
そこで、本発明は、上記した問題を解決するため、スイッチング素子のスイッチング損失を小さくすること、スイッチング素子のオン／オフを適切に制御すること、生産性を向上させること、小型化すること、の少なくとも１つが可能なスイッチング素子制御回路を備えた半導体モジュールを提供することを目的とする。
［１］本発明の半導体モジュールは、半導体基体と、第１電極、第２電極及びゲート電極を有し前記ゲート電極への所定のゲート電圧印加により前記第１電極・前記第２電極間のオン／オフが行われるスイッチング素子と、前記ゲート電圧を制御する制御回路部と、前記スイッチング素子の前記第１電極・前記第２電極間を流れる電流を検出する電流検出素子とを備え、前記スイッチング素子、前記制御回路部及び前記電流検出素子は前記半導体基体に搭載され、前記電流検出素子は、ロゴスキーコイルであることを特徴とする。
［２］本発明の半導体モジュールにおいては、前記制御回路部は、前記スイッチング素子をオン／オフする前記ゲート電圧を測定する測定モードと、前記スイッチング素子のオン／オフを制御する制御モードとを切り替えて実施するように構成されており、前記測定モードにおいて、前記スイッチング素子の前記第１電極に電流を供給する閾値電圧測定用電源と、前記測定モードにおいては、前記ゲート電圧が段差的に変化するように前記ゲート電圧を制御し、前記制御モードにおいては、前記スイッチング素子のオン／オフを制御するために前記ゲート電圧を制御するゲート電圧制御部と、前記測定モードにおいて、前記電流検出素子による前記第１電極・前記第２電極間を流れる電流の検出結果に基づいて前記スイッチング素子のオン／オフ状態を判定するオン／オフ状態判定部と、前記測定モードにおいて、前記閾値電圧に関連するゲート電圧関連情報を記憶する記憶部とを有し、前記ゲート電圧制御部は、前記制御モードにおいて、前記スイッチング素子をオン状態とするときに、前記記憶部に記憶された前記ゲート電圧関連情報に基づいて前記ゲート電圧を制御するよう構成することができる。
［３］本発明の半導体モジュールにおいては、前記半導体基体として窒化ガリウム系半導体基体を用いることができる。
［４］本発明の半導体モジュールにおいては、前記スイッチング素子は、前記窒化ガリウム系半導体基体を材料とするノーマリーオンの窒化ガリウム半導体スイッチと、前記窒化ガリウム半導体スイッチにカスコード接続され前記窒化ガリウム半導体スイッチをオン／オフするノーマリーオフの半導体スイッチとを組み合わせてなるよう構成することができる。
［５］本発明の半導体モジュールにおいては、前記半導体基体は平板状であり、前記スイッチング素子と前記ロゴスキーコイルは、前記平板に垂直方向から見て重ならないよう配置することができる。
［６］本発明の半導体モジュールにおいては、前記半導体基体は平板状であり、前記スイッチング素子と前記ロゴスキーコイルは、前記平板に垂直方向から見て重なるよう配置することができる。
［７］本発明の半導体モジュールは以上の半導体モジュールで、前記半導体基体は、前記スイッチング素子の前記第１電極・前記第２電極間を流れる電流が流れる配線と、前記配線の周回配線とを備え、前記周回配線を前記ロゴスキーコイルとすることができる。
本発明の半導体モジュールは、スイッチング素子と、スイッチング素子のゲート電圧を制御する制御回路部と、前記スイッチング素子を流れる電流を検出する電流検出素子とを備える。そのため、スイッチング素子が製造ばらつきによりゲート電圧の閾値が個々に異なっていても個々に適切な閾値を把握でき個々に適切なオン／オフ制御をすることができる。
また、電流検出素子がロゴスキーコイルであり、被対象物であるスイッチング素子に非接触で測定をすることができる。そのため、ゲート電圧の閾値が微差でばらついていてもスイッチング素子に悪影響を与えることなく個々に高精度に測定できる。
本発明の半導体モジュールは、スイッチング素子、制御回路部及び電流検出素子が前記半導体基体に搭載されている。そのため、全体を半導体モジュールとして取り扱うことができ便利である。また、半導体基体上にスイッチング素子や制御回路等の要素の少なくとも一部を半導体プロセスで製造することができ、製造が容易で小型化できる。ロゴスキーコイル等をディスクリート部品とする場合であっても容易に半導体基体上に搭載できる。
半導体モジュールを大電流や高電圧のスイッチとして使用する場合であっても、ロゴスキーコイルの使用や、半導体基体上へのスイッチング素子等の搭載でモジュール全体を大幅に小型化できる。
実施形態に係る半導体モジュール１を示す回路図である。 実施形態に係るスイッチング素子制御回路１００の測定モードを説明するために示すブロック図である。 実施形態に係るスイッチング素子制御回路１００の制御モードを説明するために示すブロック図である。 閾値電圧をわずかに超えるゲート電圧をゲート電極に印加する場合の効果について説明するために示す図である。図４（ａ）は比較例に係るスイッチング素子制御回路においてゲート電極にゲート電圧を印加する場合のゲート・ソース間電圧の時間変化を示すグラフの模式図であり、図４（ｂ）は実施形態に係るスイッチング素子制御回路１００において閾値電圧をわずかに超えるゲート電圧をゲート電極に印加する場合のゲート・ソース間電圧の時間変化を示すグラフの模式図である。図４（ｃ）（ｄ）（ｅ）は印加するゲート電圧の説明図である。 実施形態の測定モードを説明するために示す図である。 変形例の測定モードを説明するために示す図である。 ゲート電圧制御（回路）部２０の説明図である。 図８（ａ）は実施形態に係るロゴスキーコイルの原理説明図、図８（ｂ）は同チップ型ロゴスキーコイルの説明図である。 図９（ａ）（ｂ）（ｃ）は実施形態に係る半導体モジュール１に使用する半導体基体の説明図である。 実施形態に係る半導体モジュール１の説明図である。 変形例に係る半導体モジュール２の説明図である。 変形例に係る半導体モジュール３の説明図である。 変形例に係る半導体モジュール４の説明図である。 変形例に係る半導体モジュール５のスイッチング素子２００周辺の回路説明図である。 図１５（ａ）（ｂ）は変形例に係る半導体モジュール６のスイッチング素子２００周辺の回路説明図である。 変形例に係る半導体モジュール７のスイッチング素子２００周辺の回路説明図である。 変形例に係る半導体モジュール８の説明図である。 変形例に係る半導体モジュール９の説明図である。 図１９（ａ）（ｂ）は変形例に係る半導体モジュール１０のロゴスキーコイル５００関連説明図である。 変形例に係る半導体モジュール１１を示す回路図である。 変形例に係る半導体モジュール１１の説明図である。 従来例の説明図である。
以下、本発明の半導体モジュールについて、図に示す実施形態に基づいて説明する。本発明の半導体モジュールは、少なくとも１との半導体素子と他の電気的素子とを組み合わせて１つにパッケージ化したものである。比較的大きな電流や電圧を扱うパワー半導体が含まれていてもよい。なお、各図面は模式図であり、必ずしも実際の回路構成やグラフを厳密に反映したものではない。
［実施形態］
１．実施形態に係る半導体モジュール１の構成
図１は実施形態に係る半導体モジュール１の回路図である。半導体モジュール１は、半導体基体１Ａ（図示せず）と、スイッチング素子２００と、制御回路部（スイッチング素子制御回路部）１００と、電流検出素子５００とを備える。制御回路部（スイッチング素子制御回路部）１００はゲート電圧を制御し、スイッチング素子２００をオン／オフ制御する。電流検出素子５００は、スイッチング素子２００の第１電極(ドレイン電極Ｄ)・第２電極(ソース電極Ｓ)間を流れる電流を検出する。スイッチング素子５００、制御回路１００及び電流検出素子５００は半導体基体１Ａに搭載される。電流検出素子５００は、ロゴスキーコイルである。
実施形態に係る半導体モジュール１は、例えば高耐熱性・高絶縁性の樹脂やセラミックス等により形成されたパッケージで覆うことができる。実施形態に係る半導体モジュール１には、直流の電源電圧ＶＤＤを入力する（＋）側入力端子Ｔ１、接地側の（−）側入力端子Ｔ２、（＋）側出力端子Ｔ３、接地側の（−）側出力端子Ｔ４、及び、モード指令信号（モード指令用の駆動信号、例えばモード指令用のゲートパルス）Ｐｇを入力する制御端子Ｔ５が設けられている。
（＋）側入力端子Ｔ１と（−）側入力端子Ｔ２との間には、電源電圧ＶＤＤを印加するためのゲートドライブ用電源３００が接続されている。ゲートドライブ用電源３００は、ゲート電圧制御部２０を介してスイッチング素子２００のゲート電極Ｇに所定の電圧を印加する。（＋）側出力端子Ｔ３及び（−）側出力端子Ｔ４には、負荷回路４００が接続されている。負荷回路４００は、例えば、負荷抵抗４１０及び直流の負荷電源（負荷駆動用電源）４２０を有し、これらが（＋）側出力端子Ｔ３と（−）側出力端子Ｔ４との間に直列に接続されている。なお、（−）側出力端子Ｔ４は接地されている。
スイッチング素子２００は、ドレイン電極Ｄ（第１電極）、ソース電極Ｓ（第２電極）や、ゲート電極Ｇを有するＭＯＳＦＥＴ（Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ−Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ、金属酸化物半導体電界効果トランジスタ）である。スイッチング素子２００は、ゲート電極Ｇに閾値電圧（実際の閾値電圧Ｖｔｈ）を超えるゲート電圧を印加するとオン状態となり、ゲート電圧が閾値電圧を下回るとオフ状態となる。ゲート電圧は、電源電圧ＶＤＤから作り出されるゲート電圧を用いて、後述するゲート電圧制御部２０によって制御される。スイッチング素子２００は、半導体スイッチ、フォトカプラー等、適宜のスイッチング素子を用いることができる。なお、実施形態においては、スイッチング素子２００は、ＭＯＳＦＥＴである。また、スイッチング素子２００は、ＧａＮ（窒化ガリウム）を含む材料により形成されたものである。
スイッチング素子２００のドレイン電極Ｄ（第１電極）は、（＋）側出力端子Ｔ３を介して負荷回路４００と接続され、かつ、後述するスイッチング素子ＳＷＭ１を介して後述する閾値電圧測定用電源１０Ｖと接続されている。スイッチング素子２００のゲート電極Ｇは、ゲート電圧制御部２０と接続されている。スイッチング素子２００のソース電極Ｓ（第２電極）は電流検出部５０と接続され、抵抗を介して（−）側出力端子Ｔ４と接続されている。
実施形態に係るスイッチング素子制御回路１００は、閾値電圧測定用電源１０Ｖと、スイッチング素子ＳＷＭ１と、ゲート電圧制御部２０と、オン／オフ状態判定部３０と、記憶部４０と、電流検出部５０とを備える。
そして、半導体モジュール１（スイッチング素子制御回路１００）はスイッチング素子２００のゲート電圧の閾値を測定する測定モードと、測定モードで得られた閾値を用いてスイッチング素子２００のスイッチングを制御し負荷４００を駆動する制御モードを備え、これらを切り替えて実施できるよう構成されている。
閾値電圧測定用電源１０Ｖは、測定モードでスイッチング素子２００の閾値を測定するために使用する電源である。
ゲート電圧制御部２０は、スイッチング素子２００のゲート電極Ｇに印加するゲート電圧を制御する回路である。
ゲート電圧制御部２０は、測定モードにおいては後述するオン／オフ状態判定部３０によってスイッチング素子２００がオフ状態であることを判定したときは、ゲート電圧が一段階高くなるようにゲート電圧を制御する(図５参照。図５のＩｄは第１電極Ｄ・第２電極Ｓ間を流れる電流（スイッチング電流）を示す。オンで急激に増加し、オフで急激に減少する。図６も同様)。また、ゲート電圧制御部２０は、後述するオン／オフ状態判定部３０によってスイッチング素子２００がオン状態であることを判定したときは、ゲート電極に印加したゲート電圧Ｖｇｓを閾値電圧として記憶部４０へ送信する。
電流検出部５０は、測定モードにおいて、スイッチング素子２００のスイッチング電流Ｉｄを検出し、検出結果をオン／オフ状態判定部３０に送信する。実施形態では電流検出素子５００としてロゴスキーコイルを使用した。
オン／オフ状態判定部３０は、測定モードにおいて、電流検出部５０から受信した検出結果に基づいてスイッチング素子２００のオン／オフ状態を判定する。
記憶部４０は、測定モードにおいて、オン／オフ状態判定部３０によってスイッチング素子２００がオン状態になったことを判定したときにゲート電極Ｇに印加したゲート電圧をスイッチング素子２００の閾値電圧に関連するゲート電圧関連情報として記憶するようにしてもよい。ゲート電圧関連情報としては、例えば、スイッチング素子２００がオン状態になる最低のゲート電圧（値）自体、オンとなる最低のゲート電圧に一定の量の電圧を足した電圧（値）、最低のゲート電圧に対する所定倍数の電圧（値）（例えば１０５％、１１０％、１１５％・・）等がある。また、様々な値の電圧（値）表を別途に記憶し、そのうちのどの電圧（値）かを示す、表中の電圧ロケーション情報であってもよい。
ゲート電圧制御部２０は、（＋）側入力端子Ｔ１を介してゲートドライブ用電源３００と接続され、かつ、制御端子Ｔ５と接続されている。また、ゲート電圧制御部２０は、記憶部４０と接続されている。オン／オフ状態判定部３０は、ゲート電圧制御部２０、記憶部４０及び電流検出部５０とそれぞれ接続されている。
なお、ゲートドライブ用電源３００（ＶＤＤ）は、スイッチング素子制御回路１００の電源も兼ねてよい。
負荷電源（負荷駆動用電源）４２０はゲートドライブ用電源をゲートドライブ用電源３００（ＶＤＤ）と兼ねることもできる。そうすると、負荷電源４２０をゲートドライブ用電源をゲートドライブ用電源３００（ＶＤＤ）と別個に用意しなくても済む。
負荷電源４２０の電圧がゲートドライブ用電源３００（ＶＤＤ）より高い場合は負荷電源４２０からゲートドライブ用電源３００（ＶＤＤ）をつくり出してもよいが両者を別電源としてもよい。負荷電源４２０の電圧がゲートドライブ用電源３００（ＶＤＤ）より高い場合はスイッチング素子２００に大きな電圧が印加され、または大きな電流が流れるが、低電圧電源（ゲートドライブ用電源３００）を使用したゲート電圧でスイッチング素子２００をオン／オフ制御できる。
閾値電圧測定用電源１０Ｖはスイッチング素子２００の閾値を精密に測定するにはゲートドライブ用電源３００と別電源とするとよい。例えば、スイッチング素子２００がオンの場合に大きな電流が流れても閾値を精密に測定できるよう、閾値電圧測定用電源１０Ｖに大きな電流を供給できる電源とする場合である。そのような必要性がない場合は、ゲートドライブ用電源３００を閾値電圧測定用電源として用いてもよい。
また、スイッチング素子ＳＷＭ２は省略できる。例えば、半導体モジュール１に接続する前に負荷回路４００を接続せずにスイッチング素子２００の閾値電圧を測定する場合である。具体的には、ＳＷＭ２を設けずに、半導体モジュール１に負荷４００を接続しない状態でスイッチング素子ＳＷＭ１をオンさせ、スイッチング素子２００のゲートＧにゲート電圧制御回路部２０からゲート電圧を印加してスイッチング素子２００をオン／オフさせ、電流検出素子５００を使用して、スイッチング素子２００の閾値（最小オンゲート電圧）を測定する。次に半導体モジュール１に負荷回路４００を接続し、閾値測定結果に基づいてスイッチング素子２００のオン／オフ制御をする。
２．実施形態の半導体モジュールの動作
実施形態の半導体モジュール１は測定モードと制御モードとを有することができる。
（１） 測定モードと制御モード
実施形態の半導体モジュール１（スイッチング素子制御回路１００）は、負荷回路４００と切り離してスイッチング素子２００の閾値電圧を測定する測定モードと、負荷回路４００を接続して測定モードで測定された閾値電圧を使用してスイッチング素子をオン／オフする制御モードとを有する。
（１）−１ 測定モード
図２は実施形態に係るスイッチング素子制御回路１００の測定モードを説明するためのブロック図である。
測定モードは、スイッチング素子制御回路１００に接続されたスイッチング素子２００の閾値電圧を測定するモードである。
測定モードにおいては、負荷電源（負荷駆動用電源）４２０からの電源供給をしない状態でスイッチング素子２００の閾値電圧を測定する。図１で測定対象のスイッチング素子２００と閾値電圧測定用電源１０Ｖとの間に設けられたスイッチング素子ＳＷＭ１をオンとし、スイッチング素子２００と負荷電源４２０との間に設けられたスイッチング素子ＳＷＭ２をオフとする。そして、閾値電圧測定用電源１０Ｖからスイッチング素子２００のドレイン電極Ｄ（第１電極）に閾値電圧測定用の電流を供給する。
ゲート電圧制御部２０は、測定モードにおいては、ゲート電圧を段階的に変化させる。例えば、ゲート電圧が時間経過に伴って階段状に高くなるようにゲート電圧を制御する（図５参照。）。具体的には、以下のようにゲート電圧を制御する。
まず、ゲート電圧制御部２０は、想定されている閾値電圧よりも低い電圧をゲート電極Ｇに印加するようにゲート電圧を制御する。このとき、ロゴスキーコイルを用いた電流検出素子５００の信号を受け電流検出部５０によって第１電極Ｄ・第２電極Ｓ間に流れる電流（スイッチング電流）は検出されない（スイッチング電流の値が０である）。そのため、オン／オフ状態判定部３０は、スイッチング素子２００がオフ状態であると判定する。オン／オフ状態判定部３０によってスイッチング素子２００がオフ状態であると判定すると、ゲート電圧制御部２０は、ゲート電圧が一段階高くなるようにゲート電圧を制御する(図５参照。)。これを繰り返してゲート電圧を徐々に高くしていき、電流検出部５０によってスイッチング電流が検出されたとき（スイッチング電流の値が０でなくなったとき）、オン／オフ状態判定部３０は、スイッチング素子２００がオン状態であると判定する。オン／オフ状態判定部３０によってスイッチング素子２００がオン状態であることを判定すると、ゲート電圧制御部２０は、ゲート電極に印加したゲート電圧Ｖｇｓを閾値電圧として記憶部４０へ送信する。そして、記憶部４０では、スイッチング電流を検出したときにゲート電極に印加したゲート電圧Ｖｇｓを閾値電圧として、その電圧に関連する情報を記憶する。
なお、図５ではゲート電圧が徐々に高くなるようにしたが、ゲート電圧が高い状態からジ徐々に低くなるようにしてもよい。この場合、ゲート電圧が高い状態ではスイッチング素子２００がオンである（と判定される）。ゲート電圧を徐々に低くしてスイッチング素子２００がオフと判定されると、ゲート電圧がオンとなる最低電圧が閾値とされる。
また、ゲート電圧の変化が、最小段階的変化（１段跳び）ではなく、その倍の２段跳び変化や、その３倍の３段跳び変化のように大きな変化であってもよい。
また、段階的電圧を低い方からＧ１、Ｇ２、・・Ｇ１０とした場合、電圧印加Ｇ１でオン判定後、印加電圧Ｇ２でオフ判定、印加電圧Ｇ４でオフ判定、印加電圧Ｇ６でオン判定、印加電圧Ｇ５でオン判定のように、最初に粗くオン／オフ判定して徐々に精度を上げて絞り込むようにしてスイッチング素子２００がオンとなる最小電圧を求めてもよい。
（１）−２ 制御モード
図３は、実施形態に係るスイッチング素子制御回路１００の制御モードを説明するために示すブロック図である。
制御モードにおいては、スイッチング素子ＳＷＭ１（図１参照）をオフする（スイッチング素子ＳＷＭ２はオンする）ことにより、閾値電圧測定用電源１０Ｖからスイッチング素子２００への閾値電圧測定用の電流の供給を停止する。そして、負荷抵抗４１０及び負荷電源（負荷駆動用電源）４２０を接続させた状態で制御端子Ｔ５からのモード指令信号（モード指令用動信号、例えば、ゲートパルス）Ｐｇによりスイッチング素子２００のオン／オフを制御する。制御モードにおいては、測定モードで得られたゲート電圧の閾値に関するゲート電圧関連情報に基づいて、ゲート電極Ｇに印加するゲート電圧を制御し、スイッチング素子２００のオン／オフを行う。制御モードにおいて、スイッチング素子２００をオン状態とするときには、記憶部４０に記憶されたゲート電圧関連情報に基づいて、ゲート電圧制御部２０は閾値電圧よりもわずかに超えるゲート電圧をゲート電極に印加する（図４（ｂ）参照。）。スイッチング素子２００をオフ状態とするときには、ゲート電極に印加するゲート電圧が、閾値電圧Ｖｔｈを下回るようにする。測定モードで得られた閾値をそのまま記憶する場合は、その閾値をそのままゲート電極に印加してもよいが、より確実にオンさせるにはそれを上回る電圧を印加する。記憶部４０に記憶する際に、測定された最低電圧（閾値）を上回る電圧を記憶しておき、その電圧を印加すればよい。
なお、図３でＰｇはモード指令信号である（図２では省略した）。
（２）ゲート電圧の制御
図４を用いて、制御モードでスイッチング素子２００のゲート電極Ｇに印加するゲート印加電圧について説明する。
図４（ａ）は比較例説明図である。ゲート電極Ｇに閾値をはるかに超えるゲート電圧を印加する場合のゲート・ソース間電圧の時間変化を示す。実施形態のグラフである図４（ｂ）と比較して閾値をはるかに超える過大な電圧が印加されるため、図４（ｂ）と比較して大きな電力が消費される。また、スイッチング素子２００がオフからオンになるターンオン時間や、オンからオフになるターンオフ時間が図４（ｂ）に比較して長い。
図４（ｂ）は、閾値電圧をわずかに超えるゲート電圧をゲート電極に印加する場合のゲート・ソース間電圧の時間変化を示すグラフの模式図である。図４（ａ）の比較例に対し、オン時に消費される電力が少なくて済む。スイッチング素子２００がオフからオンになるターンオン時間や、オンからオフになるターンオフ時間が図４（ａ）に比べて短く、高速のスイッチングが可能となる。
図４（ｂ）では、スイッチング素子２００のターンオン時には、ゲート電圧をリニア的に増加させる。ゲート電圧を増加させ、閾値付近では時間が経過しても閾値付近に少し留まり、その後閾値をわずかに超えるまで再度増加させる。ターンオフン時には、ゲート電圧をリニア的に減少させる。ゲート電圧を減少させ、閾値付近では時間が経過しても閾値付近に少し留まり、その後閾値を下回るまで再度減少させる。
図４（ｃ）〜（ｅ）はゲート電圧を印加する場合の他の実施形態である。
図４（ｃ）では、ターンオン時にゲート電圧が瞬間的に閾値をわずかに超える電圧まで瞬間的に増加させる。ターンオフ時にゲート電圧を瞬間的に閾値を下回る電圧まで瞬間的に減少させる。ゲート電圧をこのように変化させてターンオン、ターンオフをしてもよい。
図４（ｄ）は、横方向に時間軸を縦方向にゲート電圧をとったとき、ゲート電圧が、ターンオン時やターンオフ時に上に凸形状となるような波形となるようにした。スイッチング素子２００にはドレイン電極Ｄ、ソース電極Ｓ、ゲート電極Ｇ間等に浮遊容量等が生じやすいため、このような波形とすると、スイッチング素子２００の製造が容易で制御波形も作りやすい。浮遊容量をほとんどなくしたスイッチング素子２００の製造が困難等の理由による。
図４（ｅ）は、図４（ｄ）を更に変形した波形である。横方向に時間軸を縦方向にゲート電圧をとったとき上に凸形状のゲート電圧を、ターンオン時に閾値を下回る電圧から閾値付近まで増加させる。閾値付近では時間が経過しても閾値付近に少し留まり、その後閾値をわずかに超えるまで再度増加させる。凸形状のゲート電圧を、ターンオフ時に閾値を上回る電圧から閾値付近まで減少させる。閾値付近では時間が経過しても閾値付近に少し留まり、その後閾値を下回るまで再度減少させる。スイッチング素子２００には浮遊容量等が生じやすいため、このような波形とすると、スイッチング素子２００の製造が容易で制御波形も作りやすい。
（３）測定モードを有する利点
実施形態に係る半導体モジュール１は測定モードを有することにより、次の少なくとも１つの利点を有する。
半導体モジュール１に搭載されるスイッチング素子２００は製造ばらつき等でゲート電圧の閾値が設計上の閾値とずれる場合があるが、そのような場合でもスイッチング素子２００を的確にオン／オフできる。
ゲート電極Ｇに閾値をはるかに超える電圧を印加すると、オン／オフに必要以上の過大な電力が消費される場合があるが、閾値をわずかに超えるゲート電圧印加でオンさせると無駄な消費電力が少なくなる。
閾値電圧を大きく超えるゲート電圧をスイッチング素子のゲート電極に印加する場合（比較例を説明する図４（ａ）参照。）と比較して、ターンオン期間及びターンオフ期間を短くすることができるため、スイッチング素子のスイッチング速度を速くすることができる。
（４）ゲート電圧制御回路部２０
ゲート電圧の制御についてゲート電圧制御（回路）部２０を用いて詳しく説明する。
図７はゲート電圧制御回路部２０の説明図である。ゲート電圧制御回路部２０の具体的構成例を示す。点線で囲まれた箇所がゲート電圧制御回路部２０である。ゲート電圧制御回路部２０はモード切替部２０１を有する。ゲートドライブ用電源３００（電源電圧ＶＤＤ）とアース間に複数の抵抗Ｒ１１、Ｒ１２、Ｒ１３、・・・で複数の電位（電圧）が形成されている。モードに応じて、この複数の電位（電圧）を任意に選択してゲート電極Ｇにゲート電圧として印加する。
測定モードを指令するモード指令信号Ｐｇが半導体モジュール１（モード切替部２０１）に入ると、半導体モジュール１は測定モードとなる。モード切替部２０１は、閾値電圧測定用電源１０Ｖと閾値測定対象のスイッチング素子２００との間に設けられたスイッチング素子ＳＷＭ１をオンさせ、負荷４００とスイッチング素子２００間のスイッチング素子ＳＷＭ２をオフする。モード切替部２０１はＳＷ１１、ＳＷ１２、ＳＷ１３・・・をオン／オフさせることで図４に示すゲート電圧を発生させスイッチング素子２００のゲート電圧に印加する。
例えば、ＳＷ１１をオンさせ、他のスイッチング素子ＳＷ１２、ＳＷ１３、・・をオフする。この状態の測定電圧をゲート電極Ｇに印加する。スイッチング素子２００はオフで、ドレイン電極Ｄ・ソース電極Ｓ間（第１電極・第２電極間）に電流は流れない。
次に、ＳＷ１２をオンさせ、他のスイッチング素子ＳＷ１1、ＳＷ１３、・・をオフする。上記より高い電圧がゲート電極Ｇに印加する。スイッチング素子２００はオンし、ドレイン電極Ｄ・ソース電極Ｓ間（第１電極・第２電極間）に電流が流れる。すると、スイッチング制御回路部１００の電流検出部５００で電流の検出がされ、オン／オフ状態判定部３０でスイッチング素子２００のオン／オフが判定される。
オン状態となる最も低い電圧はＳＷ１２をオンし、他のスイッチング素子ＳＷ１１、ＳＷ１３、・・をオフした場合である。この電圧が閾値電圧として記憶部４０に記憶される。
制御モードを指令するモード指令信号Ｐｇが半導体モジュール１（モード切替部２０１）に入ると、半導体モジュール１は制御モードとなる。制御モードでは測定モードで測定され記憶された、スイッチング素子２００をオンさせる最も低いゲート電圧（ＳＷ１２をオンし、他のスイッチング素子ＳＷ１１、ＳＷ１３、・・をオフした場合の電圧）を少し上回る電圧を使ってスイッチング素子２００をオンさせる。この例ではＲ１１、Ｒ１２、Ｒ１３・・を使用して分圧しているが、複数の抵抗を直列接続してＲ１１、Ｒ１２、Ｒ１３・・に並列に接続した回路にしておいて、直列接続した箇所から電圧を取り出す等の方法で所定の電圧をゲート電極Ｇに印加することができる。
（５）ロゴスキーコイル
図８（ａ）は、実施形態のロゴスキーコイル（電流検出素子）５００を使った電流測定の原理説明図である。電流Ｃｕｒｒｅｎｔが流れる導線ｗｉｒｅ（導体）の周辺に空芯のコイル５００を設置すると、電流に対応した電圧がコイルの両端に誘起する。この電圧は電流の微分波形になっているため、積分器を通すことで電流波形を再現できる。従って、例えば電流検出部５０を積分器で構成すれば電流検出が可能となる。導線ｗｉｒｅに非接触で測定できる。
オン／オフ判定部３０は、例えば積分器で構成した電流検出部５０で再現された電流波形の高さを比較するコンパレータで構成することでオン／オフ判定が可能となる。記憶部４０はオン／オフされたゲート電圧を格納するレジスタ、ダイナミックメモリー、スタチックメモリー等で構成できる。処理部やメモリーを内蔵等するプロセッサで構成してもよい。
図８（ｂ）は、実施形態で使用するチップ型ロゴスキーコイル５００Ａの説明図である。エポキシ樹脂等のチップ基体５００Ａ−１内に電流Ｃｕｒｒｅｎｔが流れる導線ｗｉｒｅが埋め込まれている。導線ｗｉｒｅのまわりに空芯（磁気空芯）のコイル５００が配置されている。５００−１、５００−２は、ロゴスキーコイル５００の両端から引き出されたロゴスキーコイル端子である。Ｗ１０１、Ｗ１０２は導線ｗｉｒｅの端子である。
ロゴスキーコイル５００は巻く方向に一対コイルを巻いて、戻り巻き線とペアになるようにしてもよい（以下に述べる図１９でも同様）。
（６）半導体基体
図９（ａ）、（ｂ）、（ｃ）は、実施形態で使用する半導体基体１Ａの例を示す。いずれも半導体基体１Ａの断面を示す。
図９（ａ）は、半導体基体１Ａがシリコンを主体とする半導体基体である。半導体基体１ＡはＭＯＳ型ＦＥＴで、その表面あるいは内部に回路が形成されている。ドレイン電極Ｄ、ソース電極Ｓ、ゲート電極Ｇは二酸化シリコンの絶縁層ＩＮＳで隔離されている。ドレイン電極Ｄ、ソース電極Ｓ、ゲート電極Ｇ等で構成される回路が半導体基体１Ａの一方の面の表面に沿って形成された所謂横型ＦＥＦである。
図９（ｂ）は、ソース電極Ｓやゲート電極Ｇが半導体基体１Ａの一方の面側に形成され、ドレイン電極Ｄが他方の面側に形成された所謂縦型ＦＥＴである。しかし、他方の面側のドレイン電極ＤはスルーホールＴＨでソース電極Ｓやゲート電極Ｇのある側にあるアルミニウムの配線Ａｌに電気的に接続されている。基本的には縦型ＦＥＴであるが全体的には横型ともいえる構造となっている。なお、ソース電極Ｓは二酸化シリコンの絶縁層ＩＮＳで隔離されている。
図９（ｃ）は、半導体基体１ＡとしてＧａＮ系半導体基体を使用した例である。シリコン基体（基板）Ｓｉの上に（図面での上側に）バッファ層Ｂｕｆｆｅｒ層が設けられ、その上に窒化ガリウム層ＧａＮが形成されている。その上に窒化アルミニウムガリウム層ＡｌＧａＮ（Ａｌｍｉｎｉｕｍ Ｇａｌｌｉｕｍ Ｎｉｔｒｉｄｅ）層が形成されている。その上にソース電極Ｓ、ドレイン電極Ｄ、ゲート電極Ｇが形成されている。これらの電極間には絶縁層ＩＮＳが形成されている。なお、ＧａＮ層の上部には二次元電子ガス２ＤＥＧ（Ｔｗｏ Ｄｉｍｅｎｔｉｏｎａｌ Ｅｌｅｃｔｒｏｎ Ｇａｓ）が分布している。半導体基体１Ａは全体として窒化ガリウム（ＧａＮ）系半導体基体となっている。
半導体基体１Ａとして窒化ガリウム系半導体基体を用いると、半導体基体１Ａ上にスイッチング素子等を半導体プロセスで作成する際に、高絶縁耐圧や低導通抵抗特性、高速スイッチング性等を容易に付与することができる。大電流や高電圧のスイッチングを行う半導体制御用のパワーモジュールとしても適する。
（７）半導体モジュール
半導体モジュールとは複数の半導体素子をパッケージ化等により１つにしたものをいう。少なくとも１つのディスクリート電子素子（例えば、パワートランジスタ、ダイオード、コイル等）と、これらの半導体制御回路等を回路基板上に搭載する等し、複数の電子素子を一体化したものである。例えば電力用トランジスタや半導体回路等を一体化したパワーモジュールである。ディスクリートの電子素子や半導体回路を組み合わせて一体化することにより、例えば、ユーザー側で複数のディスクリート部品を用意しそれらを接続する作業が不要となる、複数のディスクリート部品を最適に組み合わせる回路設計の負担が軽減される、ディスクリート部品の１つが故障しそれによって他のディスクリート部品にも損傷等の影響がでる可能性がある場合の修理交換作業が低減される等のメリットがある。
図１０は実施形態に係る半導体モジュールの説明図である。
半導体モジュール１は、半導体基体１Ａ上に、スイッチング素子２００であるスイッチングチップ２００Ａ、スイッチング素子２００を制御するスイッチング素子制御回路１００、電流検出素子５００であるチップ型ロゴスキーコイル５００Ａを搭載している。
制御回路１００は、半導体基体１Ａ上に直接回路形成されている。半導体基体１Ａをシリコン基板とすると制御回路１００の回路形成がしやすい。
Ｔ１は半導体基体１Ａ上に形成された（＋）側入力端子、Ｔ２は（−）側入力端子、Ｔ３は（＋）側出力端子、Ｔ４は（−）側出力端子、Ｔ５は制御端子である。半導体基体１Ａ上にアルミニウム、銅等の配線、またはこれらの上に更に金メッキ、銀メッキ等をすることによりで形成される。
スイッチング素子２００はディスクリートのスイッチングチップ２００Ａとした。スイッチング素子２００に大きな電流が流れたり大きな電圧が印加する場合、それらに耐えるようにするには制御回路１００とは別に作る方が作りやすかったり、半導体モジュール１全体の歩留まりを上げやすい等の理由による。また、ドレイン電極Ｄやソース電極Ｓを、制御回路１００を構成する回路素子のドレイン電極やソース電極等より大きくする場合もある。スイッチングチップ２００Ａを窒化ガリウム系（ＧａＮ系）半導体基体とすると、大きな電流や大きな電圧に耐える素子を作りやすい。半導体基体１Ａをシリコン基板を使って制御回路１００を形成し、スイッチング素子２００を窒化ガリウム系半導体で作ると、複雑な回路はシリコンで集積度高く容易に形成でき、スイッチング素子２００を大電流や大電圧を耐える構成にしやすい。
電流検出素子としては例えば図８（ｂ）に記載されたチップ型ロゴスキーコイル５００Ａを用いる。
半導体基体１Ａ上には制御回路１００が形成され、制御回路１００からアルミニウムや銅等の配線が半導体基体１Ａ上に形成されている。制御回路１００とスイッチングチップ２００ＡとはボンディングワイヤーＢＷで電気的接続がされている。制御回路１００とチップ型ロゴスキーコイル５００ＡもボンディングワイヤーＢＷで電気的に接続されている。スイッチングチップ２００Ａとチップ型ロゴスキーコイル５００ＡもボンディングワイヤーＢＷで接続されている。しかし、半導体基体１Ａ上の配線とスイッチングチップ２００Ａや、半導体基体１Ａ上の配線とチップ型ロゴスキーコイル５００Ａとをボンディングワイヤーで結び、間接的にスイッチングチップ２００Ａとチップ型ロゴスキーコイル５００Ａとが電気的に接続させてもよい。
ボンディングワイヤーＢＷの代わりにフレキシブル基板や、導電性接着剤を使用してもよい。スイッチングチップ２００Ａやチップ型ロゴスキーコイル５００Ａの端子に金、銀等のバンプを形成し、半導体基体１Ａ上の端子とバンプとを加熱してバンプが端子に用溶着するようにしてもよい。
３．変形例
以下、実施形態の変形例について説明する。図上、同じ符号の箇所は明細書中同じ意味を有する。これまで説明した箇所については説明を省略する。
［変形例１］
図１１に示す半導体モジュール２は、半導体基体１Ａ上に制御回路１００を形成している。スイッチングチップ２００Ａはドレイン電極Ｄ、ソース電極Ｓ（点線で図示）、ゲート電極Ｇが形成された窒化ガリウム系半導体基板である。平板形状の窒化ガリウム系半導体基板のスイッチングチップ２００Ａは、平板形状の半導体基体１Ａ上に重なって搭載されている。また、チップ型ロゴスキーコイル５００Ａはスイッチングチップ２００Ａ上に、平板形状の半導体基体１Ａ（スイッチングチップ２００Ａ）に垂直方向から見て重なるように搭載されている。これらはボンディングワイヤーＢＷ等で電気的に接続されている。
このようにすると、制御回路１００とスイッチングチップ２００Ａやチップ型ロゴスキーコイル５００Ａとが離れているため、スイッチングチップ２００Ａやチップ型ロゴスキーコイル５００Ａに大電流が流れたり大きな電圧がかかりそれらがオン／オフしても、そのことによる制御回路１００への影響を低減できる。
また、平板穰の半導体基体１Ａの平板方向への大きさを小さくでき、半導体モジュール１を小型化できる。
［変形例２］
図１２に示す半導体モジュール３では、スイッチングチップ２００Ｂとチップ型ロゴスキーコイル５００とを半導体基体１Ａ上に搭載した。スイッチングチップ２００Ｂ上には、シリコン系、窒化ガリウム系等の半導体基板上に、ドレイン電極Ｄ、ソース電極Ｓ、ゲート電極を有するスイッチング素子や制御回路１００が形成されている。スイッチングチップ２００Ｂは、チップ型ロゴスキーコイル５００Ａと、直接又は半導体基体１Ａ上の配線を介して間接的にボンディングワイヤーＢＷ等で電気的に接続されている。
このようにすると、スイッチング素子２００や制御回路１００を同じ基板上に作ればよく製造しやすい。
［変形例３］
図１３に示す半導体モジュール４は、半導体基体１Ａ上に制御回路１００やスイッチング素子２００を形成している。平板形状の半導体基体１Ａ（スイッチングチップ２００Ａ）に垂直方向から見て重なるようにチップ型ロゴスキーコイル５００Ａが搭載されている。これらはボンディングワイヤーＢＷ等で接続されている。
このようにすると、スイッチング素子２００や制御回路１００を同じ基体１Ａ上で形成しやすい。また、制御回路１００とスイッチングチップ２００Ａやチップ型ロゴスキーコイル５００Ａとが離れているため、スイッチングチップ２００Ａやチップ型ロゴスキーコイル５００Ａに大電流や大きな電圧のオン／オフの制御回路１００への影響を低減できる。
また、平板穰の半導体基体１Ａの平板方向への大きさを小さくでき、半導体モジュール１を小型化できる。
［変形例４］
図１４は半導体モジュール５に搭載するスイッチング素子２００の変形例を示す（スイッチング素子２００を変形した半導体モジュール５の説明図）。図１４に示すスイッチング素子２００はノーマリーオフ（通常状態ではオフ）のスイッチング素子２００である。例えば、窒化ガリウムＴＥＴで作ることができる。チップ型ロゴスキーコイル５００はボンディングワイヤーＢＷ等で半導体モジュール５中の他の回路要素と電気的に接続される。ノーマリーオフのＴＥＴスイッチング素子２００のドレイン電極Ｄ・ソース電極Ｓ間は、通常状態ではオフで、ゲート電極Ｇにオン信号が入るとオンとなる。
このようにすると電力の消費の抑制が容易である。また、スイッチング素子に大電流が流れたり大きな電圧がかかる場合には通常状態でオフのため、誤って大きな電流が流れて事故を起こしたり負荷回路を損傷するような問題が生じにくい。
［変形例５］
図１５（ａ）（ｂ）は半導体モジュール６に搭載するスイッチング素子２００他の変形例を示す（スイッチング素子２００を変形した半導体モジュール６の説明図）。
図１５（ａ）に示すスイッチング素子２００では、ゲート電極Ｇ１に特別な電圧が印加しない通常状態でドレイン電極Ｄ１・ソース電極Ｓ１間がオン（ノーマリーオン）のＦＥＴスイッチング素子（半導体スイッチ）２００Ｐ１と、ゲート電極Ｇ２に特別な電圧が印加しない通常状態でドレイン電極Ｄ２・ソース電極Ｓ２間がオフ（ノーマリーオフ）のＦＥＴスイッチング素子（半導体スイッチ）２００Ｐ２と、を組み合わせてスイッチング素子２００とした。ノーマリーオンのスイッチング素子２００Ｐ１は例えば窒化ガリウム系半導体で作ることができる。ノーマリーオフのスイッチング素子Ｐ２は例えばシリコン系や窒化ガリウム系半導体を使用した低耐圧半導体で作ることができる。
窒化ガリウム系半導体を使用する場合、ノーマリーオンのスイッチング素子（半導体スイッチ）２００Ｐ１は比較的容易に作ることができる。また、低耐圧半導体ではノーマリーオン、ノーマリーオフいずれも比較的容易に作ることができる。
これらのスイッチング素子２００Ｐ１と２００Ｐ２とを組み合わせ、スイッチング素子２００Ｐ１をノーマリーオンとしても、ノーマリーオフのスイッチング素子２００Ｐ２との組み合わせにより、スイッチング素子２００Ｐ１と２００Ｐ２とを組み合わせたスイッチング素子２００Ｐはノーマリーオフとすることができる。また、低耐圧半導体で作られたスイッチング素子２００Ｐ２により、スイッチング素子２００Ｐ１を制御できるため、スイッチング素子２００Ｐ１を大きな電流が流れたり大きな電圧が印加するスイッチング素子として使用できる。
図１５（ｂ）は、（ａ）に示す回路を構成する場合の半導体構成例である。
窒化ガリウム系半導体を使用した半導体基体１Ａ上に、ドレイン電極Ｄ１、ソース電極Ｓ１、ゲート電極Ｇ１を有するスイッチング素子２００Ｐ１を作った。２００Ｐ１は窒化ガリウム系の半導体チップである。この上に低耐圧シリコン系半導体のチップであるスイッチング素子２００Ｐ１を搭載した（ドレイン電極Ｄ２、ソース電極Ｓ２、ゲート電極Ｇ２を有する）。両者は２００Ｐ２をフェースダウンボンディングして溶着、圧着、導電樹脂等でバンプ接続する、ワイヤーボンディングする、フレキシブル基板で接続する等で電気的に接続する。
［変形例６］
図１６に示す半導体モジュール７は、図１５（ａ）（ｂ）のノーマリーオンのスイッチング素子２００Ｐ１とノーマリーオフの低耐圧スイッチング素子２００Ｐ２を半導体基体１Ａ上に搭載する場合の搭載例を示す。
シリコン系半導体等の半導体基体１Ａ上に制御回路１００が形成されている。スイッチング素子２００Ａは、ノーマリーオンのスイッチング素子２００Ｐ１を形成した窒化ガリウム系の半導体基板（チップ）をベースとし、その上にノーマリーオフの低耐圧スイッチング素子２００Ｐ２が形成されたシリコン系基板（チップ）が搭載されている。スイッチング素子２００Ｐ２は平板形状の半導体基体１Ａの平板延長方向に垂直方向からみて重なるように２００Ｐ２上に搭載されている。スイッチング素子２００Ｐ１と２００Ｐ２とは２００Ｐ２の２００Ｐ１に対するフェースダウンボンディング、ワイヤーボンディング等で電気的に接続されている。
半導体基体１Ａ上にはチップ型ロゴスキーコイル５００Ａも搭載されている。
半導体基体１Ａ上の制御回路１００、半導体スイッチ２００（半導体スイッチ２００Ｐ１、２００Ｐ２）、チップ型ロゴスキーコイル５００Ａとは、ワイヤーボンディングＷＢ、フェースダウンボンディング、導電性接着剤、フレキシブル基板等Ｆで互いに電気的に接続されている。
このようにすると、大電流や高い電圧に対する耐性を有するスイッチング素子２００Ｐ１と製造しやすい低耐圧のスイッチング素子２００Ｐ２とを一体とできるため、半導体モジュール１を製造しやすい。また、図１５（ａ）（ｂ）を用いて説明した変形例の利点を生かすことが可能である。
［変形例７］
図１７は図１５（ａ）に示すスイッチング素子２００の変形例である（スイッチング素子２００を変形した半導体モジュール８の説明図）。図１５（ａ）ではスイッチング素子２００を構成する半導体スイッチ２００Ｐ１、２００Ｐ２の双方がチップ型ロゴスキーコイル５００Ａの一方側接続されている。これに対し図１７では、半導体スイッチ２００Ｐ１と２００Ｐ２がチップ型ロゴスキーコイル５００Ａを挟むように接続されている。両者は必ずしも近接して設ける必要はないからである。
図１７のようにすることで、半導体スイッチ２００Ｐ１や２００Ｐ２の配置に柔軟性を持たせるころができる。
図１７の回路構成に沿って半導体モジュール１を構成する場合、図１６と同様にして半導体モジュール１を構成できる。
［変形例８］
図１８に示す半導体モジュール９は、ノーマリーオン窒化ガリウム半導体スイッチ（スイッチング素子）２００Ｐ１とノーマリーオフ低耐圧半導体スイッチ（スイッチング素子）２００Ｐ２とを、平板状の半導体基体１Ａに対し、平板面に積層された半導体スイッチ２００Ｐ１上に半導体スイッチ２００Ｐ２を積層状になるように搭載した。その上に更にチップ型ロゴスキーコイル５００Ａを積層状に搭載した。
このようにすると、半導体スイッチ２００Ｐ１、２００Ｐ２、チップ型ロゴスキーコイル５００Ａが制御回路１００と離れて積層状に構成されるため、スイッチング素子（スイッチングチップ）２００Ａに流れる電流が大きくても制御回路１００への影響を低減しながら半導体モジュール１を小型化できる。
［変形例９］
図１９（ａ）（ｂ）は変形例に係る半導体基体モジュール１０の説明図である。半導体基体１Ａはロゴスキーコイル５００を組み込んでいる。（ａ）はロゴスキーコイル５００を組み込んだ半導体基体１Ａ個所の透過斜視図である。（ｂ）は（ａ）断面図（図面で符号Ａが記載された箇所を上下に切った断面をＡの方向に見た断面図）である。
半導体基体１Ａ上の面１Ａ２００上にアルミニウムや銅等の導線（配線）ｗｉｒｅ５００−１を導体のエッチング、導電性物質のインクジェット吐出等により形成する。その上を絶縁膜ＩＮＳ２００で覆う。絶縁膜ＩＮＳ２００上に（面１Ａ３００上に）アルミニウム、銅等の配線である導線ｗｉｒｅ１００をエッチング、導電物質のインクジェット吐出等により形成する。その上を絶縁膜ＩＮＳ３００で覆う。導線ｗｉｒｅ１００は、スイッチング素子２００のドレイン電極Ｄ・ソース電極Ｓ間を流れる電流が流れる配線である。その上に（面１Ａ１００上に）アルミニウムや銅等の導線ｗｉｒｅ５００−２を導体のエッチング、導電性物質のインクジェット吐出等により形成する。面１Ａ１００上の導線（配線）ｗｉｒｅ５００−１と、面１Ａ２００上の導線（配線）ｗｉｒｅ５００−１とは導電性スルーホールＴＨ１００で電気的に接続されている。ロゴスキーコイル５００は導線（配線）ｗｉｒｅ５００−１、導線（配線）ｗｉｒｅ５００−２、導電性スルーホールＴＨ１００を連ねて形成される。ロゴスキーコイル５００は回転して導線ｗｉｒｅ１００の周囲に配置されている。ロゴスキーコイル５００は導線ｗｉｒｅ１００と交差する方向に導線ｗｉｒｅ１００を螺旋状に周回するように形成された周回配線である。
このようにすると、半導体基体１Ａ上に、スイッチング素子２００のドレイン電極Ｄ・ソース電極Ｓ間を流れる電流が流れる配線（導線ｗｉｒｅ１００）や、当該配線（導線ｗｉｒｅ１００）と絶縁体層（ＩＮＳ２００、ＩＮＳ３００）を介して電流が流れる配線（導線ｗｉｒｅ１００）を挟んで周回するように形成された周回配線（ｗｉｒｅ５００−１、ｗｉｒｅ５００−２、ＴＨ１００を有する配線５００）を半導体プロセスとを用いて容易に形成できる。周回配線をロゴスキーコイル５００とすることで、一層小型の半導体モジュール１とすることも可能である。
なお、図１９（ａ）（ｂ）で図示した半導体基体１ａ個所を他の回路と別体としたチップ型ロゴスキーコイル５００Ａとしてもよい。このチップ型ロゴスキーコイル５００Ａを用いて半導体モジュール１を構成してもよい。
［変形例１０］
変形例９で半導体基体１Ａを半導体でなくエポキシ樹脂、ガラスエポキシ樹脂等の絶縁体材料とし他は変形例９と同じにして半導体モジュールを構成した。
また、同様にしてチップ型ロゴスキーコイル５００Ａを作成し、このチップ型ロゴスキーコイル５００Ａを用いて半導体モジュールを構成してもよい。
これまで、電流検出素子５００としてのロゴスキーコイルの設置位置を第２電極（ソース電極）Ｓ側にして説明したが、第１電極（ドレイン電極）Ｄ側としてもよい。以下、具体例で説明する。
［変形例１１］
図２０、図２１は、変形例に係る半導体基体モジュール１１の説明図である。実施形態に係る半導体モジュール１を変形した半導体モジュール１１である。半導体基体モジュール１１の回路図である図２０が半導体基体モジュール１の回路図である図１に対応し、半導体モジュール１１の説明図である図２１が半導体基体モジュール１の説明図である図１０に対応する。
変形例１１では、図２０、図２１に示すように、電流検出素子（ロゴスキーコイル）５００を第１電極（ドレイン電極）Ｄ側に設けている。具体的には、第１電極（ドレイン電極）Ｄ・端子Ｔ３間の配線を流れるスイッチング電流を検出する。図２１に示すように、電流検出素子としてチップ型ロゴスキーコイル５００Ａを使用し、第１電極（ドレイン電極）Ｄ側に配置した。
その他の説明は実施形態における説明と同様であるので省略する。
以下の変形例は図面を省略して説明する。
［変形例１２］
図１１に示す変形例１の半導体モジュール２はチップ型ロゴスキーコイル５００Ａが第２電極（ソース電極）Ｓと重なるように配置されているが、これを第１電極（ドレイン電極）Ｄと重なるように配置する半導体モジュールとした（図面省略）。
［変形例１３］
図１２に示す変形例２の半導体モジュール３はチップ型ロゴスキーコイル５００Ａが第２電極（ソース電極）Ｓ側に設けられているが、図２０、図２１と同様に第１電極（ドレイン電極）Ｄ側に設けた半導体モジュールとした（図面省略）。
［変形例１４］
図１３に示す変形例３の半導体モジュール４はチップ型ロゴスキーコイル５００Ａが第２電極（ソース電極）Ｓと重なるように配置されているが、これを第１電極（ドレイン電極）Ｄと重なるように配置する半導体モジュールとした（図面省略）。
［変形例１５］
図１４に示す変形例４の半導体モジュール５は、第２電極（ソース電極）Ｓ・端子Ｔ４間のスイッチング電流を検出するように電流検出素子５００が配置されている。これを、電流検出素子５００をスイッチング素子２００・端子Ｔ３間に設け、第１電極（ドレイン電極）Ｄ・端子Ｔ３間のスイッチング電流を検出する半導体モジュールとした（図面省略）。
［変形例１６］
図１５（ａ）（ｂ）に示す変形例５の半導体モジュール６は、チップ型ロゴスキ―コイル５００Ａが、スイッチング素子２００Ｐ２の第２電極（ソース電極）Ｓ２・端子Ｔ４間の配線部に配置されているが、これを、スイッチング素子２００Ｐ１の第１電極（ドレイン電極）Ｄ１・端子Ｔ３間の配線部に配置し、第１電極（ドレイン電極）Ｄ１・端子Ｔ３間を流れるスイッチング電流を検出するようにした。
［変形例１７］
図１６に示す変形例６の半導体モジュール７はチップ型ロゴスキーコイル５００Ａが第２電極（ソース電極）Ｓ側に設けられているが、図２０、図２１と同様に第１電極（ドレイン電極）Ｄ側に設けた半導体モジュールとした（図面省略）。
［変形例１８］
図１８に示す変形例８の半導体モジュール９はチップ型ロゴスキーコイル５００Ａが第２電極（ソース電極）Ｓと重なるように配置されている、これを第１電極（ドレイン電極）Ｄと重なるように配置した半導体モジュールとした（図面省略）。
１、２、３、４、５、６、７、８、９、１０、１１…半導体モジュール、１Ａ…半導体基体、１０Ｖ…閾値電圧測定用電源、１２…閾値電圧測定用スイッチ、２０，９２０…ゲート電圧制御（回路）部、３０…オン／オフ状態判定部、４０…記憶部、５０…電流検出部、１００，９００…スイッチング素子制御回路部、２００，８００…スイッチング素子、２００Ａ、２００Ｂ…スイッチングチップ、２０１…モード切替部、２００Ｐ１…ノーマリーオン窒化ガリウム半導体スイッチ、２００Ｐ２…ノーマリーオフ低耐圧半導体スイッチ、３００…ゲートドライブ用電源、４００…負荷回路、４１０…負荷抵抗、４２０…負荷電源、５００…電流検出素子、５００Ａ…チップ型ロゴスキーコイル、５００Ａ―１…チップ基体、５００−１、５００−２…ロゴスキーコイル端子、Ｔ１…（＋）側入力端子、Ｔ２…（−）側入力端子、Ｔ３…（＋）側出力端子、Ｔ４…（−）側出力端子、Ｔ５…制御端子、ＶＤＤ…電源電圧、Ｖｔｈ…閾値電圧、Ｒ１１、Ｒ１２、Ｒ１３…抵抗、ＳＷＭ１、ＳＷＭ２、ＳＷ１１、ＳＷ１２、ＳＷ１３…スイッチング素子、ｗｉｒｅ、ｗｉｒｅ１００…導線（配線）、Ｗ１０１、Ｗ１０２…端子、Ｄ…第１電極（ドレイン電極）、Ｓ…第２電極（ソース電極）、Ｇ…ゲート電極、ＩＮＳ、ＩＮＳ２００、ＩＮＳ３００…絶縁層、ＴＨ、ＴＨ１００…スルーホール、ＢＷ…ボンディングワイヤー、１Ａ１００、１Ａ２００、１Ａ３００…面、Ｐｇ…モード指令信号、ｗｉｒｅ５００−１、ｗｉｒｅ５００−２…ロゴスキーコイルを構成する導線、Ｓｉ…シリコン基体（基板）、Ｉｄ…スイッチング電流

Claims (7)

  1. 半導体基体と、
    第１電極、第２電極及びゲート電極を有し、前記ゲート電極への所定のゲート電圧印加により前記第１電極・前記第２電極間のオン／オフが行われるスイッチング素子と、
    前記ゲート電圧を制御する制御回路部と、
    前記スイッチング素子の前記第１電極・前記第２電極間を流れる電流を検出する電流検出素子とを備え、
    前記スイッチング素子、前記制御回路部及び前記電流検出素子は前記半導体基体に搭載され、
    前記電流検出素子は、ロゴスキーコイルである半導体モジュールであって、
    前記制御回路部は、前記スイッチング素子をオン／オフする前記ゲート電圧を測定する測定モードを実施するように構成されており、前記測定モードにおいて、前記ゲート電圧が段差的に変化するように前記ゲート電圧を制御するゲート電圧制御部と、前記電流検出素子による前記第１電極・前記第２電極間を流れる電流の検出結果に基づいて前記スイッチング素子のオン／オフ状態を判定するオン／オフ状態判定部と、を用いて前記スイッチング素子の閾値電圧を測定し、前記測定モードで測定された前記閾値電圧を使用して前記スイッチング素子を制御するよう構成されていることを特徴とする半導体モジュール。
  2. 前記制御回路部は、
    前記測定モードと、前記スイッチング素子のオン／オフを制御する制御モードとを切り替えて実施するように構成されており、
    更に、
    前記測定モードにおいて、前記スイッチング素子の前記第１電極に電流を供給する閾値電圧測定用電源と、
    前記測定モードにおいて、前記閾値電圧に関連するゲート電圧関連情報を記憶する記憶部とを有し、
    前記ゲート電圧制御部は、前記制御モードにおいては前記スイッチング素子のオン／オフを制御するために前記ゲート電圧を制御するように構成されており、前記制御モードにおいて、前記スイッチング素子をオン状態とするときに、前記記憶部に記憶された前記ゲート電圧関連情報に基づいて前記ゲート電圧を制御することを特徴とする請求項１に記載の半導体モジュール。
  3. 前記半導体基体として窒化ガリウム系半導体基体を用いたことを特徴とする請求項１又は２に記載の半導体モジュール。
  4. 前記スイッチング素子は、前記窒化ガリウム系半導体基体を材料とするノーマリーオンの窒化ガリウム半導体スイッチと、前記窒化ガリウム半導体スイッチにカスコード接続され前記窒化ガリウム半導体スイッチをオン／オフするノーマリーオフの半導体スイッチとを組み合わせてなることを特徴とする請求項３に記載の半導体モジュール。
  5. 前記半導体基体は平板状であり、前記スイッチング素子と前記ロゴスキーコイルは、前記平板に垂直方向から見て重ならないよう配置されていることを特徴とする請求項１乃至４項のいずれか１項に記載の半導体モジュール。
  6. 前記半導体基体は平板状であり、前記スイッチング素子と前記ロゴスキーコイルは、前記平板に垂直方向から見て重なるよう配置されていることを特徴とする請求項１乃至４項のいずれか１項に記載の半導体モジュール。
  7. 前記半導体基体は、前記スイッチング素子の前記第１電極・前記第２電極間を流れる電流が流れる配線と、前記配線の周回配線とを備え、前記周回配線を前記ロゴスキーコイルとしたことを特徴とする請求項１又は２に記載の半導体モジュール。
JP2019559915A 2017-12-19 2017-12-19 半導体モジュール Active JP6854922B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2017/045609 WO2019123551A1 (ja) 2017-12-19 2017-12-19 半導体モジュール

Publications (2)

Publication Number Publication Date
JPWO2019123551A1 JPWO2019123551A1 (ja) 2020-11-19
JP6854922B2 true JP6854922B2 (ja) 2021-04-07

Family

ID=66994500

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019559915A Active JP6854922B2 (ja) 2017-12-19 2017-12-19 半導体モジュール

Country Status (4)

Country Link
US (1) US11088686B2 (ja)
JP (1) JP6854922B2 (ja)
CN (1) CN111448760B (ja)
WO (1) WO2019123551A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7242963B2 (ja) * 2020-04-14 2023-03-20 新電元工業株式会社 電力制御装置及び電流検出用基板

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1989010198A1 (en) * 1988-04-22 1989-11-02 Gosudarstvenny Nauchno-Issledovatelsky Energetiche Source of alternating voltage for gas-cleaning electrofilters
JP2010206247A (ja) * 2009-02-27 2010-09-16 Toyota Motor Corp 誘導負荷制御装置
JP2012227680A (ja) * 2011-04-19 2012-11-15 Fujitsu Semiconductor Ltd スイッチング回路装置及びそれを有する電源装置
WO2012153459A1 (ja) 2011-05-11 2012-11-15 富士電機株式会社 絶縁ゲート型スイッチング素子の駆動回路
JP5640956B2 (ja) * 2011-11-18 2014-12-17 トヨタ自動車株式会社 電力変換装置
JP5996465B2 (ja) 2013-03-21 2016-09-21 株式会社東芝 半導体装置
JP6004988B2 (ja) * 2013-05-23 2016-10-12 国立大学法人九州工業大学 電力用半導体素子のゲート制御装置
EP2882103B1 (en) * 2013-12-04 2019-05-29 ABB Schweiz AG Method and apparatus for short circuit protection of power semiconductor switch
CN108988836B (zh) * 2013-12-16 2023-02-28 台达电子企业管理（上海）有限公司 控制方法及功率电路的封装结构
KR20170125916A (ko) * 2015-03-05 2017-11-15 리니어 테크놀러지 엘엘씨 저전압 임계의 정확한 검출
JP2016208089A (ja) * 2015-04-15 2016-12-08 富士電機株式会社 電圧駆動型半導体素子のゲート駆動回路
JP2017158407A (ja) 2016-03-04 2017-09-07 日本特殊陶業株式会社 電力変換システムの電流制御装置
WO2017195247A1 (ja) * 2016-05-09 2017-11-16 株式会社日立製作所 電力変換装置の診断システム、半導体モジュールの診断方法、および、電力変換装置

Also Published As

Publication number Publication date
WO2019123551A1 (ja) 2019-06-27
CN111448760A (zh) 2020-07-24
JPWO2019123551A1 (ja) 2020-11-19
CN111448760B (zh) 2023-07-14
US11088686B2 (en) 2021-08-10
US20210167770A1 (en) 2021-06-03

Similar Documents

Publication Publication Date Title
US9929079B2 (en) Leadless electronic packages for GAN devices
US10607978B2 (en) Semiconductor device and electronic apparatus
JP5783997B2 (ja) 電力用半導体装置
US9106156B2 (en) Power semiconductor device
CN111033989B (zh) 控制电路及电力转换装置
US20160049876A1 (en) Single package synchronous rectifier
JP5925364B2 (ja) 電力用半導体装置
TW200849478A (en) Boost converter with integrated high power discrete FET and low voltage controller
JP2014099535A (ja) 半導体装置
JP7006547B2 (ja) 半導体装置
US9799586B2 (en) Dual power converter package
JP2017508287A (ja) ２つの補助エミッタ導体経路を有する半導体モジュール
JP6854922B2 (ja) 半導体モジュール
US20160056131A1 (en) Semiconductor device
JP2020162354A (ja) 半導体モジュールの製造方法
US9589872B2 (en) Integrated dual power converter package having internal driver IC
JP3979973B2 (ja) 多出力直流安定化電源装置
TWI568164B (zh) 單獨封裝同步整流器
US20210050311A1 (en) Package with integrated multi-tap impedance structure
JPH0897351A (ja) 絶縁型スイッチング電源装置用半導体集積回路装置
JP2016001654A (ja) 半導体装置
JP2023041166A (ja) 半導体装置
KR20160026393A (ko) 단일 패키지 동기 정류기

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200512

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20201110

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201215

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210105

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210217

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210302

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210316

R150 Certificate of patent or registration of utility model

Ref document number: 6854922

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150