TWI568164B - 單獨封裝同步整流器 - Google Patents

單獨封裝同步整流器 Download PDF

Info

Publication number
TWI568164B
TWI568164B TW103134099A TW103134099A TWI568164B TW I568164 B TWI568164 B TW I568164B TW 103134099 A TW103134099 A TW 103134099A TW 103134099 A TW103134099 A TW 103134099A TW I568164 B TWI568164 B TW I568164B
Authority
TW
Taiwan
Prior art keywords
mosfet
controller
voltage
drain
lead
Prior art date
Application number
TW103134099A
Other languages
English (en)
Other versions
TW201613244A (en
Inventor
李承柱
樸詹姆斯
曉天 張
恩偉 潘
丁宇
金大鐘
韋恩 Ｆ 英格
光銘 張
王曉彬
Original Assignee
萬國半導體股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 萬國半導體股份有限公司 filed Critical 萬國半導體股份有限公司
Priority to TW103134099A priority Critical patent/TWI568164B/zh
Publication of TW201613244A publication Critical patent/TW201613244A/zh
Application granted granted Critical
Publication of TWI568164B publication Critical patent/TWI568164B/zh

Links

Classifications

    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Dc-Dc Converters (AREA)
  • Rectifiers (AREA)

Description

單獨封裝同步整流器
本發明是關於在電源中使用的同步整流器，特別是關於一種單獨封裝同步整流器。
在特定電源限制下工作的電視(TV)、個人電腦(PC)等電子設備，均配備穩壓電源，為電子設備高效工作提供必要的清潔、穩定電源。穩壓電源將AC轉換成DC或將DC轉換成DC，進一步整流轉換後的DC，為電子設備中不同的電路提供穩定電壓。憑藉技術上的先進性，電子設備上配置的功能也越來越多，從通訊功能到自動化功能。因此，對於電源的功能要求也不斷提高，例如較低的輸入、輸出電壓、較高的電流、較快的瞬態響應等多種功能。為了滿足這些需求，在穩壓電源中引入了同步整流。
電子設備中常用的電源是交換式電源(SMPS)。SMPS將電源從主電路電源等源頭，傳輸至TV、PC等電子設備的負載。SMPS通常分為兩部分，一次側連接到主電路電源，二次側連接到負載。主電路AC輸入和DC輸入藉由變壓器轉換到DC的不同級別，然後藉由SMPS二次側的交換式調變器/整流器進一步整流。利用異步整流(也稱為被動整流)或同步整流(也稱為主動整流)，實現二次側的DC電壓整流。使用被動元件/開關，進行異步整流，使用主動元件/開關，進行同步整流。
異步整流器通常包括二極體，作為被動元件/開關，不能藉由控制器同步，由於二極體的本質屬性，二極體上升高的正向電壓導致電流傳導(通常稱為正向偏置模式)，因此這種整流稱為異步整流。然而，二極體的正向傳導損耗對於電源的整體功率損耗影響顯著。為了獲得更好的性能和效率，肖特基二極體被廣泛使用。肖特基二極體與傳統的二極體相比，具有較小的開斷電壓，導致反應迅速，功率損耗較小。並且，肖特基二極體與傳統的二極體相比，具有較低的擊穿電壓，而且也很昂貴。此外，重負載需要過多的功率，無疑將使肖特基二極體的溫度升高，為了散熱，必須使用較大的散熱器。
MOSFET稱為主動開關，可藉由控制器同步，由於MOSFET上電流的傳導可以藉由控制電路或積體電路(IC)控制，因此這種整流稱為同步整流。同步整流器通常包括主動開關(通常為MOSFET)及其外部控制器，藉由感測MOSFET上的電壓，外部控制器打開/關閉MOSFET。然而，使用外部控制器時必須在距離印刷電路板(PCB)上MOSFET一定距離處放置控制器，MOSFET中以及沿PCB上電源線的寄生電感，會導致錯誤感測MOSFET上的電壓。因此，控制器錯誤打開/關閉MOSFET，會縮短MOSFET的接通時間，產生功率損失。
因此，必須減少同步整流器中感測電壓相關的缺點，實現功率的高效整流，以便為電子設備提供清潔、穩定的功率，使電子設備高效工作。
本發明的目的在於提供一種同步整流器，改善現有技術中的一個或多個問題，或至少提出一種有效的可選方案，能够準 確感測電壓，改善電源的熱性能，使電源更清潔、穩定，提高電源的效率，改善電源的功率密度，降低BOM，並且將單通道以及雙通道封裝在一個單一封裝中，可以降低電源的總成本。
為了達到上述目的，本發明藉由以下技術方案實現：一種同步整流器包含至少一分立開關元件以及至少一控制器，控制器用於感測開關元件上的電壓，並根據感測電壓使能/禁止開關元件，其特點是，分立開關元件和控制器安裝在一個公共的晶片托盤上，並封裝在一個單獨的封裝中。
一般來說，分立開關元件為雙極性接面電晶體(BJT)、金屬氧化物半導體場效電晶體(MOSFET)、絕緣閘極雙極性電晶體(IGBT)和矽控整流器(SCR)中的一種。
較佳地，分立開關元件的至少一個電極終端焊接在公共晶片托盤上。
較佳地，電極終端為MOSFET的汲極，MOSFET具有底部汲極、頂部源極和頂部閘極。
較佳地，封裝包括一個接地引線，MOSFET的源極藉由複數個接合引線或金屬引線，連接到接地引線上。
較佳地，控制器包括一個接地端，MOSFET的源極藉由複數個接合引線連接到接地端。另外，控制器包括一個閘極驅動端，MOSFET的閘極藉由至少一接合引線連接到閘極驅動端。
較佳地，控制器包括一個電壓感測端，電壓感測端藉由一個向下引線連接到公共晶片托盤，或藉由接合引線連接到MOSFET的底部汲極。
較佳地，封裝包括一個連接到公共晶片托盤的中間引線，電壓感測端藉由接合引線連接到中間引線上。
較佳地，控制器與公共晶片托盤之間間隔至少一層非導電材料，以便使控制器和公共晶片托盤電性絕緣。
較佳地，封裝包括一個包含公共晶片托盤的引線框，引線框通常鍍有銀或鎳中的至少一種金屬。
一般來說，封裝為TO220、TO220F、TO252(DPAK)以及TO263(D2PAK)中的一種。
較佳地，MOSFET為雙汲極MOSFET，具有頂部閘極、頂部源極、底部汲極和頂部汲極，兩個汲極之間相互電性連接。
較佳地，電壓感測端藉由接合引線連接到雙汲極MOSFET的頂部汲極。
一種雙通道同步整流器包括：第一對第一分立開關元件和第一控制器，第一控制器用於感測第一分立開關元件上的電壓，並根據橫跨第一分立開關元件的感測電壓使能/禁止第一分立開關元件；第二對第二分立開關元件和第二控制器，第二控制器用於感測第二分立開關元件上的電壓，並根據橫跨第二分立開關元件的感測電壓使能/禁止第二分立開關元件；第一對第一分立開關元件和第一控制器安裝在第一晶片托盤上，第二對第二分立開關元件和第二控制器安裝在第二晶片托盤上，第一晶片托盤和第二晶片托盤封裝在一個單獨的封裝中，其中第一晶片托盤和第二晶片托盤相互電性絕緣。
一般來說，第一分立開關元件及第二分立開關元件都是雙極性接面電晶體(BJT)、金屬氧化物半導體場效電晶體(MOSFET)、絕緣閘極雙極性電晶體(IGBT)和矽控整流器(SCR)中的一種。
較佳地，第一分立開關元件的至少一電極終端，焊接在第一晶片托盤上；並且第二分立開關元件的至少一電極終端，焊接在第二晶片托盤上。
較佳地，第一開關元件的電極終端為第一MOSFET的汲極；並且第二開關元件的電極終端為第二MOSFET的汲極；第一MOSFET和第二MOSFET都具有底部汲極、頂部源極和頂部閘極。
較佳地，封裝包含公共的接地引線，第一MOSFET的源極和第二MOSFET的源極藉由複數個接合引線或一個金屬夾片，連接到公共接地引線上。
較佳地，第一控制器包含第一接地端，第一MOSFET的源極藉由複數個接合引線或一個金屬夾片連接到第一接地端；並且第二控制器包括第二接地端，第二MOSFET的源極藉由複數個接合引線或一個金屬夾片連接到第二接地端。
較佳地，第一控制器包括第一閘極驅動端，第一MOSFET的閘極藉由接合引線連接到第一閘極驅動端上；並且第二控制器包括第二閘極驅動端，第二MOSFET的閘極 藉由接合引線連接到第二閘極驅動端上。
較佳地，第一控制器包括第一電壓感測端，第一電壓感測端藉由向下引線連接到第一晶片托盤，或者藉由接合引線連接到第一MOSFET的底部汲極；並且第二控制器包括第二電壓感測端，第二電壓感測端藉由向下引線連接到第二晶片托盤，或者藉由接合引線連接到第二MOSFET的底部汲極。
較佳地，封裝包括連接到第一晶片托盤的第一感測引線，電壓感測端藉由一接合引線連接到第一感測引線；並且封裝包括連接到第二晶片托盤的第二感測引線，電壓感測端藉由一接合引線連接到第二感測引線。
較佳地，第一控制器與第一晶片托盤之間間隔至少一層非導電材料，以便使第一控制器和第一晶片托盤電性絕緣；並且第二控制器與第二晶片托盤之間間隔至少一層非導電材料，以便使第二控制器和第二晶片托盤電性絕緣。
較佳地，封裝包括一個包含第一晶片托盤的第一引線框以及一個包含第二晶片托盤的第二引線框，第一引線框和第二引線框相互電性絕緣，第一引線框和第二引線框部分鍍有銀或鎳中的至少一種金屬。
一般來說，封裝為TO220、TO220F和TO263(D2PAK)中的一種。
較佳地，第一MOSFET和第二MOSFET都是雙汲極MOSFET，具有頂部閘極、頂部源極、底部汲極和頂部汲極，兩個 汲極之間相互電性連接。
較佳地，第一電壓感測端藉由一接合引線連接到第一雙汲極MOSFET的頂部汲極；並且第二電壓感測端藉由一接合引線連接到第二雙汲極MOSFET的頂部汲極。
本發明與現有技術相比具有以下優點：可以準確感測開關元件上的電壓，從而降低功率損耗，提高工作效率。而且，同步整流器單獨封裝減少了外部零件數量，便於縮小散熱器尺寸，降低整體成本。此外，本發明所述的同步整流器提高了工作效率、熱性能、功率密度、可製備性以及可靠性，降低了電源的整體系統成本。
101、104、111、113、116、117、401‧‧‧MOSFET
102、112、114、402‧‧‧控制器
103‧‧‧反饋控制器
105‧‧‧減振器電路
106、118‧‧‧變壓器
115‧‧‧共振控制器
403‧‧‧同步整流器
501、1301‧‧‧第一MOSFET
502、1302‧‧‧第一控制器
503、1303‧‧‧第二MOSFET
504、1304‧‧‧第二控制器
505‧‧‧雙通道同步整流器
601‧‧‧反饋控制器
602‧‧‧LLC共振控制器
901、1001、1401、1501‧‧‧汲極感測路徑
902、1002‧‧‧源極感測路徑
1003、1503‧‧‧分裂引線框
1003-1、1503-1‧‧‧第一晶片托盤
1003-2、1503-2‧‧‧第二晶片托盤
1004、1504‧‧‧寬度間距
1005、1505‧‧‧金屬夾片
A‧‧‧接地引線
ACOMM‧‧‧公共接地引線
C‧‧‧電容器
Cout‧‧‧輸出電容器
D、D1、D2、DT‧‧‧汲極
Di‧‧‧二極體
G、G1、G2‧‧‧閘極
IS‧‧‧電流
K‧‧‧中間引線
K1‧‧‧第一感測引線
K2‧‧‧第二感測引線
L‧‧‧電感器
LD1、LD2、LS1、LS2‧‧‧寄生電感
R‧‧‧電阻器
S、S1、S2‧‧‧源極
tdON‧‧‧延時
VCC、VCC1、VCC2‧‧‧電源引線
VD‧‧‧汲極電壓
VDS‧‧‧漏源電壓
Vin‧‧‧輸入電壓
Voff‧‧‧電壓降
Vout‧‧‧DC輸出
VPT‧‧‧一次側電壓
VSEN、VSEN1、VSEN2‧‧‧感測電壓
VST、VST1、VST2‧‧‧二次側電壓
Vth1‧‧‧第一閾值電壓
Vth2‧‧‧第二閾值電壓
DRV、DRV1、DRV2‧‧‧閘極驅動端
GND、GND1、GND2‧‧‧接地端
SEN、SEN1、SEN2‧‧‧電壓感測端
第1A圖表示一種用在具有反饋轉換器配置的SMPS中之傳統的同步整流器的示意圖；第1B圖表示一種用在具有LLC共振(電感器-電感器-電容器)轉換器配置的SMPS中之傳統的同步整流器的示意圖；第2圖表示與傳統同步整流器有關的寄生電感效應的示意圖；第3A圖-第3B圖表示藉由第1A圖所示的傳統同步整流器實現的整流的示意圖；第3C圖-第3D圖表示藉由第1B圖所示的傳統同步整流器實現的整流的示意圖；第4圖表示依據本發明一個實施例的一種同步整流器的 示意圖；第5圖表示依據本發明另一個實施例的一種同步整流器的示意圖；第6A圖表示第4圖所示的同步整流器用在具有反饋轉換器配置的SMPS中的示意圖；第6B圖表示兩個第4圖所示的同步整流器用在具有LLC共振轉換器配置的SMPS中的示意圖；第6C圖表示第5圖所示的同步整流器用在具有LLC共振轉換器配置的SMPS中的示意圖；第7圖表示藉由本發明所述的同步整流器實現寄生電感效應的減弱的示意圖；第8A圖-第8B圖表示藉由第6A圖所示用在具有反饋轉換器配置的SMPS中的同步整流器實現的整流的示意圖；第8C圖-第8D圖表示藉由第6B圖所示用在具有LLC共振轉換器配置的SMPS中的同步整流器實現的整流的示意圖；第9A圖-第9C圖表示在TO220、TO220F、TO252(DPAK)和TO263(D2PAK)半導體封裝中製備第4圖所示的同步整流器的示意圖；第10A圖-第10B圖表示在分裂TO220、分裂TO220F和分裂TO263(D2PAK)半導體封裝中製備第4圖所示的同步整流器的示意圖；第11A圖-第11B圖表示一種傳統的MOSFET結構； 第12A圖-第12B圖表示依據本發明的一個實施例，一種雙汲極MOSFET結構；第13圖表示依據本發明的另一個實施例的一種同步整流器的示意圖；第14A圖-第14C圖表示在TO220F、TO252(DPAK)和TO263(D2PAK)半導體封裝中製備第13圖所示的同步整流器的示意圖；以及第15A圖-第15B圖表示在分裂TO220和分裂TO263(D2PAK)半導體封裝中製備具有雙通道的圖13所示的同步整流器的示意圖；
以下結合附圖，藉由詳細說明一個較佳的具體實施例，對本發明做進一步闡述。
本發明中所述的「封裝」是指用於包裝半導體晶圓和/或電子元件所用的半導體封裝。本發明中所述的「晶片托盤」是指晶片裸盤，在一個半導體封裝中半導體晶片/晶圓安裝在上面。
上述定義作為本領域中詳細說明的附加內容。
文中所用的術語僅用於說明特定實施例，並不用於局限本發明。除非特別說明，否則文中所用的單數形式「一個」、「一種」和「那種」也可以包括複數形式。術語「包括」、「包含」和「具有」是包含在內的，因此要具體指明具體的特徵、整體、操作、成分和/或零件，但不排除添加一個或多個其他征、整體、操作、成分、零件和/或組件。除非特別聲明有性能要求，否則文中 所述的方法步驟、流程和操作不是必須用於所述性能要求的。還應明確，本發明也可以采用額外或可選工藝。
當一個元件或層被稱為「在......上」、「安裝到」、「連接到」或「耦合到」另一個元件或層上時，是指直接在......上、安裝、連接或耦合到其他元件或層上，或者存在中間元件或層。與之相反，當一個元件被稱為「直接在......上」、「直接安裝到」、「直接連接到」或「直接耦合到」另一個元件或層上時，沒有其他中間元件或層。描述元件之間關係的其他詞語應以一種類似的方式解釋(例如，「之間」與「緊挨著」，「附近」與「緊鄰」等)。文中所用的術語「和/或」包括一個或多個相關名目的任意和全體組合。
雖然文中所用的詞語第一、第二、第三等表示各個元件、零件、區域、層和/或部分，但是這些元件、零件、區域、層和/或部分不僅限於這些詞語。所用詞語僅用於區分元件、零件、區域、層和/或部分與另一個區域、層或部分。除非特別聲明，否則文中所用的「第一」、「第二」等詞語及其他數詞並非指一個序列或順序。因此，在不偏離實施例意圖的前提下，下文中的第一元件、零件、區域、層或部分也可以認為是第二元件、零件、區域、層或部分。
文中所用的表述「至少」或「至少一個」是指使用一個或多個元件或組件，就像本發明的實施例中所用的那樣，實現一個或多個所需目標或結果。
SMPS通常分為兩部分，一次側連接到主電路電源，二次側連接到負載。主電路AC輸入藉由變壓器轉換成DC，然後藉由 SMPS的二次側所含的開關穩壓器/整流器進一步整流。
參見第1A圖，表示的是含有反饋轉換器配置的SMPS中所用的傳統的同步整流器。反饋轉換器配置包括一個反饋控制器103、一個主動開關/MOSFET 104以及在一次側含有電阻器R、電容器C和二極體Di的減振器電路105；同步整流器包括一個開關/MOSFET 101和開關101的控制器102，以及一個在二次側的輸出電容器Cout。控制器102包括電壓感測端SEN、閘極驅動端DRV、接地端GND和電源端VCC。電壓感測端SEN連接到MOSFET 101的汲極D端，閘極驅動端DRV連接到MOSFET101的閘極G端，接地端GND連接到MOSFET 101的源極S端，源極S端進一步連接到系統接地端。變壓器106的一次側電壓用VPT表示，變壓器106的二次側電壓用VST表示。一次側中的AC或DC輸入電壓Vin藉由變壓器106轉換成DC或不同級別的DC，藉由二次側的同步整流器進一步整流，以提供調製的DC輸出Vout。
當變壓器106的二次電壓VST為正時，MOSFET 101的源極S端和汲極D端上的本體二極體正向偏置，接通本體二極體，因此MOSFET 101的汲極電壓VD低於地電壓。然後，控制器102觸發閘極G端，接通開關101，使電流IS開始流入二次側。在MOSFET 101的接通時間內，MOSFET 101的汲極D端和源極S端上的電壓也稱為開斷電壓VDS，取决於MOSFET 101的接通電阻RDSON以及電流IS級別，VDS=RDSON×IS。
當變壓器106的二次電壓VST接近地電壓時，控制器102斷開開關101，電流IS停止流動。此外，當二次電壓VST高於0V時，控制器102繼續保持開關101斷開。
參見第1B圖，表示的是含有LLC共振(電感器-電感器-電容器)轉換器配置的SMPS中所用的傳統的同步整流器。LLC共振轉換器配置包括LLC共振控制器115、兩個開關/MOSFET116和MOSFET 117構成一個半橋，以及在一次側的電感器L和電容器C；第一同步整流器包括開關/MOSFET111和開關MOSFET 111的控制器112，第二同步整流器包括開關/MOSFET 113和開關MOSFET 113的控制器114，以及在二次側的輸出電容器Cout。
控制器112包括電壓感測端SEN1、閘極驅動端DRV1、接地端GND1和電源端VCC1。電壓感測端SEN1連接到MOSFET 111的汲極D1端，閘極驅動端DRV1連接到MOSFET111的閘極G1端，接地端GND1連接到MOSFET 111的源極S1端，源極S1端進一步連接到系統接地端。控制器112藉由汲極端MOSFET 111汲極D1端的電壓感測端SEN1，感測電壓VSEN1，同時接地參考值可用於控制器112，藉由接地端GND1連接到MOSFET 111的源極S1端。
第二同步整流器的控制器114包括電壓感測端SEN2、閘極驅動端DRV2、接地端GND2和電源端VCC2。電壓感測端SEN2連接到MOSFET 113的汲極D2端，閘極驅動端DRV2連接到MOSFET113的閘極G2端，接地端GND2連接到MOSFET 113的源極S2端，源極S2端進一步連接到系統接地端。變壓器118的一次電壓表示為VPT，變壓器118的二次電壓表示為VST1和VST2。控制器114的感測電壓VSEN2藉由電壓感測端SEN2連接至MOSFET 113汲極D2端，同時接地參考值可用於控制器114，藉由接地端GND2連接到MOSFET 113的源極S2端。較高級別的一次側DC輸入電壓Vin，藉由變壓器118轉換成較低級別的DC，並藉由第一同步整流器和第二同步整流器進一步整流，以提供穩 定的DC輸出Vout。
參見第2圖，表示的是與傳統同步整流器有關的寄生電感效應。MOSFET封裝中的接合引線提高了封裝內的寄生電感，例如沿汲極D接合引線的寄生電感LD2，以及MOSFET封裝內沿源極S接合引線的寄生電感LS2。封裝內接合引線產生的寄生電感取决於引線長度、寬度、厚度以及材料，由於半導體晶片與封裝之間必須存在一段最小的物理距離，因此該寄生電感不可避免。進一步，在MOSFET 101外部使用控制器102，必須將控制器102置於在印刷電路板PCB上與MOSFET間隔一段預定義距離處，這會使得沿控制器102的感測點和MOSFET 101的汲極和源極之間的PCB軌道，寄生電感升高，例如沿汲極D端和電壓感測端SEN之間軌道的寄生電感LD1以及在PCB上，沿源極S端和接地端GND之間軌道的寄生電感LS1。
控制器102感測MOSFET 101的汲極D和源極S端之間，穿過MOSFET 101的電壓，根據感測電壓，接通/斷開MOSFET。控制器102藉由汲極端MOSFET 101的汲極D端上的電壓感測端SEN感測電壓VSEN，同時藉由接地端GND連接到MOSFET101的源極S端，接地參考值可用於控制器102。然而，寄生電感LD1、LD2、LS1、LS2會導致對MOSFET 101上的電壓感測不準確。寄生電感LD1、LD2、LS1、LS2除了純漏源電壓VDS之外，還引入寄生電壓降Voff，導致感測電壓VSEN不準確，感測電壓VSEN可按如下方式計算：VSEN=-VDS-(LD1+LD2+LS1+LS2)×d(IS)/dt，因此VSEN=-VDS+Voff，其中Voff=-(LD1+LD2+LS1+LS2) ×d(IS)/dt。
當二次側的電流IS減小時，寄生電壓降Voff的正值使得電壓VSEN高於實際的漏源電壓VDS。該升高的感測電壓VSEN會使控制器102錯誤地較早斷開MOSFET 101，從而導致MOSFET的接通時間減少。MOSFET的接通時間減少會增大MOSFET 101的平均電壓降。雖然，如上所述，在MOSFET 101的斷開時間內，MOSFET 101的本徵二極體接通，由本體二極體的正向電壓降導致的平均開斷電壓升高，會造成巨大的能量損失。
參見第3A-3B圖，表示的是第1A圖所示的傳統的同步整流器實現整流後獲得的波形。反饋轉換器在斷續導通模式(DCM)下工作，其中轉換器二次側中的電流被間歇性閉鎖，在連續導通模式(CCM)中，其中轉換器二次側的電流連續流動，不被MOSFET 101的斷開而中斷。如第3A-3B圖所示，反饋轉換器第二側中的電流IS波形，在DCM模式下工作時表現為直角三角形，在CCM模式下工作時表現為梯形。當二次側MOSFET 104斷開時，電流IS突然開始流動，同步整流器MOSFET 101的本徵二極體正向偏置，使感測電壓VSEN的值為負。當感測電壓VSEN低於第一閾值電壓Vth1時，控制器102在延時tdON之後接通MOSFET 101。MOSFET 101的接通時間內的寄生電壓降Voff可按如下方式計算：Voff=-(LD1+LD2+LS1+LS2)×d(IS)/dt，其中由於d(Is)/dt的值為負，因此Voff值為正。
當感測電壓VSEN達到第二閾值電壓Vth2時，控制器102斷開MOSFET 101。然而，寄生電壓降Voff的存在使感測電壓VSEN 比真實水平高Voff，從而使控制器102錯誤地過早斷開MOSFET101。如第8A-8B圖所示，其中感測電壓VSEN遵循虛線，而不是下面的實線，因此控制器102錯誤地提前了一段tON_inc時間斷開MOSFET 101，導致功率損失。
參見第3C-3D圖，波形表示第1B圖所示的傳統的同步整流器實現的整流。通常來說，LLC共振轉換器藉由改變頻率，在邊界傳導模式(BCM)下工作。然而，對於輕載來說，LLC共振轉換器在斷續傳導模式(DCM)下工作，其中轉換器二次側中的電流間歇性閉鎖，對於重載來說，LLC共振轉換器在連續傳導模式(CCM)下工作，其中轉換器第二側中的電流連續流動，不會被MOSFET 111和MOSFET113的斷開而中斷。如第3C-3D圖所示，LLC共振轉換器二次側中的電流IS波形作為DCM操作中的鉗位正弦曲線，以及CCM操作中的變形正弦曲線。當一次側MOSFET 116接通時，二次側MOSFET 111被觸發，當一次側MOSFET 117接通時，二次側MOSFET 113被觸發。當一次側MOSFET 116和MOSFET117中的其中一個斷開時，電流IS開始平滑流動，第一同步整流器的MOSFET 111和第二同步整流器的MOSFET113的本徵二極體的正向偏置，使感測電壓VSEN1、VSEN2的值為負。當感測電壓VSEN1、VSEN2低於第一閾值電壓Vth1時，控制器112和控制器114在一段延時tdON之後，分別接通MOSFET111和MOSFET113。MOSFET111和MOSFET113的接通時間內，寄生電壓降Voff可以按以下方式計算：Voff(t)=-(LD1+LD2+LS1+LS2)×d(IS)/dt，其中IS的正弦曲線波形用IS×sin(wt)表示，使Voff(t)具有餘弦波形，用-(LD1+LD2+LS1+LS2)×IS×w×cosin(wt)表示。
當感測電壓VSEN1、VSEN2達到第二閾值電壓Vth2時，控制器112和控制器114分別斷開MOSFET111和MOSFET113。然而，寄生電壓降Voff(t)的存在會使感測電壓VSEN1、VSEN2比真實水平高Voff(t)，從而使控制器112和控制器114過早地錯誤斷開MOSFET 111和MOSFET113。如第8C-8D圖所示，其中感測電壓VSEN1、VSEN2遵循虛線，而不是下方的實線，從而使控制器112和控制器113錯誤地提前一段時間tON_inc斷開MOSFET111和MOSFET113，導致能量損失。
因此，為了克服上述局限，本發明提出了一種同步整流器，可以精確感測MOSFET上的純漏源電壓，避免因不正常的電壓感測造成的能量損失。
參照附圖及實施例，將詳細介紹本發明所述的同步整流器。實施例並不局限本發明的範圍。本說明僅與本發明脉動衰減器及其建議的應用的示例和較佳實施例有關。
參照以下說明的非限制性實施例，解釋說明文中的實施例以及不同的特點及優勢細節。對衆所周知的零件及處理工藝不再進行說明，以免造成混淆。所用的示例僅用於更好地理解、實施本發明的實施例，本領域的技術人員可以進一步實施實施例。因此，示例不應作為實施例範圍的局限。
參見第4圖，表示的是依據本發明一個實施例，一種同步整流器403。同步整流器403包括分立開關元件MOSFET401和控制器402，封裝在一個單獨封裝中。分立開關元件包括但不限於雙極性接面電晶體(BJT)、金屬氧化物半導體場效電晶體(MOSFET)、絕緣閘極雙極性電晶體(IGBT)和矽控整流器 (SCR)。本發明所述的同步整流器403參照用作開關元件的MOSFET，僅為了便於解釋說明。開關元件包括但不限於MOSFET，這僅用於解釋說明，不用於局限，與上述不同的開關元件也可以用於本發明所述的同步整流器，這都屬本發明的範圍。封裝的汲極端用K(陰極)表示，封裝的源極端用A(陽極)表示，封裝的電源端用VCC表示，為控制器402提供電源。控制器402感測分立開關元件MOSFET 401上的電壓，根據感測電壓，使能/禁止分立開關元件MOSFET 401。控制器402包括電壓感測端SEN、閘極驅動端DRV、接地端GND和電源端VCC。電壓感測端SEN直接連接到分立開關元件MOSFET 401的汲極D，閘極驅動端DRV直接連接到分立開關元件MOSFET 401的閘極G，接地端GND直接連接到分立開關元件MOSFET 401的源極S，源極S通常藉由A進一步連接到系統接地端。
參見第5圖，表示的是依據本發明的另一個實施例，一種雙通道同步整流器505。整流器包括第一對第一MOSFET 501和第一控制器502，以及第二對第二MOSFET 503和第二控制器504，封裝在一個單獨封裝中，作為雙通道同步整流器。第一控制器502和第二控制器504分別感測第一MOSFET 501和第二MOSFET503的電壓，並根據感測電壓，使能/禁止第一MOSFET 501和第二MOSFET503。封裝的第一通道的汲極端用K1表示，封裝的第一通道的源極端用A表示，封裝的第一通道的電源端用VCC1表示；封裝的第二通道的汲極端用K2表示，封裝的第二通道的源極端用A表示，封裝的第二通道的電源端用VCC2表示。VCC1和VCC2連接到PCB外部的LCC共振轉換器的DC輸出Vout端。
第一對的第一控制器502包括第一電壓感測端SEN1、第 一閘極驅動端DRV1、第一接地端GND1和第一電源端VCC1。第一電壓感測端SEN1直接連接到第一MOSFET 501的汲極D1，第一閘極驅動端DRV1直接連接到第一MOSFET 501的閘極G1，第一接地端GND1直接連接到第一MOSFET 501的源極S1，源極S1通常藉由A(COM)進一步連接到系統接地端。
第二對的第二控制器504包括第二電壓感測端SEN2、第二閘極驅動端DRV2、第二接地端GND2和第二電源端VCC2。第二電壓感測端SEN2直接連接到第二MOSFET 503的汲極D2，第二閘極驅動端DRV2直接連接到第二MOSFET 503的閘極G2，第二接地端GND2直接連接到第二MOSFET 503的源極S2，源極S2通常藉由A(COM)進一步連接到系統接地端。
參見第6A-6C圖，分別表示用在具有反饋控制器601配置的SMPS中的第4圖所示的一個同步整流器，以及用在具有LLC共振控制器602配置的SMPS中的第4圖所示的兩個同步整流器。如第6B圖所示，具有LLC共振轉換器的SMPS需要2個第4圖所示的同步整流器403。還可選擇，第5圖所示的雙通道同步整流器505可以與具有LLC共振控制器602的SMPS共同使用，如第6C圖所示。一次側中具有較高級別的DC輸入電壓Vin藉由變壓器轉換成較低級別的DC，並藉由封裝在單獨封裝中的同步整流器，進一步整流，或者在使用第4圖所示的一對同步整流器的情況下，藉由兩個單獨封裝進一步整流，在二次側中，提供潔淨、穩定的DC輸出Vout。
參見第7圖，表示藉由本發明所述的同步整流器實現緩和寄生電感效應。控制器402藉由直接連接到MOSFET汲極D的電壓感測端SEN感測電壓VSEN，同時接地參考值直接連接到分立 開關元件MOSFET 401源極S的接地端GND，可用於控制器402。因此，分立開關元件MOSFET 401和控制器402封裝在一個單獨封裝中，在控制器402的部分和分立開關元件MOSFET 401之間提供最短的連接路徑，使控制器402感測分立開關元件MOSFET 401的汲極D和源極S，從而感測分立開關元件MOSFET 401上的純漏源電壓，不受寄生電感的影響，因此感測電壓VSEN的真實感測可以表示為：VSEN=-VDS。
真實的感測電壓VSEN使控制器402在精確的時刻斷開分立開關元件MOSFET 401，從而延長了分立開關元件MOSFET 401的導通時間。分立開關元件MOSFET 401的長導通時間，可以降低分立開關元件MOSFET 401的平均電壓降，從而改善功率耗散，提高效率。
與之類似，第一控制器502的感測電壓VSEN1藉由第一電壓感測端SEN1直接傳遞到第一MOSFET 501的汲極D1，同時接地參考值可以藉由直接連接到第一MOSFET 501源極S1的第一接地端GND1，用於第一控制器502；第二控制器504的感測電壓VSEN2藉由第二電壓感測端SEN2直接傳遞到第二MOSFET 503的汲極D2，同時接地參考值可以藉由直接連接到第二MOSFET 503源極S2的第二接地端GND2，用於第二控制器504。
因此，第一MOSFET 501和第二MOSFET503以及第一控制器502和第二控制器504封裝在一個單獨封裝中，在控制器502和控制器504的部分以及第一MOSFET 501和第二MOSFET503之間分別提供最短的連接路徑，使控制器502和控制 器504分別感測第一MOSFET 501的汲極D和第二MOSFET503的源極S，從而感測第一MOSFET 501和第二MOSFET503上的純漏源電壓，不受寄生電感的影響，導致電壓VSEN1、VSEN2的真實感測。真實感測的電壓VSEN1、VSEN2使控制器502和控制器504在精確的時刻斷開第一MOSFET 501和第二MOSFET 503，從而延長了第一MOSFET 501和第二MOSFET 503的導通時間。第一MOSFET 501和第二MOSFET 503的長導通時間，可以降低第一MOSFET 501和第二MOSFET 503的平均電壓降，從而改善功率耗散，提高效率。
參見第8A-8B圖，表示的是藉由具有第6A圖所示反饋轉換器配置的SMPS中所用的同步整流器，實現整流的波形。第8A-8B圖表示在反饋轉換器二次側中的電流IS波形。當感測電壓VSEN達到第二閾值電壓Vth2時，控制器402斷開分立開關元件MOSFET 401。控制器402的電壓感測端SEN直接連接到分立開關元件MOSFET 401的汲極D上，確保消除寄生電壓降Voff的效應，使感測電壓VSEN可以精確感測。如第8A-8B圖所示，與遵循虛線的傳統的同步整流器不同，感測電壓VSEN遵循實線，表示使導通時間增加了tON_inc，從而使控制器402在精確的時間斷開分立開關元件MOSFET401，從而改善功率耗散，提高效率。
參見第8C-8D圖，表示的是藉由具有第6B圖所示LLC共振轉換器配置的SMPS中所用的同步整流器，實現整流的波形。第8C-8D圖表示在LLC共振轉換器第二側中的電流IS波形。當感測電壓VSEN1、VSEN2達到第二閾值電壓Vth2時，控制器502和控制器504分別斷開第一MOSFET501和第二MOSFET503。第一控制器502的第一電壓感測端SEN1直接連接到第一MOSFET 501的 汲極D1上，第二控制器504的第二電壓感測端SEN2直接連接到第二MOSFET 503的汲極D2上，確保消除寄生電壓降Voff的效應，使電壓VSEN1、VSEN2可以精確感測。如第8C-8D圖所示，與遵循虛線的傳統的同步整流器不同，感測電壓VSEN1、VSEN2遵循實線，表示使導通時間增加了tON_inc，從而使控制器502和控制器504在精確的時間分別斷開第一MOSFET501和第二MOSFET503，從而改善功率耗散，提高效率。
參見第9A-9C圖，結合第4圖所示的同步整流器，第4圖所示的同步整流器為TO220、TO220F、TO252(DPAK)和TO263(D2PAK)半導體封裝中的一種製成。半導體封裝包括一個在封裝中具有公共晶片托盤的引線框以及外部電源引線VCC、外部中間引線K和外部接地引線A，其中中間引線K連接到封裝內的公共晶片托盤上。分立開關元件MOSFET 401具有底部汲極D、頂部源極S以及頂部閘極G。底部汲極D焊接在公共晶片托盤上，控制器402的電壓感測端SEN藉由向下引線連接到公共晶片托盤，或者藉由接合引線連接到分立開關元件MOSFET 401的底部汲極D，從而提供最短的汲極感測路徑901，用於感測分立開關元件MOSFET 401汲極D處的電壓VSEN。還可選擇，控制器402的電壓感測端SEN藉由接合引線連接到封裝的中心引線K。分立開關元件MOSFET 401的閘極G藉由至少一個接合引線，連接到控制器402的閘極驅動端DRV。分立開關元件MOSFET 401的源極S藉由複數個接合引線，連接到控制器402的接地端GND，從而提供最短的源極感測路徑902。另外，分立開關元件MOSFET 401的源極S藉由複數個接合引線連接到接地引線A。利用一層非導電材料，將控制器402連接到公共晶片托盤，使控制器與公共晶 片托盤電絕緣。在控制器402連接到公共晶片托盤的一側塗覆一層額外的非導電材料。引線框部分電鍍銀或鎳，以便具有更好的引線可焊性。通常來說，外部電源引線VCC電鍍銀，外部接地引線A電鍍鎳。
參見第10A-10B圖，結合第5圖所示的同步整流器，第5圖所示的同步整流器由TO220、TO220F和TO263(D2PAK)半導體封裝中的一種製成。半導體封裝包括一個具有分裂晶片托盤的分裂引線框1003，分裂晶片托盤包括在封裝內的第一晶片托盤1003-1和第二晶片托盤1003-2，以及外部第一電源引線VCC1、外部第二電源引線VCC2、外部第一感測引線K1、外部第二感測引線K2以及外部公共接地引線ACOMM，其中第一感測引線K1連接到第一晶片托盤，第二感測引線K2連接到封裝內的第二晶片托盤。兩個引線之間的空間具有寬度間距1004。第一MOSFET501和第二MOSFET 503都具有底部汲極D1、D2、頂部源極S1、S2和頂部閘極G1、G2。第一MOSFET 501的底部汲極D1焊接在第一晶片托盤上，第一控制器502的第一電壓感測端SEN1藉由向下引線連接到第一晶片托盤，或者藉由接合引線連接到第一MOSFET 501的底部汲極D1，從而提供最短的汲極感測路徑1001，用於感測第一MOSFET 501的汲極D1處的電壓VSEN1。還可選擇，第一控制器502的第一電壓感測端SEN1藉由接合引線連接到封裝的第一感測引線K1。第二MOSFET 503的底部汲極D2焊接在第二晶片托盤上，第二控制器504的第二電壓感測端SEN2藉由向下引線連接到第二晶片托盤，或者藉由接合引線連接到第二MOSFET 503的底部汲極D2，從而提供最短的汲極感測路徑1001，用於感測第二MOSFET 503的汲極D1處的電壓VSEN2。還可選擇，第二控制器 504的第二電壓感測端SEN2藉由接合引線連接到封裝的第二感測引線K2。第一MOSFET 501的閘極G1藉由至少一個接合引線連接到第一控制器502的第一閘極驅動端DRV1，第二MOSFET 503的閘極G2藉由至少一個接合引線連接到第二控制器504的第二閘極驅動端DRV2。第一MOSFET 501的源極S1藉由複數個接合引線連接到第一控制器502的第一接地端GND1，從而提供最短的源極感測路徑1002。另外，第一MOSFET 501的源極S1藉由複數個接合引線連接到公共接地引線ACOMM。第二MOSFET 503的源極S2提供複數個接合引線連接到第二控制器504的第二接地端GND2，從而提供最短的源極感測路徑1002。另外，第二MOSFET 503的源極S2藉由金屬夾片1005或複數個接合引線連接到公共接地引線ACOMM。利用一層非導電材料，將第一控制器502連接到第一晶片托盤上，使第一控制器502與第一晶片托盤電絕緣，利用一層非導電材料，將第二控制器504連接到第二晶片托盤上，使第二控制器504與第二晶片托盤電絕緣。控制器502的側面塗覆一層額外的非導電材料附連到第一晶片托盤，控制器504的側面塗覆一層額外的非導電材料附連到第二晶片托盤。引線框部分電鍍銀或鎳，以便具有更好的引線可焊性。通常來說，第一和第二外部電源引線VCC1、VCC2電鍍銀，外部公共接地引線ACOMM電鍍鎳。
參見第11A-11B圖，表示的是一種傳統的MOSFET結構。該傳統的MOSFET在底部具有汲極D，在MOSFET的矽晶片頂部具有源極S以及閘極G。底部汲極D通常利用導電黏附材料，連接到封裝引線框的公共晶片載片臺上。如上所述，第4圖所示的同步整流器包括具有頂部閘極G、頂部源極S和底部汲極D的分立開關元件MOSFET401，分立開關元件MOSFET401焊接在公 共晶片托盤上，控制器402具有藉由向下引線，連接到公共晶片托盤上的電壓感測端SEN。與之類似，第5圖所示的同步整流器也包括具有頂部閘極G1、G2、頂部源極S1、S2和底部汲極D1、D2的第一MOSFET501和第二MOSFET503，第一MOSFET501和第二MOSFET503分別焊接在第一晶片托盤和第二晶片托盤上；第一控制器502具有第一電壓感測端SEN1，藉由向下引線連接到第一晶片托盤，第二控制器504具有第二電壓感測端(SEN2)，藉由向下引線連接到第二晶片托盤。分立開關元件MOSFET401以及第一MOSFET501和第二MOSFET503包括傳統的MOSFET結構。在第4圖和第5圖所示的同步整流器的半導體封裝中使用傳統MOSFET的缺點在於，如果半導體封裝分層，那麽向下引線會受到嚴重影響。分層會使接合引線燒灼、金球脫落、破裂以及類似的會對整流器造成嚴重損傷的結果。
參見第12A-12B圖，表示的是依據本發明的一個實施例，一種雙汲極MOSFET結構。這種雙汲極MOSFET用於削弱關於傳統MOSFET分層有關的缺點。雙汲極MOSFET包括頂部閘極G、頂部源極S、底部汲極D以及一個額外的頂部汲極DT墊。額外的頂部汲極DT墊電連接到雙汲極MOSFET的矽晶片中的底部汲極D，並且具有與底部汲極D相同的電壓水平。
參見第13圖，表示的是依據本發明的另一個實施例，一種同步整流器。該整流器包括一個分立開關元件第一MOSFET1301和一個封裝在單獨半導體封裝中的控制器1302。封裝的汲極端用K(陰極)表示，封裝的源極端用A(陽極)表示，封裝的電源端用VCC表示，VCC為控制器1302供電。控制器1302包括電壓感測端SEN、閘極驅動端DRV、接地端GND以及電源 端VCC。分立開關元件第一MOSFET1301包括雙汲極MOSFET結構，如第12A-12B圖所示。控制器1302感測雙汲極第一MOSFET 1301上的電壓，根據感測電壓，使能/禁止雙汲極第一MOSFET 1301。電壓感測端SEN直接連接到MOSFET 1301的頂部汲極DT，閘極驅動端DRV直接連接到第一MOSFET 1301的閘極G，接地端GND直接連接到第一MOSFET 1301的源極S，源極S)藉由A進一步連接到系統接地端。在接通操作時，負載電流藉由雙汲極第一MOSFET 1301的源極S、底部汲極D以及額外的頂部汲極DT，從A流至K。
控制器1302的感測電壓VSEN藉由電壓感測端SEN直接連接到雙汲極第一MOSFET 1301的頂部汲極DT上，同時，用於控制器1302的接地參考值藉由接地端GND直接連接到雙汲極第一MOSFET 1301的頂部源極S上。因此，雙汲極第一MOSFET 1301以及共同封裝在一個單獨封裝中的雙汲極第一MOSFET 1301和控制器1302，在控制器1302和雙汲極第一MOSFET 1301之間提供最短的連接路徑，使控制器1302感測雙汲極第一MOSFET 1301的汲極DT和源極S，從而不受寄生電感的影響，感測第一MOSFET 1301上的純漏源電壓。真實感測電壓VSEN使控制器1302在精確的時間斷開第一MOSFET 1301，從而延長第一MOSFET 1301的導通時間。
參見第14A-14C圖，結合第13圖所示的同步整流器為TO220F、TO222(DPAK)和TO263(D2PAK)半導體封裝中的一種製成。該半導體封裝包括一個在封裝內具有公共晶片托盤的引線框以及外部電源引線VCC(封裝的電源端)、外部中間引線K(封裝的汲極端)和外部接地引線A(封裝的源極端)，其中中間引線K 連接到封裝內的公共晶片托盤上。MOSFET為雙汲極第一MOSFET 1301，具有底部汲極D、頂部源極S、頂部閘極G和額外的頂部汲極DT襯墊。底部汲極D焊接在公共晶片托盤上，控制器1302的電壓感測端SEN藉由接合引線連接到雙汲極第一MOSFET 1301額外的頂部汲極DT上，從而提供最短的汲極感測路徑1401，用於感測雙汲極第一MOSFET 1301頂部汲極DT處的電壓VSEN。還可選擇，控制器1302的電壓感測端SEN可以藉由接合引線連接到封裝的中間引線K。雙汲極第一MOSFET 1301的閘極G藉由至少一個接合引線連接到控制器1302的閘極驅動端DRV。雙汲極第一MOSFET 1301的源極S藉由複數個接合引線連接到控制器1302的接地端GND，從而提供最短的源極感測路徑。進一步，雙汲極第一MOSFET 1301的源極S藉由複數個接合引線連接到接地引線A。利用一層非導電材料，將控制器1302連接到公共晶片托盤上，使控制器1302與公共晶片托盤電絕緣。在控制器1302連接公共晶片托盤的一側，再塗覆一層額外的非導電材料。引線框部分電鍍銀或鎳，以便具有更好的可焊性。通常來說，外部電源引線VCC電鍍銀，外部接地引線A電鍍鎳。
參見第15A-15B圖，結合第13圖所示的具有雙通道的同步整流器的接線示意圖，分裂TO220F和分裂TO263(D2PAK)半導體封裝中的一種製成。該半導體封裝包括一個具有分裂晶片托盤由封裝內第一晶片托盤1503-1和第二晶片托盤1503-2構成的分裂引線框1503，以及外部第一電源引線VCC1、外部第二電源引線VCC2、外部第一感測引線K1、外部第二感測引線K2以及外部公共接地引線ACOMM，其中第一感測引線K1連接到第一晶片托盤，第二感測引線K2連接到封裝內的第二晶片托盤。兩引線之間間隔足 够的距離1504。整流器包括第一對第一MOSFET1301和第一控制器1302，以及封裝在一個單獨封裝中的第二對第二MOSFET1303和第二控制器1304，以提供雙通道同步整流器，其中第一MOSFET1301和第二MOSFET1303由雙汲極MOSFET構成。第一MOSFET1301和第二MOSFET 1303分別具有底部汲極D1、D2、頂部源極S1、S2和頂部閘極G1、G2以及額外的頂部汲極DT1、DT2襯墊。第一MOSFET 1301的底部汲極D1焊接在第一晶片托盤上。第一控制器1302的第一電壓感測端SEN1藉由接合引線，連接到雙汲極第一MOSFET 1301的頂部汲極DT1上，從而提供最短的汲極感測路徑，以便感測第一MOSFET 1301的頂部汲極DT1處的電壓VSEN1。還可選擇，第一控制器1302的第一電壓感測端SEN1藉由接合引線，連接到封裝的第一感測引線K1。第二MOSFET 1303的底部汲極D2焊接在第二晶片托盤上，第二控制器1304的第二電壓感測端SEN2藉由接合引線，連接到第二MOSFET 1303的頂部汲極DT2，從而提供最短的汲極感測路徑1501，用於感測第二MOSFET 1303的頂部汲極DT2處的電壓VSEN2。還可選擇，第二控制器1304的第二電壓感測端SEN2藉由接合引線連接到封裝的第二感測引線K2。雙汲極第一MOSFET 1301的閘極G1藉由至少一個接合引線，連接到第一控制器1302的第一閘極驅動端DRV1，雙汲極第二MOSFET 1303的閘極G2藉由至少一個接合引線，連接到第二閘極驅動端DRV2。雙汲極第一MOSFET 1301的源極S1藉由複數個接合引線，連接到第一控制器1302的第一接地端GND1，從而提供最短的源極感測路徑。進一步，雙汲極第一MOSFET 1301的源極S1藉由金屬夾片1505或複數個接合引線(圖中沒有表示出，連接到公共接地引線ACOMM。第二雙MOSFET1303的源極S2藉由複數個接合引線連接到第二控制器1304的第二接 地端GND2，從而提供最短的源極感測路徑。進一步，第二MOSFET1303的源極S2藉由金屬夾片1505或複數個接合引線(圖中沒有表示出)，連接到公共接地引線ACOMM。利用一層非導電材料，將第一控制器1302連接到第一晶片托盤，使第一控制器1302與第一晶片托盤電絕緣，利用一層非導電材料，將第二控制器1304連接到第二晶片托盤，使第二控制器1304與第二晶片托盤電絕緣。控制器1302靠近第一晶片托盤的一側塗覆一層額外的非導電材料；控制器1304第二晶片托盤的一側塗覆一層額外的非導電材料。引線框部分電鍍銀或鎳，以具有良好的引線可焊性。通常來說，第一外部電源引線和第二外部電源引線VCC1、VCC2電鍍銀，外部公共接地引線ACOMM電鍍鎳。
因此，本發明所述的同步整流器在一個單獨封裝中具有開關元件及其控制器，可以準確感測開關元件上的電壓，從而降低功率損耗，提高工作效率。而且，同步整流器單獨封裝減少了外部零件數量，便於縮小散熱器尺寸，降低整體成本。此外，本發明所述的同步整流器提高了工作效率、熱性能、功率密度、可製備性以及可靠性，降低了電源的整體系統成本。
典型實施例的上述說明充分展示了實施例的普適性，利用現有知識，這些典型實施例可輕鬆更改和/或適用於不同的應用，無需背離普遍概念，因此這些適應和修正應認為並且旨在理解為屬上述實施例等效的意義和範圍內。應理解文中所用的措辭或術語僅用於解釋說明，不用於局限。因此，雖然根據較佳實施例，本發明提出了各種實施例，但是本領域的技術人員應明確文中的實施例進行修正後，仍屬本發明上述實施例的意義和範圍內。
401‧‧‧MOSFET
402‧‧‧控制器
403‧‧‧同步整流器
601‧‧‧反饋控制器
A‧‧‧接地引線
C‧‧‧電容器
Cout‧‧‧輸出電容器
D‧‧‧汲極
Di‧‧‧二極體
G‧‧‧閘極
K‧‧‧中間引線
L‧‧‧電感器
R‧‧‧電阻器
S‧‧‧源極
VCC‧‧‧電源引線
Vin‧‧‧輸入電壓
Vout‧‧‧DC輸出
VPT‧‧‧一次側電壓
VST‧‧‧二次側電壓
DRV‧‧‧閘極驅動端
GND‧‧‧接地端
SEN‧‧‧電壓感測端

Claims (13)

  1. 一種同步整流器，其包含：至少一分立開關元件以及至少一控制器，該控制器用於感測該分立開關元件的電壓，並根據該分立開關元件的感測電壓，使能/禁止該分立開關元件，其中該分立開關元件及該控制器安裝在一半導體封裝引線框的一公共晶片托盤上，且封裝在一單獨封裝中，該分立開關元件為一雙汲極金屬氧化物半導體場效電晶體(MOSFET)，具有一頂部閘極、一頂部源極、一底部汲極和一頂部汲極，該控制器的一電壓感測端電連接到該雙汲極MOSFET的該頂部汲極，該雙汲極MOSFET的該底部汲極終端焊接在該公共晶片托盤上。
  2. 如申請專利範圍第1項所述之同步整流器，其中，該底部汲極連接到位於該開關模式電源變壓器的二次側；該單獨封裝包括一接地引線，該MOSFET的該頂部源極藉由複數個接合引線或一金屬夾片連接到該接地引線，該控制器包括一接地端，該控制器還包括一閘極驅動端，藉由該複數個接合引線中的至少一個連接到該MOSFET的該頂部閘極端。
  3. 如申請專利範圍第2項所述之同步整流器，其中，該控制器進一步包括一電壓感測端，該電壓感測端藉由一向下引線連接到該公共晶片托盤，或者藉由該接合 引線連接到該MOSFET的該底部汲極。
  4. 如申請專利範圍第3項所述之同步整流器，其中，該單獨封裝進一步包括連接到該公共晶片托盤的一中間引線，該電壓感測端藉由該接合引線連接到該中間引線。
  5. 如申請專利範圍第1項所述之同步整流器，其中，該引線框部分電鍍銀和鎳中的至少一種；該半導體封裝為TO220、TO220F、TO252和TO263中的一種。
  6. 一種雙通道同步整流器，其包括：第一對之一第一分立開關元件和一第一控制器，該第一控制器用於感測該第一分立開關元件的電壓，並根據該第一分立開關元件的感測電壓，使能/禁止該第一分立開關元件；第二對之一第二分立開關元件和一第二控制器，該第二控制器用於感測該第二分立開關元件的電壓，並根據該第二分立開關元件的感測電壓，使能/禁止該第二分立開關元件；以及該第一對之該第一分立開關元件和該第一控制器安裝在一第一晶片托盤上，該第二對之該第二分立開關元件和該第二控制器安裝在一第二晶片托盤上，並且封裝在一單獨封裝中，該第一晶片托盤和該第二晶片托 盤相互電性絕緣，該第一分立開關元件和該第二分立開關元件分別為一雙極性接面電晶體(BJT)、一金屬氧化物半導體場效電晶體(MOSFET)、一絕緣閘極雙極性電晶體(IGBT)以及一矽控整流器(SCR)中的一種。
  7. 如申請專利範圍第6項所述之同步整流器，其中，該第一分立開關元件的至少一個電極終端焊接在該第一晶片托盤上；以及該第二分立開關元件的至少一個電極終端焊接在該第二晶片托盤上。
  8. 如申請專利範圍第7項所述之同步整流器，其中，該第一開關元件為一第一MOSFET；以及該第二開關元件為一第二MOSFET；該第一MOSFET和該第二MOSFET都具有一底部汲極、一頂部源極和一頂部閘極；該第一MOSFET的該底部汲極連接到該第一晶片托盤上，該第二MOSFET的該底部汲極連接到該第二晶片托盤上，該單獨封裝包括一公共接地引線，該第一MOSFET的該頂部源極以及該第二MOSFET的該頂部源極分別藉由複數個接合引線或一金屬夾片，連接到該公共接地引線。
  9. 如申請專利範圍第7項所述之同步整流器，其中，該第一開關元件為一第一MOSFET； 該第二開關元件為一第二MOSFET；該第一MOSFET和第二MOSFET都具有一底部汲極、一頂部源極和一頂部閘極；該第一MOSFET的該底部汲極連接到該第一晶片托盤上，該第二MOSFET的該底部汲極連接到該第二晶片托盤上；該第一控制器包括一第一接地端，該第一MOSFET的該頂部源極藉由複數個接合引線連接到該第一接地端；並且該第二控制器包括一第二接地端，該第二MOSFET的該頂部源極藉由該複數個接合引線連接到該第二接地端。
  10. 如申請專利範圍第8項或第9項所述之同步整流器，其中，該第一控制器進一步包括一第一閘極驅動端，該第一MOSFET的該頂部閘極藉由該複數個接合引線中的至少一個連接到該第一閘極驅動端；該第二控制器包括一第二閘極驅動端，該第二MOSFET的該頂部閘極藉由該複數個接合引線中的至少一個連接到該第二閘極驅動端，該第一控制器進一步包括一第一電壓感測端，該第一電壓感測端藉由一向下引線連接到該第一晶片托盤，或者藉由該複數個接合引線連接到該第一MOSFET的該底部汲極；該第二控制器進一步包括一第二電壓感測端，該第二電壓感測端藉由該向下引線連接到該第二晶片托盤，或者藉由該複數個接合引線連接到該第二 MOSFET的該底部汲極。
  11. 如申請專利範圍第10項所述之同步整流器，其中，該單獨封裝進一步包括連接到該第一晶片托盤的一第一感測引線，該第一電壓感測端藉由該複數個接合引線連接到該第一感測引線；該單獨封裝進一步包括連接到該第二晶片托盤的一第二感測引線，該第二電壓感測端通過該複數個接合引線連接到該第二感測引線。
  12. 如申請專利範圍第6項所述之同步整流器，其中，該單獨封裝進一步包括具有該第一晶片托盤的一第一引線框，以及具有該第二晶片托盤的一第二引線框，該第一引線框與該第二引線框之間相互電性絕緣，該第一引線框及該第二引線框部分電鍍銀和鎳中的至少一種；該單獨封裝為分裂TO220、分裂TO220F、分裂TO263及其衍生物中的一種。
  13. 如申請專利範圍第8項或第9項所述之同步整流器，其中，該第一MOSFET是一第一雙汲極MOSFET和該第二MOSFET是一第二雙汲極MOSFET，均具有該頂部閘極、該頂部源極、該底部汲極和一頂部汲極，該第一電壓感測端藉由該複數個接合引線連接到該第一雙汲極MOSFET的該頂部汲極；該第二電壓感測端藉由該複數個接合引線連接到該第 二雙汲極MOSFET的該頂部汲極。
TW103134099A 2014-09-30 2014-09-30 單獨封裝同步整流器 TWI568164B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW103134099A TWI568164B (zh) 2014-09-30 2014-09-30 單獨封裝同步整流器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW103134099A TWI568164B (zh) 2014-09-30 2014-09-30 單獨封裝同步整流器

Publications (2)

Publication Number Publication Date
TW201613244A TW201613244A (en) 2016-04-01
TWI568164B true TWI568164B (zh) 2017-01-21

Family

ID=56360985

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103134099A TWI568164B (zh) 2014-09-30 2014-09-30 單獨封裝同步整流器

Country Status (1)

Country Link
TW (1) TWI568164B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10630080B1 (en) * 2019-06-28 2020-04-21 Alpha And Omega Semiconductor (Cayman) Ltd. Super-fast transient response (STR) AC/DC Converter for high power density charging application

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6184585B1 (en) * 1997-11-13 2001-02-06 International Rectifier Corp. Co-packaged MOS-gated device and control integrated circuit
US20060187692A1 (en) * 2003-08-01 2006-08-24 Reinhold Elferich Output voltage control of a synchronous rectifier
US20080247209A1 (en) * 2003-11-04 2008-10-09 International Rectifier Corporation Integrated synchronous rectifier package
US20090057869A1 (en) * 2007-08-31 2009-03-05 Alpha & Omega Semiconductor, Ltd. Co-packaged high-side and low-side nmosfets for efficient dc-dc power conversion
TWI414138B (zh) * 2009-05-18 2013-11-01 Lite On Electronics Guangzhou 諧振轉換裝置及其同步整流電路
US20140054758A1 (en) * 2010-03-18 2014-02-27 Alpha And Omega Semiconductor Incorporated Stacked dual chip package having leveling projections
TW201424230A (zh) * 2012-12-03 2014-06-16 Delta Electronics Inc 電源系統及其中的功率模塊以及製作功率模塊的方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6184585B1 (en) * 1997-11-13 2001-02-06 International Rectifier Corp. Co-packaged MOS-gated device and control integrated circuit
US20060187692A1 (en) * 2003-08-01 2006-08-24 Reinhold Elferich Output voltage control of a synchronous rectifier
US20080247209A1 (en) * 2003-11-04 2008-10-09 International Rectifier Corporation Integrated synchronous rectifier package
US20090057869A1 (en) * 2007-08-31 2009-03-05 Alpha & Omega Semiconductor, Ltd. Co-packaged high-side and low-side nmosfets for efficient dc-dc power conversion
TWI414138B (zh) * 2009-05-18 2013-11-01 Lite On Electronics Guangzhou 諧振轉換裝置及其同步整流電路
US20140054758A1 (en) * 2010-03-18 2014-02-27 Alpha And Omega Semiconductor Incorporated Stacked dual chip package having leveling projections
TW201424230A (zh) * 2012-12-03 2014-06-16 Delta Electronics Inc 電源系統及其中的功率模塊以及製作功率模塊的方法

Also Published As

Publication number Publication date
TW201613244A (en) 2016-04-01

Similar Documents

Publication Publication Date Title
US20160049876A1 (en) Single package synchronous rectifier
US9621044B2 (en) Zero voltage soft switching scheme for power converters
JP6425380B2 (ja) パワー回路およびパワーモジュール
WO2016067835A1 (ja) パワーモジュールおよびパワー回路
US20040135248A1 (en) Semiconductor device
US9922912B1 (en) Package for die-bridge capacitor
JP2011152011A (ja) 半導体装置及びそれを用いた電源装置
TWI425730B (zh) 具有完整漏源電壓鉗位元的功率開關裝置及限制耦合變壓器推拉式整流器之主開關場效應電晶體的最大漏源電壓的裝置及方法
CN105529939B (zh) 单独封装同步整流器
US10491096B2 (en) System and method for rapid current sensing and transistor timing control
US10893610B2 (en) Switching device driving unit
TWI568164B (zh) 單獨封裝同步整流器
JP2013093444A (ja) 高速スイッチング動作回路
US9041175B2 (en) Monolithic power converter package
JP2014195082A (ja) 電子回路
Hashimoto et al. A system-in-package (SiP) with mounted input capacitors for reduced parasitic inductances in a voltage regulator
JP6735375B2 (ja) スイッチング電源回路およびスイッチング素子
KR20160026393A (ko) 단일 패키지 동기 정류기
JP6903799B2 (ja) スイッチング素子
JP7161582B2 (ja) スイッチング素子
JP5818959B2 (ja) 半導体デバイス
KR102372016B1 (ko) 연속 전도 모드 동작을 위한 스위치 모드 전원공급장치
JP6496063B2 (ja) スイッチング電源回路およびスイッチング素子
JP6322253B2 (ja) 高速スイッチング動作回路を備えたワイヤレス給電装置およびａｃ／ｄｃ電源回路
JP2014030359A (ja) 電子回路