CN105529939B - 单独封装同步整流器 - Google Patents

单独封装同步整流器 Download PDF

Info

Publication number
CN105529939B
CN105529939B CN201410514567.0A CN201410514567A CN105529939B CN 105529939 B CN105529939 B CN 105529939B CN 201410514567 A CN201410514567 A CN 201410514567A CN 105529939 B CN105529939 B CN 105529939B
Authority
CN
China
Prior art keywords
mosfet
controller
switching device
chip tray
drain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410514567.0A
Other languages
English (en)
Other versions
CN105529939A (zh
Inventor
李承柱
詹姆斯朴
张晓天
潘恩伟
丁宇
金大钟
韦恩·F·英格
张光铭
王晓彬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Alpha and Omega Semiconductor Cayman Ltd
Original Assignee
Alpha and Omega Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Alpha and Omega Semiconductor Inc filed Critical Alpha and Omega Semiconductor Inc
Priority to CN201410514567.0A priority Critical patent/CN105529939B/zh
Publication of CN105529939A publication Critical patent/CN105529939A/zh
Application granted granted Critical
Publication of CN105529939B publication Critical patent/CN105529939B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/40137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/40139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous strap daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4901—Structure
    • H01L2224/4903—Connectors having different sizes, e.g. different diameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H01L2224/49431—Connecting portions the connecting portions being staggered on the semiconductor or solid-state body

Landscapes

  • Dc-Dc Converters (AREA)

Abstract

一种同步整流器包括一个分立开关器件和一个用于控制分立开关器件的控制器，分立开关器件和控制器都安装在一个公共晶片托盘上，并且封装在单独封装中。分立开关器件和控制器共同封装在单独封装中，在控制器端口和开关器件之间提供最短的连接路径，使控制器精确传感开关器件的电压，从而避免寄生电感效应，使控制器在精确的时间使能/禁止开关器件，从而改善功率耗散，提供工作效率。

Description

单独封装同步整流器
技术领域
本发明涉及电源中使用的同步整流器，具体涉及一种单独封装同步整流器。
背景技术
在特定电源限制下工作的电视（TV）、个人电脑（PC）等电子设备，均配备稳压电源，为电子设备高效工作提供必要的清洁、稳定电源。稳压电源将AC转换成DC或将DC转换成DC，进一步整流转换后的DC，为电子设备中不同的电路提供稳定电压。凭借技术上的先进性，电子设备上配置的功能也越来越多，从通信功能到自动化功能。因此，对于电源的功能要求也不断提高，例如较低的输入、输出电压、较高的电流、较快的瞬态响应等多种功能。为了满足这些需求，在稳压电源中引入了同步整流。
电子设备中常用的电源是交换式电源（SMPS）。SMPS将电源从主电路电源等源头，传输至TV、PC等电子设备的负载。SMPS通常分为两部分，初级侧连接到主电路电源，次级侧连接到负载。主电路AC输入和DC输入通过变压器转换到DC的不同级别，然后通过SMPS次级侧的交换式调制器/整流器进一步整流。利用异步整流（也称为无源整流）或同步整流（也称为有源整流），实现次级侧的DC电压整流。使用被动器件/开关，进行异步整流，使用有源器件/开关，进行同步整流。
异步整流器通常包括二极管，作为被动器件/开关，不能通过控制器同步，由于二极管的本质属性，二极管上升高的正向电压导致电流传导（通常称为正向偏置模式），因此这种整流称为异步整流。然而，二极管的正向传导损耗对于电源的整体功率损耗影响显著。为了获得更好的性能和效率，肖特基二极管被广泛使用。肖特基二极管与传统的二极管相比，具有较小的开断电压，导致反应迅速，功率损耗较小。并且，肖特基二极管与传统的二极管相比，具有较低的击穿电压，而且也很昂贵。此外，重负载需要过多的功率，无疑将使肖特基二极管的温度升高，为了散热，必须使用较大的散热器。
MOSFET称为有源开关，可通过控制器同步，由于MOSFET上电流的传导可以通过控制电路或集成电路（IC）控制，因此这种整流称为同步整流。同步整流器通常包括有源开关（通常为MOSFET）及其外部控制器，通过传感MOSFET上的电压，外部控制器打开/关闭MOSFET。然而，使用外部控制器时必须在距离印刷电路板（PCB）上MOSFET一定距离处放置控制器，MOSFET中以及沿PCB上电源线的寄生电感，会导致错误传感MOSFET上的电压。因此，控制器错误打开/关闭MOSFET，会缩短MOSFET的接通时间，产生功率损失。
因此，必须减少同步整流器中传感电压相关的缺点，实现功率的高效整流，以便为电子设备提供清洁、稳定的功率，使电子设备高效工作。
发明内容
本发明的目的在于提供一种同步整流器，改善现有技术中的一个或多个问题，或至少提出一种有效的可选方案，能够准确传感电压，改善电源的热性能，使电源更清洁、稳定，提高电源的效率，改善电源的功率密度，降低BOM，并且将单通道以及双通道封装在一个单一封装中，可以降低电源的总成本。
为了达到上述目的，本发明通过以下技术方案实现：一种同步整流器包含至少一分立开关器件以及至少一控制器，控制器用于传感开关器件上的电压，并根据传感电压使能/禁止开关器件，其特点是，分立开关器件和控制器安装在一个公共的晶片托盘上，并封装在一个单独的封装中。
一般来说，分立开关器件为双极结型晶体管（BJT）、金属氧化物半导体场效应晶体管（MOSFET）、绝缘栅双极晶体管（IGBT）和可控硅整流器（SCR）中的一种。
优选地，分立开关器件的至少一个端口焊接在公共晶片托盘上。
优选地，该端口为MOSFET的漏极，MOSFET具有底部漏极、顶部源极和顶部栅极。
较佳地，封装包括一个接地引线，MOSFET的源极通过多个接合引线或金属引线，连接到接地引线上。
较佳地，控制器包括一个接地端口，MOSFET的源极通过多个接合引线连接到接地端口。另外，控制器包括一个栅极驱动端口，MOSFET的栅极通过至少一接合引线连接到栅极驱动端口。
较佳地，控制器包括一个电压传感端口，电压传感端口通过一个向下引线连接到公共晶片托盘，或通过一接合引线连接到MOSFET的底部漏极。
较佳地，封装包括一个连接到公共晶片托盘的中间引线，电压传感端口通过一接合引线连接到中间引线上。
优选地，控制器与公共晶片托盘之间间隔至少一层非导电材料，以便使控制器和公共晶片托盘电绝缘。
优选地，封装包括一个包含公共晶片托盘的引线框，引线框通常镀有银或镍中的至少一种金属。
一般来说，封装为TO220、TO220F、TO252(DPAK)以及 TO263(D2PAK)中的一种。
较佳地，MOSFET为双漏极MOSFET，具有顶部栅极、顶部源极、底部漏极和顶部漏极，两个漏极之间相互电连接。
优选地，电压传感端口通过一接合引线连接到双漏极MOSFET的顶部漏极。
一种双通道同步整流器包括：
第一对第一分立开关器件和第一控制器，第一控制器用于传感第一分立开关器件上的电压，并根据横跨第一分立开关器件的传感电压使能/禁止第一分立开关器件；
第二对第二分立开关器件和第二控制器，第二控制器用于传感第二分立开关器件上的电压，并根据横跨第二分立开关器件的传感电压使能/禁止第二分立开关器件；
第一对第一分立开关器件和第一控制器安装在第一晶片托盘上，第二对第二分立开关器件和第二控制器安装在第二晶片托盘上，第一晶片托盘和第二晶片托盘封装在一个单独的封装中，其中第二晶片托盘和第二晶片托盘相互电绝缘。
一般来说，第一分立开关器件及第二分立开关器件都是双极结型晶体管（BJT）、金属氧化物半导体场效应晶体管（MOSFET）、绝缘栅双极晶体管（IGBT）和可控硅整流器（SCR）中的一种。
优选地，第一分立开关器件的至少一端，焊接在第一晶片托盘上；并且
第二分立开关器件的至少一端，焊接在第二晶片托盘上。
优选地，第一开关器件的端口为第一MOSFET的漏极；并且
第二开关器件的端口为第二MOSFET的漏极；第一MOSFET和第二MOSFET都具有底部漏极、顶部源极和顶部栅极。
较佳地，封装包含公共的接地引线，第一MOSFET的源极和第二MOSFET的源极通过多个接合引线或一个金属夹片，连接到公共接地引线上。
较佳地，第一控制器包含第一接地端口，第一MOSFET的源极通过多个接合引线或一个金属夹片连接到第一接地端口；并且
第二控制器包括第二接地端口，第二MOSFET的源极通过多个接合引线或一个金属夹片连接到第二接地端口。
较佳地，第一控制器包括第一栅极驱动端口，第一MOSFET的栅极通过一接合引线连接到第一栅极驱动端口上；并且
第二控制器包括第二栅极驱动端口，第二MOSFET的栅极通过一接合引线连接到第二栅极驱动端口上。
较佳地，第一控制器包括第一电压传感端口，第一电压传感端口通过向下的引线连接到第一晶片托盘，或者通过一接合引线连接到第一MOSFET的底部漏极；并且
第二控制器包括第二电压传感端口，第二电压传感端口通过向下的引线连接到第二晶片托盘，或者通过接合引线连接到第二MOSFET的底部漏极。
较佳地，封装包括连接到第一晶片托盘的第一传感引线，电压传感端通过一接合引线连接到第一传感引线；并且
封装包括连接到第二晶片托盘的第二传感引线，电压传感端通过一接合引线连接到第二传感引线。
优选地，第一控制器与第一晶片托盘之间间隔至少一层非导电材料，以便使第一控制器和第一晶片托盘电绝缘；并且
第二控制器与第二晶片托盘之间间隔至少一层非导电材料，以便使第二控制器和第二晶片托盘电绝缘。
优选地，封装包括一个包含第一晶片托盘的第一引线框以及一个包含第二晶片托盘的第二引线框，第一引线框和第二引线框相互电绝缘，第一引线框和第二引线框部分镀有银或镍中的至少一种金属。
一般来说，封装为TO220、TO220F和TO263(D2PAK)中的一种。
较佳地，第一MOSFET和第二MOSFET都是双漏极MOSFET，具有顶部栅极、顶部源极、底部漏极和顶部漏极，两个漏极之间相互电连接。
优选地，第一电压传感端口通过一接合引线连接到第一双漏极MOSFET的顶部漏极；并且
第二电压传感端口通过一接合引线连接到第二双漏极MOSFET的顶部漏极。
本发明与现有技术相比具有以下优点：可以准确传感开关器件上的电压，从而降低功率损耗，提高工作效率。而且，同步整流器单独封装减少了外部零件数量，便于缩小散热器尺寸，降低整体成本。此外，本发明所述的同步整流器提高了工作效率、热性能、功率密度、可制备性以及可靠性，降低了电源的整体系统成本。
附图说明
图1A表示一种传统的同步整流器，用在具有反馈转换器配置的SMPS中；
图1B表示一种传统的同步整流器，用在具有LLC共振（电感器-电感器-电容器）转换器配置的SMPS中；
图2表示与传统同步整流器有关的寄生电感效应；
图3A-3B所示的示意图，表示通过图1A所示的传统同步整流器实现的整流；
图3C-3D所示的示意图，表示通过图1B所示的传统同步整流器实现的整流；
图4表示依据本发明一个实施例的一种同步整流器；
图5表示依据本发明另一个实施例的一种同步整流器；
图6A表示图4所示的同步整流器用在具有反馈转换器配置的SMPS中；
图6B表示两个图4所示的同步整流器用在具有LLC共振转换器配置的SMPS中；
图6C表示图4所示的同步整流器用在具有LLC共振转换器配置的SMPS中；
图7表示通过本发明所述的同步整流器实现寄生电感效应的减弱；
图8A-8B所示的示意图，表示通过图6A所示的用在具有反馈转换器配置的SMPS中的同步整流器实现的整流；
图8C-8D所示的示意图，表示通过图6B所示的用在具有LLC共振转换器配置的SMPS中的同步整流器实现的整流；
图9A-9C表示在TO220, TO220F, TO252(DPAK) 和 TO263(D2PAK)半导体封装中制备图4所示的同步整流器的示意图；
图10A-10B表示在分裂TO220, 分裂 TO220F 和分裂 TO263(D2PAK)半导体封装中制备图4所示的同步整流器的示意图；
图11A-11B表示一种传统的MOSFET结构；
图12A-12B表示依据本发明的一个实施例，一种双漏极MOSFET结构；
图13表示依据本发明的另一个实施例的一种同步整流器；
图14A-14C表示在TO220F, TO252(DPAK) 和 TO263(D2PAK)半导体封装中制备图13所示的同步整流器的示意图；以及
图15A-15B表示在分裂TO220和分裂 TO263(D2PAK)半导体封装中制备具有双通道的图13所示的同步整流器的示意图。
具体实施方式
以下结合附图，通过详细说明一个较佳的具体实施例，对本发明做进一步阐述。
本发明中所述的 “封装”是指用于包装半导体晶圆和/或电子元件所用的半导体封装。本发明中所述的“晶片托盘”是指晶片裸盘，在一个半导体封装中半导体晶片/晶圆安装在上面。
上述定义作为本领域中详细说明的附加内容。
文中所用的术语仅用于说明特定实施例，并不用于局限本发明。除非特别说明，否则文中所用的单数形式“一个”、“一种”和“那种”也可以包括复数形式。术语 “包括”、“包含”和“具有”是包含在内的，因此要具体指明具体的特征、整体、操作、成分和/或零件，但不排除添加一个或多个其他征、整体、操作、成分、零件和/或组件。除非特别声明有性能要求，否则文中所述的方法步骤、流程和操作不是必须用于所述性能要求的。还应明确，本发明也可以采用额外或可选工艺。
当一个元件或层被称为“在……上”、 “安装到”、“连接到”或“耦合到”另一个元件或层上时，是指直接在……上、安装、连接或耦合到其他元件或层上，或者存在中间元件或层。与之相反，当一个元件被称为“直接在……上”、“直接安装到”、“直接连接到”或“直接耦合到”另一个元件或层上时，没有其他中间元件或层。描述元件之间关系的其他词语应以一种类似的方式解释（例如，“之间”与 “紧挨着”，“附近”与 “紧邻”等）。文中所用的术语“和/或”包括一个或多个相关名目的任意和全体组合。
虽然文中所用的词语第一、第二、第三等表示各个元件、零件、区域、层和/或部分，但是这些元件、零件、区域、层和/或部分不仅限于这些词语。所用词语仅用于区分元件、零件、区域、层和/或部分与另一个区域、层或部分。除非特别声明，否则文中所用的“第一”、“第二”等词语及其他数词并非指一个序列或顺序。因此，在不偏离实施例意图的前提下，下文中的第一元件、零件、区域、层或部分也可以认为是第二元件、零件、区域、层或部分。
文中所用的表述“至少”或“至少一个”是指使用一个或多个元件或组件，就像本发明的实施例中所用的那样，实现一个或多个所需目标或结果。
SMPS通常分为两部分，初级侧连接到主电路电源，次级侧连接到负载。主电路AC输入通过变压器转换成DC，然后通过SMPS的次级侧所含的开关稳压器/整流器进一步整流。
参见图1A，表示的是含有反馈转换器配置的SMPS中所用的传统的同步整流器。反馈转换器配置包括一个反馈控制器103、一个有源开关/MOSFET 104以及在初级侧含有电阻器（R）、电容器（C）和二极管（Di）的减振器电路105；同步整流器包括一个开关/MOSFET 101和开关101的控制器102，以及一个在次级侧的输出电容器（Cout）。控制器102包括电压传感端（SEN）、栅极驱动端（DRV）、接地端（GND）和电源端（VCC）。电压传感端（SEN）连接到MOSFET101的漏极端（D），栅极驱动端（DRV）连接到MOSFET101的栅极端（G），接地端（GND）连接到MOSFET 101的源极端（S），源极端（S）进一步连接到系统接地端。变压器106的初级电压用VPT表示，变压器106的次级电压用VST表示。初级侧中的AC或DC输入电压（Vin）通过变压器106转换成DC或不同级别的DC，通过次级侧的同步整流器进一步整流，以提供调制的DC输出（Vout）。
当变压器106的次级电压（VST）为正时，MOSFET 101的源极端（S）和漏极端（D）上的本征体二极管正向偏置，接通体二极管，因此MOSFET 101的漏极电压（VD）低于地电压。然后，控制器102触发栅极端（G），接通开关101，使电流（IS）开始流入次级侧。在MOSFET 101的接通时间内，MOSFET 101的漏极端（D）和源极端（S）上的电压也称为开断电压（VDS），取决于MOSFET 101的接通电阻（RDSON）以及电流（IS）级别，VDS = RDSON×IS。
当变压器106的次级电压（VST）接近地电压时，控制器102断开开关101，电流（IS）停止流动。此外，当次级电压（VST）高于0V时，控制器102继续保持开关101断开。
参见图1B，表示的是含有LLC共振（电感器-电感器-电容器）转换器配置的SMPS中所用的传统的同步整流器。LLC共振转换器配置包括LLC共振控制器115、两个开关/MOSFET116和MOSFET 117构成一个半桥，以及在初级侧的电感器（L）和电容器（C）；第一同步整流器包括开关/MOSFET 111和开关111的控制器112，第二同步整流器包括开关/MOSFET113和开关113的控制器114，以及在次级侧的输出电容器（Cout）。
控制器112包括电压传感端（SEN1）、栅极驱动端（DRV1）、接地端（GND1）和电源端（VCC1）。电压传感端（SEN1）连接到MOSFET 111的漏极端（D1），栅极驱动端（DRV1）连接到MOSFET111的栅极端（G1），接地端（GND1）连接到MOSFET 111的源极端（S1），源极端（S1）进一步连接到系统接地端。控制器112通过漏极端MOSFET 111漏极端（D1）的电压传感端（SEN1），传感电压（VSEN1），同时接地参考值可用于控制器112，通过接地端（GND1）连接到MOSFET 111的源极端（S1）。
第二同步整流器的控制器114包括电压传感端（SEN2）、栅极驱动端（DRV2）、接地端（GND2）和电源端（VCC2）。电压传感端（SEN2）连接到MOSFET 113的漏极端（D2），栅极驱动端（DRV2）连接到MOSFET113的栅极端（G2），接地端（GND2）连接到MOSFET 113的源极端（S2），源极端（S2）进一步连接到系统接地端。变压器118的初级电压表示为VPT，变压器118的次级电压表示为VST1和VST2。控制器114的传感电压（VSEN2）通过电压传感端（SEN2）连接至MOSFET 113漏极端（D2），同时接地参考值可用于控制器114，通过接地端（GND2）连接到MOSFET 113的源极端（S2）。较高级别的初级侧DC输入电压（Vin），通过变压器118转换成较低级别的DC，并通过第一同步整流器和第二同步整流器进一步整流，以提供稳定的DC输出（Vout）。
参见图2，表示的是与传统同步整流器有关的寄生电感效应。MOSFET封装中的接合引线提高了封装内的寄生电感，例如沿漏极（D）接合引线的寄生电感（LD2），以及MOSFET封装内沿源极（S）接合引线的寄生电感（LS2）。封装内接合引线产生的寄生电感取决于引线长度、宽度、厚度以及材料，由于半导体晶片与封装之间必须存在一段最小的物理距离，因此该寄生电感不可避免。进一步，在MOSFET 101外部使用控制器102，必须将控制器102置于在印刷电路板（PCB）上与MOSFET间隔一段预定义距离处，这会使得沿控制器102的传感点和MOSFET101的漏极和源极之间的PCB轨道，寄生电感升高，例如沿漏极端（D）和电压传感端（SEN）之间轨道的寄生电感（LD1）以及在PCB上，沿源极端（S）和接地端（GND）之间轨道的寄生电感（LS1）。
控制器102传感MOSFET 101的漏极（D）和源极端（S）之间，穿过MOSFET 101的电压，根据传感电压，接通/断开MOSFET。控制器102通过漏极端MOSFET 101的漏极（D）端上的电压传感端（SEN）传感电压（VSEN），同时通过接地端（GND）连接到MOSFET101的源极端（S），接地参考值可用于控制器102。然而，寄生电感（LD1、LD2、LS1、LS2）会导致对MOSFET 101上的电压传感不准确。寄生电感（LD1、LD2、LS1、LS2）除了纯漏源电压（VDS）之外，还引入寄生电压降（Voff），导致传感电压（VSEN）不准确， 传感电压（VSEN）可按如下方式计算：
VSEN =-VDS-(LD1+LD2+LS1+LS2)×d(IS)/dt，
因此VSEN =- VDS+Voff，其中Voff =-（LD1+LD2+LS1+LS2）×d(IS)/dt。
当次级侧的电流（IS）减小时，寄生电压降（Voff）的正值使得电压（VSEN）高于实际的漏源电压（VDS）。该升高的传感电压（VSEN）会使控制器102错误地较早断开MOSFET 101，从而导致MOSFET的接通时间减少。MOSFET的接通时间减少会增大MOSFET 101的平均电压降。虽然，如上所述，在MOSFET 101的断开时间内，MOSFET 101的本征体二极管接通，由体二极管的正向电压降导致的平均开断电压升高，会造成巨大的能量损失。
参见图3A-3B，表示的是图1A所示的传统的同步整流器实现整流后获得的波形。反馈转换器在断续导通模式（DCM）下工作，其中转换器次级侧中的电流被间歇性闭锁，在连续导通模式（CCM）中，其中转换器次级侧的电流连续流动，不被MOSFET 101的断开而中断。如图3A-3B所示，反馈转换器第二侧中的电流（IS）波形，在DCM模式下工作时表现为直角三角形，在CCM模式下工作时表现为梯形。当初级侧MOSFET 104断开时，电流（IS）突然开始流动，同步整流器MOSFET 101的本征体二极管正向偏置，使传感电压（VSEN）的值为负。当传感电压（VSEN）低于第一阈值电压Vth1时，控制器102在延时（tdON）之后接通MOSFET 101。MOSFET 101的接通时间内的寄生电压降（Voff）可按如下方式计算：
Voff= -(LD1+LD2+LS1+LS2)×d(IS)/dt，
其中由于d(Is)/dt的值为负，因此Voff值为正。
当传感电压（VSEN）达到第二阈值电压Vth2时，控制器102断开MOSFET 101。然而，寄生电压降（Voff）的存在使传感电压（VSEN）比真实水平高Voff，从而使控制器102错误地过早断开MOSFET 101。如图8A-8B所示，其中传感电压（VSEN）遵循虚线，而不是下面的实线，因此控制器102错误地提前了一段tON_inc时间断开MOSFET 101，导致功率损失。
参见图3C-3D，波形表示图1B所示的传统的同步整流器实现的整流。通常来说，LLC共振转换器通过改变频率，在边界传导模式（BCM）下工作。然而，对于轻载来说，LLC共振转换器在断续传导模式（DCM）下工作，其中转换器次级侧中的电流间歇性闭锁，对于重载来说，LLC共振转换器在连续传导模式（CCM）下工作，其中转换器第二侧中的电流连续流动，不会被MOSFET 111和MOSFET113的断开而中断。如图3C-3D所示，LLC共振转换器次级侧中的电流（IS）波形作为DCM操作中的钳位正弦曲线，以及CCM操作中的变形正弦曲线。当初级侧MOSFET 116接通时，次级侧MOSFET 111被触发，当初级侧MOSFET 117接通时，次级侧MOSFET113被触发。当初级侧MOSFET 116和MOSFET117中的其中一个断开时，电流（IS）开始平滑流动，第一同步整流器的MOSFET 111和第二同步整流器的MOSFET113的本征体二极管的正向偏置，使传感电压（VSEN1、VSEN2）的值为负。当传感电压（VSEN1、VSEN2）低于第一阈值电压Vth1时，控制器112和控制器114在一段延时（tdON）之后，分别接通MOSFET111和MOSFET113。MOSFET111和MOSFET113的接通时间内，寄生电压降（Voff）可以按以下方式计算：
Voff (t)=-(LD1+LD2+LS1+LS2)×d(IS)/dt，
其中IS的正弦曲线波形用IS×sin（wt）表示，使Voff (t)具有余弦波形，用-(LD1+LD2+LS1+LS2)×IS×w×cosin(wt)表示。
当传感电压（VSEN1、VSEN2）达到第二阈值电压Vth2时，控制器112和控制器114分别断开MOSFET111和MOSFET113。然而，寄生电压降（Voff (t)）的存在会使传感电压（VSEN1、VSEN2）比真实水平高Voff(t)，从而使控制器112和控制器114过早地错误断开MOSFET 111和MOSFET113。如图8C-8D所示，其中传感电压（VSEN1、VSEN2）遵循虚线，而不是下方的实线，从而使控制器112和控制器113错误地提前一段时间tON_inc断开MOSFET111和MOSFET113，导致能量损失。
因此，为了克服上述局限，本发明提出了一种同步整流器，可以精确传感MOSFET上的纯漏源电压，避免因不正常的电压传感造成的能量损失。
参照附图及实施例，将详细介绍本发明所述的同步整流器。实施例并不局限本发明的范围。本说明仅与本发明脉动衰减器及其建议的应用的示例和较佳实施例有关。
参照以下说明的非限制性实施例，解释说明文中的实施例以及不同的特点及优势细节。对众所周知的零件及处理工艺不再进行说明，以免造成混淆。所用的示例仅用于更好地理解、实施本发明的实施例，本领域的技术人员可以进一步实施实施例。因此，示例不应作为实施例范围的局限。
参见图4，表示的是依据本发明一个实施例，一种同步整流器403。整流器403包括分立开关器件401和控制器402，封装在一个单独封装中。分立开关器件包括但不限于双极结型晶体管（BJT）、金属氧化物半导体场效应晶体管（MOSFET）、绝缘栅双极晶体管（IGBT）和可控硅整流器（SCR）。本发明所述的同步整流器403参照用作开关器件的MOSFET，仅为了便于解释说明。开关器件包括但不限于MOSFET，这仅用于解释说明，不用于局限，与上述不同的开关器件也可以用于本发明所述的同步整流器，这都属于本发明的范围。封装的漏极端用K（阴极）表示，封装的源极端用A（阳极）表示，封装的电源端用VCC表示，为控制器402提供电源。控制器402传感MOSFET 401上的电压，根据传感电压，使能/禁止MOSFET 401。控制器402包括电压传感端（SEN）、栅极驱动端（DRV）、接地端（GND）和功率端（VCC）。电压传感端（SEN）直接连接到MOSFET 401的漏极（D）极，栅极驱动端（DRV）直接连接到MOSFET 401的栅极（G），接地端（GND）直接连接到MOSFET 401的源极（S），源极（S）通常通过A进一步连接到系统接地端。
参见图5，表示的是依据本发明的另一个实施例，一种双通道同步整流器505。整流器包括第一对第一分立开关器件/MOSFET 501和第一控制器502，以及第二对第二分立开关器件/MOSFET 503和第二控制器504，封装在一个单独封装中，作为双通道同步整流器。第一控制器502和第二控制器504分别传感第一MOSFET 501和第二MOSFET503的电压，并根据传感电压，使能/禁止第一MOSFET 501和第二MOSFET503。封装的第一通道的漏极端用K1表示，封装的第一通道的源极端用A表示，封装的第一通道的电源端用VCC1表示；封装的第二通道的漏极端用K2表示，封装的第二通道的源极端用A表示，封装的第二通道的电源端用VCC2表示。VCC1和 VCC2连接到PCB外部的LCC共振转换器的输出端Vout。
第一对的第一控制器502包括第一电压传感端（SEN1）、第一栅极驱动端（DRV1）、第一接地端（GND1）和第一电源端（VCC1）。第一电压传感端（SEN1）直接连接到第一MOSFET 501的漏极（D1），第一栅极驱动端（DRV1）直接连接到第一MOSFET 501的栅极（G1），第一接地端（GND1）直接连接到第一MOSFET 501的源极（S1），源极（S1）通常通过A（COM）进一步连接到系统接地端。
第二对的第二控制器504包括第二电压传感端（SEN2）、第二栅极驱动端（DRV2）、第二接地端（GND2）和第二电源端（VCC2）。第二电压传感端（SEN2）直接连接到第二MOSFET 503的漏极（D2），第二栅极驱动端（DRV2）直接连接到第二MOSFET 503的栅极（G2），第二接地端（GND2）直接连接到第二MOSFET 503的源极（S2），源极（S2）通常通过A（COM）进一步连接到系统接地端。
参见图6A-6B，分别表示用在具有反馈转换器601配置的SMPS中的图4所示的一个同步整流器，以及用在具有LLC共振转换器602配置的SMPS中的图4所示的两个同步整流器。如图6B所示，具有LLC共振转换器的SMPS需要2个图4所示的同步整流器403。还可选择，图5所示的双通道同步整流器505可以与具有LLC共振转换器602的SMPS共同使用，如图6C所示。初级侧中具有较高级别的DC输入电压（Vin）通过变压器转换成较低级别的DC，并通过封装在单独封装中的同步整流器，进一步整流，或者在使用图4所示的一对同步整流器的情况下，通过两个单独封装进一步整流，在次级侧中，提供洁净、稳定的DC输出（Vout）。
参见图7，表示通过本发明所述的同步整流器实现缓和寄生电感效应。控制器402通过直接连接到MOSFET漏极（D）的电压传感端（SEN）传感电压（VSEN），同时接地参考值直接连接到MOSFET 401源极（S）的接地端（GND），可用于控制器402。因此，MOSFET 401和控制器402封装在一个单独封装中，在控制器402的部分和MOSFET 401之间提供最短的连接路径，使控制器402传感MOSFET 401的漏极（D）和源极（S），从而传感MOSFET 401上的纯漏源电压，不受寄生电感的影响，因此电压（VSEN）的真实传感可以表示为：
VSEN =-VDS。
真实传感的电压（VSEN）使控制器402在精确的时刻断开MOSFET 401，从而延长了MOSFET 401的导通时间。MOSFET 401的长导通时间，可以降低MOSFET 401的平均电压降，从而改善功率耗散，提高效率。
与之类似，第一控制器502的传感电压（VSEN1）通过第一电压传感端（SEN1）直接传递到第一MOSFET 501的漏极（D1），同时接地参考值可以通过直接连接到第一MOSFET 501源极（S1）的第一接地端（GND1），用于第一控制器502；第二控制器504的传感电压（VSEN2）通过第二电压传感端（SEN2）直接传递到第二MOSFET 503漏极（D2）的，同时接地参考值可以通过直接连接到第二MOSFET 503源极（S2）的第二接地端（GND2），用于第二控制器504。
因此，第一MOSFET 501和第二MOSFET503以及第一控制器502和第二控制器504封装在一个单独封装中，在控制器502和控制器504的部分以及第一MOSFET 501和第二MOSFET503之间分别提供最短的连接路径，使控制器502和控制器504分别传感MOSFET 501的漏极（D）和MOSFET503的源极（S），从而传感MOSFET 501和MOSFET503上的纯漏源电压，不受寄生电感的影响，导致电压（VSEN1、VSEN2）的真实传感。真实传感的电压（VSEN1、VSEN2）使控制器502和控制器504在精确的时刻断开MOSFET 501和MOSFET 503，从而延长了MOSFET 501和MOSFET 503的导通时间。MOSFET 501和MOSFET 503的长导通时间，可以降低MOSFET 501和MOSFET 503的平均电压降，从而改善功率耗散，提高效率。
参见图8A-8B，表示的是通过具有图6A所示反馈转换器配置的SMPS中所用的同步整流器，实现整流的波形。图8A-8B表示在反馈转换器次级侧中的电流（IS）波形。当传感电压（VSEN）达到第二阈值电压Vth2时，控制器402断开MOSFET 401。控制器402的电压传感端（SEN）直接连接到MOSFET 401的漏极（D）上，确保消除寄生电压降（Voff）的效应，使电压（VSEN）可以精确传感。如图8A-8B所示，与遵循虚线的传统的同步整流器不同，传感电压（VSEN）遵循实线，表示使导通时间增加了tON_inc，从而使控制器402在精确的时间断开MOSFET401，从而改善功率耗散，提高效率。
参见图8C-8D，表示的是通过具有图6B所示LLC共振转换器配置的SMPS中所用的同步整流器，实现整流的波形。图8C-8D表示在LLC共振转换器第二侧中的电流（IS）波形。当传感电压（VSEN1、VSEN2）达到第二阈值电压Vth2时，控制器502和控制器504分别断开MOSFET501和MOSFET503。第一控制器502的第一电压传感端（SEN1）直接连接到MOSFET 501的漏极（D1）上，第二控制器（504）的第二电压传感端（SEN2）直接连接到MOSFET 503的漏极（D2）上，确保消除寄生电压降（Voff）的效应，使电压（VSEN1、VSEN2）可以精确传感。如图8C-8D所示，与遵循虚线的传统的同步整流器不同，传感电压（VSEN1、VSEN2）遵循实线，表示使导通时间增加了tON_inc，从而使控制器502和控制器504在精确的时间分别断开MOSFET501和MOSFET503，从而改善功率耗散，提高效率。
参见图9A-9C，结合图4所示的同步整流器，图4所示的同步整流器为TO220、TO220F、TO252(DPAK)和TO263(D2PAK)半导体封装中的一种制成。半导体封装包括一个在封装中具有公共晶片托盘的引线框以及外部电源引线（VCC）、外部中间引线（K）和外部接地引线（A），其中中间引线（K）连接到封装内的公共晶片托盘上。MOSFET 401具有底部漏极（D）、顶部源极（S）以及顶部栅极（G）。底部漏极（D）焊接在公共晶片托盘上，控制器402的电压传感端（SEN）通过向下引线连接到公共晶片托盘，或者通过接合引线连接到MOSFET 401的底部漏极（D），从而提供最短的漏极传感路径（901），用于传感MOSFET 401漏极（D）处的电压（VSEN）。还可选择，控制器402的电压传感端（SEN）通过接合引线连接到封装的中心引线（K）。MOSFET 401的栅极（G）通过至少一个接合引线，连接到控制器402的栅极驱动端（DRV）。MOSFET 401的源极（S）通过多个接合引线，连接到控制器402的接地端（GND），从而提供最短的源极传感路径902。另外，MOSFET 401的源极（S）通过多个接合引线连接到接地引线（A）。利用一层非导电材料，将控制器402连接到公共晶片托盘，使控制器与公共晶片托盘电绝缘。在控制器402连接到公共晶片托盘的一侧涂覆一层额外的非导电材料。引线框部分电镀银或镍，以便具有更好的引线可焊性。通常来说，外部电源引线（VCC）电镀银，外部接地引线（A）电镀镍。
参见图10A-10B，结合图5所示的同步整流器，图5所示的同步整流器由TO220、TO220F和TO263(D2PAK)半导体封装中的一种制成。半导体封装包括一个具有分裂晶片托盘的分裂引线框1003，分裂晶片托盘包括在封装内的第一晶片托盘1003-1和第二晶片托盘1003-2，以及外部第一电源引线（VCC1）、外部第二电源引线（VCC2）、外部第一传感引线（K1）、外部第二传感引线（K2）以及外部公共接地引线（ACOMM），其中第一传感引线（K1）连接到第一晶片托盘，第二传感引线（K2）连接到封装内的第二晶片托盘。两个引线之间的空间具有宽度间距1004。第一MOSFET501和第二MOSFET 503都具有底部漏极（D1、D2）、顶部源极（S1、S2）和顶部栅极（G1、G2）。第一MOSFET 501的底部漏极（D1）焊接在第一晶片托盘上，第一控制器502的第一电压传感端（SEN1）通过向下引线连接到第一晶片托盘，或者通过接合引线连接到第一MOSFET 501的底部漏极（D1），从而提供最短的漏极传感路径1001，用于传感第一MOSFET 501的漏极（D1）处的电压（VSEN1）。还可选择，第一控制器502的第一电压传感端（SEN1）通过接合引线连接到封装的第一传感引线（K1）。第二MOSFET 503的底部漏极（D2）焊接在第二晶片托盘上，第二控制器504的第二电压传感端（SEN2）通过向下引线连接到第二晶片托盘，或者通过接合引线连接到第二MOSFET 503的底部漏极（D2），从而提供最短的漏极传感路径（1001），用于传感第二MOSFET 503的漏极（D1）处的电压（VSEN2）。还可选择，第二控制器504的第二电压传感端（SEN2）通过接合引线连接到封装的第二传感引线（K2）。第一MOSFET 501的栅极（G1）通过至少一个接合引线连接到第一控制器502的第一栅极驱动端（DRV1），第二MOSFET 503的栅极（G2）通过至少一个接合引线连接到第二控制器504的第二栅极驱动端（DRV2）。第一MOSFET 501的源极（S1）通过多个接合引线连接到第一控制器502的第一接地端（GND1），从而提供最短的源极传感路径1002。另外，第一MOSFET 501的源极（S1）通过多个接合引线连接到公共接地引线（ACOMM）。第二MOSFET 503的源极（S2）提供多个接合引线连接到第二控制器504的第二接地端（GND2），从而提供最短的源极传感路径1002。另外，第二MOSFET 503的源极（S2）通过金属夹片1005或多个接合引线连接到公共接地引线（ACOMM）。利用一层非导电材料，将第一控制器 502连接到第一晶片托盘上，使第一控制器502与第一晶片托盘电绝缘，利用一层非导电材料，将第二控制器 504连接到第二晶片托盘上，使第二控制器504与第二晶片托盘电绝缘。控制器502的侧面涂覆一层额外的非导电材料附连到第一晶片托盘，控制器504的侧面涂覆一层额外的非导电材料附连到第二晶片托盘。引线框部分电镀银或镍，以便具有更好的引线可焊性。通常来说，第一和第二外部电源引线（VCC1、VCC2）电镀银，外部公共接地引线（ACOMM）电镀镍。
参见图11A-11B，表示的是一种传统的MOSFET结构。该传统的MOSFET在底部具有漏极（D），在MOSFET的硅晶片顶部具有源极（S）以及栅极（G）。底部漏极（D）通常利用导电粘附材料，连接到封装引线框的公共晶片载片台上。如上所述，图4所示的同步整流器包括具有顶部栅极（G）、顶部源极（S）和底部漏极（D）的MOSFET401，MOSFET401焊接在公共晶片托盘上，控制器402具有通过向下引线，连接到公共晶片托盘上的电压传感端（SEN）。与之类似，图5所示的同步整流器也包括具有顶部栅极（G1、G2）、顶部源极（S1、S2）和底部漏极（D1、D2）的第一MOSFET501和第二MOSFET503，第一MOSFET501和第二MOSFET503分别焊接在第一晶片托盘和第二晶片托盘上；第一控制器502具有第一电压传感端（SEN1），通过向下引线连接到第一晶片托盘，第二控制器504具有第二电压传感端(SEN2)，通过向下引线连接到第二晶片托盘。MOSFET401以及MOSFET501和MOSFET503包括传统的MOSFET结构。在图4和图5所示的同步整流器的半导体封装中使用传统MOSFET的缺点在于，如果半导体封装分层，那么向下引线会受到严重影响。分层会使接合引线烧灼、金球脱落、破裂以及类似的会对整流器造成严重损伤的结果。
参见图12A-12B，表示的是依据本发明的一个实施例，一种双漏极MOSFET结构。这种双漏极MOSFET用于削弱涉及传统MOSFET分层有关的缺点。双漏极MOSFET包括顶部栅极（G）、顶部源极（S）、底部漏极（D）以及一个额外的顶部漏极垫（DT）。额外的顶部漏极垫（DT）电连接到双漏极MOSFET的硅晶片中的底部漏极（D），并且具有与底部漏极（D）相同的电压水平。
参见图13，表示的是依据本发明的另一个实施例，一种同步整流器。该整流器包括一个分立开关器件1301和一个封装在单独半导体封装中的控制器1302。封装的漏极端用K（阴极）表示，封装的源极端用A（阳极）表示，封装的电源端用VCC表示，VCC为控制器1302供电。控制器1302包括电压传感端（SEN）、栅极驱动端（DRV）、接地端（GND）以及电源端（VCC）。分立开关器件1301包括双漏极MOSFET结构，如图12A-12B所示。控制器1302传感双漏极MOSFET1301上的电压，根据传感电压，使能/禁止双漏极MOSFET 1301。电压传感端（SEN）直接连接到MOSFET 1301的顶部漏极（DT），栅极驱动端（DRV）直接连接到MOSFET 1301的栅极（G），接地端（GND）直接连接到MOSFET 1301的源极（S），源极(S)通过A进一步连接到系统接地端。在接通操作时，负载电流通过双漏极MOSFET 1301的源极（S）、底部漏极（D）以及额外的顶部漏极（DT），从A流至K。
控制器1302的传感电压（VSEN）通过电压传感端（SEN）直接连接到双漏极MOSFET1301的顶部漏极（DT）上，同时，用于控制器1302的接地参考值通过接地端（GND）直接连接到双漏极MOSFET 1301的顶部源极（S）上。因此，双漏极MOSFET 1301以及共同封装在一个单独封装中的双漏极MOSFET 1301和控制器1302，在控制器1302和双漏极MOSFET 1301之间提供最短的连接路径，使控制器1302传感双漏极MOSFET 1301的漏极（DT）和源极（S），从而不受寄生电感的影响，传感MOSFET 1301上的纯漏源电压。真实传感电压（VSEN）使控制器1302在精确的时间断开MOSFET 1301，从而延长MOSFET 1301的导通时间。
参见图14A-14C，结合图13所示的同步整流器为TO220F、TO222(DPAK)和TO263(D2PAK)半导体封装中的一种制成。该半导体封装包括一个在封装内具有公共晶片托盘的引线框以及外部电源引线（VCC）、外部中间引线（K）和外部接地引线（A），其中中间引线（K）连接到封装内的公共晶片托盘上。MOSFET为双漏极MOSFET 1301，具有底部漏极（D）、顶部源极（S）、顶部栅极（G）和额外的顶部漏极衬垫（DT）。底部漏极（D）焊接在公共晶片托盘上，控制器1302的电压传感端（SEN）通过接合引线连接到双漏极MOSFET 1301额外的顶部漏极（DT）上，从而提供最短的漏极传感路径（1401），用于传感双漏极MOSFET 1301顶部漏极（DT）处的电压（VSEN）。还可选择，控制器1302的电压传感端（SEN）可以通过接合引线连接到封装的中间引线（K）。双漏极MOSFET 1301的栅极（G）通过至少一个接合引线连接到控制器1302的栅极驱动端（DRV）。双漏极MOSFET 1301的源极（S）通过多个接合引线连接到控制器1302的接地端（GND），从而提供最短的源极传感路径。进一步，双漏极MOSFET 1301的源极（S）通过多个接合引线连接到接地引线（A）。利用一层非导电材料，将控制器1302连接到公共晶片托盘上，使控制器1302与公共晶片托盘电绝缘。在控制器1302连接公共晶片托盘的一侧，再涂覆一层额外的非导电材料。引线框部分电镀银或镍，以便具有更好的可焊性。通常来说，外部电源引线（VCC）电镀银，外部接地引线（A）电镀镍。
参见图15A-15B，结合图13所示的具有双通道的同步整流器的接线示意图，分裂TO220F和分裂TO263(D2PAK)半导体封装中的一种制成。该半导体封装包括一个具有分裂晶片托盘由封装内第一晶片托盘1503-1和第二晶片托盘1503-2构成的分裂引线框1503，以及外部第一电源引线（VCC1）、外部第二电源引线（VCC2）、外部第一传感引线（K1）、外部第二传感引线（K2）以及外部公共接地引线（ACOMM），其中第一传感引线（K1）连接到第一晶片托盘，第二传感引线（K2）连接到封装内的第二晶片托盘。两引线之间间隔足够的距离1504。整流器包括第一对第一分立开关器件1301和第一控制器1302，以及封装在一个单独封装中的第二对第二分立开关器件1303和第二控制器1304，以提供双通道同步整流器，其中第一分立开关器件1301和第二分立开关器件1303由双漏极MOSFET构成。第一MOSFET1301和第二 MOSFET1303分别具有底部漏极（D1、D2）、顶部源极（S1、S2）和顶部栅极（G1、G2）以及额外的顶部漏极衬垫（DT1、DT2）。第一MOSFET 1301的底部漏极（D1）焊接在第一晶片托盘上。第一控制器1302的第一电压传感端（SEN1）通过接合引线，连接到第一双漏极MOSFET 1301的顶部漏极（DT1）上，从而提供最短的漏极传感路径，以便传感第一MOSFET 1301的顶部漏极（DT1）处的电压（VSEN1）。还可选择，第一控制器1302的第一电压传感端（SEN1）通过接合引线，连接到封装的第一传感引线（K1）。第二MOSFET 1303的底部漏极（D2）焊接在第二晶片托盘上，第二控制器1304的第二电压传感端（SEN2）通过接合引线，连接到第二MOSFET 1303的顶部漏极（DT2），从而提供最短的漏极传感路径1501，用于传感第二MOSFET 1303的顶部漏极（DT2）处的电压（VSEN2）。还可选择，第二控制器1304的第二电压传感端（SEN2）通过接合引线连接到封装的第二传感引线（K2）。第一双漏极MOSFET 1301的栅极（G1）通过至少一个接合引线，连接到第一控制器1302的第一栅极驱动端（DRV1），第二双漏极MOSFET 1303的栅极（G2）通过至少一个接合引线，连接到第二栅极驱动端（DRV2）。第一双漏极MOSFET 1301的源极（S1）通过多个接合引线，连接到第一控制器1302的第一接地端（GND1），从而提供最短的源极传感路径。进一步，第一双漏极MOSFET 1301的源极（S1）通过金属夹片1505或多个接合引线（图中没有表示出），连接到公共接地引线（ACOMM）。第二双MOSFET1303的源极（S2）通过多个接合引线连接到第二控制器1304的第二接地端（GND2），从而提供最短的源极传感路径。进一步，第二MOSFET1303的源极（S2）通过金属夹片1505或多个接合引线（图中没有表示出），连接到公共接地引线（ACOMM）。利用一层非导电材料，将第一控制器1302连接到第一晶片托盘，使第一控制器1302与第一晶片托盘电绝缘，利用一层非导电材料，将第二控制器1304连接到第二晶片托盘，使第二控制器1304与第二晶片托盘电绝缘。控制器1302靠近第一晶片托盘的一侧涂覆一层额外的非导电材料；控制器1304第二晶片托盘的一侧涂覆一层额外的非导电材料。引线框部分电镀银或镍，以具有良好的引线可焊性。通常来说，第一外部电源引线和第二外部电源引线（VCC1、VCC2）电镀银，外部公共接地引线（ACOMM）电镀镍。
因此，本发明所述的同步整流器在一个单独封装中具有开关器件及其控制器，可以准确传感开关器件上的电压，从而降低功率损耗，提高工作效率。而且，同步整流器单独封装减少了外部零件数量，便于缩小散热器尺寸，降低整体成本。此外，本发明所述的同步整流器提高了工作效率、热性能、功率密度、可制备性以及可靠性，降低了电源的整体系统成本。
典型实施例的上述说明充分展示了实施例的普适性，利用现有知识，这些典型实施例可轻松更改和/或适用于不同的应用，无需背离普遍概念，因此这些适应和修正应认为并且旨在理解为属于上述实施例等效的意义和范围内。应理解文中所用的措辞或术语仅用于解释说明，不用于局限。因此，虽然根据较佳实施例，本发明提出了各种实施例，但是本领域的技术人员应明确文中的实施例进行修正后，仍属于本发明上述实施例的意义和范围内。

Claims (12)

1.一种同步整流器，其特征在于，包含：
至少一分立开关器件以及至少一控制器，控制器用于传感所述分立开关器件的电压，并根据分立开关器件传感电压，使能/禁止所述的分立开关器件，其中所述的分立开关器件及所述的控制器安装在一个半导体封装引线框的一个公共晶片托盘上，且封装在一个单独封装中，通过至少一层非导电材料，将所述的控制器粘接到所述的公共晶片托盘，所述的控制器与所述的公共晶片托盘电绝缘，所述的分立开关器件的至少一电极终端焊接在所述的公共晶片托盘上，所述的同步整流器连接到位于开关模式电源变压器的次级侧，所述的分立开关器件为BJT、MOSFET、IGBT以及SCR中的一种；
所述的至少一电极终端为MOSFET的底部漏极，MOSFET具有底部漏极、顶部源极和顶部栅极，所述的底部漏极连接到位于开关模式电源变压器的次级侧；
所述的单独封装包括一个接地引线，所述的MOSFET的源极通过多个接合引线或金属夹片连接到所述的接地引线；
所述的控制器包括一个接地端，所述的控制器还包括一个栅极驱动端通过至少一个接合引线连接到所述MOSFET的栅极端；所述的控制器还包括一个电压传感端，所述的电压传感端通过向下引线连接到所述的公共晶片托盘，或者通过接合引线连接到所述的MOSFET的底部漏极。
2.如权利要求1所述的同步整流器，其特征在于，所述的单独封装还包括一个连接到所述的公共晶片托盘的中间引线，所述的电压传感端通过接合引线连接到所述的中间引线。
3.如权利要求1所述的同步整流器，其特征在于，所述的引线框部分电镀银和镍中的至少一种；
所述的半导体封装为TO220、 TO220F、TO252和 TO263中的一种。
4.如权利要求1所述的同步整流器，其特征在于，所述的MOSFET为双漏极MOSFET，具有顶部栅极、顶部源极、底部漏极和顶部漏极，
所述的电压传感端通过接合引线连接到所述的双漏极MOSFET的顶部漏极，所述的双漏极MOSFET的底部漏极连接到位于开关模式电源变压器的次级侧。
5.一种双通道同步整流器，其特征在于，包括：
第一对第一分立开关器件和第一控制器，第一控制器用于传感所述的第一分立开关器件的电压，并根据第一分立开关器件的传感电压，使能/禁止所述的第一分立开关器件；
第二对第二分立开关器件和第二控制器，第二控制器用于传感所述的第二分立开关器件的电压，并根据第二分立开关器件的传感电压，使能/禁止所述的第二分立开关器件；以及
所述的第一对第一分立开关器件和第一控制器安装在第一晶片托盘上，所述的第二对第二分立开关器件和第二控制器安装在第二晶片托盘上，并且封装在单独封装中，所述的第一晶片托盘和第二晶片托盘相互电绝缘，所述的第一分立开关器件和所述的第二分立开关器件分别为BJT、MOSFET、IGBT以及SCR中的一种；
所述的第一分立开关器件的至少一个电极终端焊接在所述的第一晶片托盘上；以及所述的第二分立开关器件的至少一个电极终端焊接在所述的第二晶片托盘上；
所述的第一分立开关器件为第一MOSFET；以及所述的第二分立开关器件为第二MOSFET；所述的第一MOSFET和第二MOSFET都具有底部漏极、顶部源极和顶部栅极；所述的第一MOSFET的漏极连接到第一晶片托盘上，所述的第二MOSFET的漏极连接到第二晶片托盘上；
所述的单独封装包括一个公共接地引线，所述的第一MOSFET的源极以及所述的第二MOSFET的源极分别通过多个接合引线或金属夹片，连接到所述的公共接地引线；
所述的第一控制器还包括第一栅极驱动端，所述的第一MOSFET的栅极通过至少一个接合引线连接到所述的第一栅极驱动端；
所述的第二控制器包括第二栅极驱动端，所述的第二MOSFET的栅极通过至少一个接合引线连接到所述的第二栅极驱动端；
所述的第一控制器进一步包括第一电压传感端，所述的第一电压传感端通过一个向下引线连接到所述的第一晶片托盘，或者通过接合引线连接到所述的第一MOSFET的底部漏极；
所述的第二控制器进一步包括第二电压传感端，所述的第二电压传感端通过一个向下引线连接到所述的第二晶片托盘，或者通过接合引线连接到所述的第二MOSFET的底部漏极。
6.如权利要求5所述的同步整流器，其特征在于，所述的单独封装还包括一个连接到第一晶片托盘的第一传感引线，所述的第一电压传感端通过接合引线连接到所述的第一传感引线；
所述的单独封装进一步包括一个连接到第二晶片托盘的第二传感引线，所述的第二电压传感端通过接合引线连接到所述的第二传感引线。
7.如权利要求5所述的同步整流器，其特征在于，所述的单独封装还包括一个具有第一晶片托盘的第一引线框，以及一个具有第二晶片托盘的第二引线框，所述的第一引线框与第二引线框之间相互电绝缘，所述的第一引线框及第二引线框部分电镀银和镍中的至少一种，
所述的单独封装为分裂TO220、分裂TO220F和分裂TO263或其衍生物中的一种。
8.如权利要求5所述的同步整流器，其特征在于，所述的第一MOSFET和第二MOSFET都是双漏极MOSFET，均具有顶部栅极、顶部源极、底部漏极和顶部漏极，
所述的第一电压传感端通过接合引线连接到第一双漏极MOSFET的顶部漏极；
所述的第二电压传感端通过接合引线连接到第二双漏极MOSFET的顶部漏极。
9.一种双通道同步整流器，其特征在于，包括：
第一对第一分立开关器件和第一控制器，第一控制器用于传感所述的第一分立开关器件的电压，并根据第一分立开关器件的传感电压，使能/禁止所述的第一分立开关器件；
第二对第二分立开关器件和第二控制器，第二控制器用于传感所述的第二分立开关器件的电压，并根据第二分立开关器件的传感电压，使能/禁止所述的第二分立开关器件；以及
所述的第一对第一分立开关器件和第一控制器安装在第一晶片托盘上，所述的第二对第二分立开关器件和第二控制器安装在第二晶片托盘上，并且封装在单独封装中，所述的第一晶片托盘和第二晶片托盘相互电绝缘，所述的第一分立开关器件和所述的第二分立开关器件分别为BJT、MOSFET、IGBT以及SCR中的一种；
所述的第一分立开关器件的至少一个电极终端焊接在所述的第一晶片托盘上；以及所述的第二分立开关器件的至少一个电极终端焊接在所述的第二晶片托盘上；
所述的第一分立开关器件为第一MOSFET；以及所述的第二分立开关器件为第二MOSFET；所述的第一MOSFET和第二MOSFET都具有底部漏极、顶部源极和顶部栅极；所述的第一MOSFET的漏极连接到所述的第一晶片托盘上，所述的第二MOSFET的漏极连接到所述的第二晶片托盘上；
所述的第一控制器包括第一接地端，所述的第一MOSFET的源极通过多个接合引线连接到所述的第一接地端；并且所述的第二控制器包括第二接地端，所述的第二MOSFET的源极通过多个接合引线连接到所述的第二接地端；
所述的第一控制器还包括第一栅极驱动端，所述的第一MOSFET的栅极通过至少一个接合引线连接到所述的第一栅极驱动端；
所述的第二控制器包括第二栅极驱动端，所述的第二MOSFET的栅极通过至少一个接合引线连接到所述的第二栅极驱动端；
所述的第一控制器进一步包括第一电压传感端，所述的第一电压传感端通过一个向下引线连接到所述的第一晶片托盘，或者通过接合引线连接到所述的第一MOSFET的底部漏极；
所述的第二控制器进一步包括第二电压传感端，所述的第二电压传感端通过一个向下引线连接到所述的第二晶片托盘，或者通过接合引线连接到所述的第二MOSFET的底部漏极。
10.如权利要求9所述的同步整流器，其特征在于，所述的单独封装还包括一个连接到第一晶片托盘的第一传感引线，所述的第一电压传感端通过接合引线连接到所述的第一传感引线；
所述的单独封装进一步包括一个连接到第二晶片托盘的第二传感引线，所述第二电压传感端通过接合引线连接到所述的第二传感引线。
11.如权利要求9所述的同步整流器，其特征在于，所述的单独封装还包括一个具有第一晶片托盘的第一引线框，以及一个具有第二晶片托盘的第二引线框，所述的第一引线框与第二引线框之间相互电绝缘，所述的第一引线框及第二引线框部分电镀银和镍中的至少一种，
所述的单独封装为分裂TO220、分裂TO220F和分裂TO263或其衍生物中的一种。
12.如权利要求9所述的同步整流器，其特征在于，所述的第一MOSFET和第二MOSFET都是双漏极MOSFET，均具有顶部栅极、顶部源极、底部漏极和顶部漏极，
所述的第一电压传感端通过接合引线连接到第一双漏极MOSFET的顶部漏极；
所述的第二电压传感端通过接合引线连接到第二双漏极MOSFET的顶部漏极。
CN201410514567.0A 2014-09-30 2014-09-30 单独封装同步整流器 Active CN105529939B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410514567.0A CN105529939B (zh) 2014-09-30 2014-09-30 单独封装同步整流器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410514567.0A CN105529939B (zh) 2014-09-30 2014-09-30 单独封装同步整流器

Publications (2)

Publication Number Publication Date
CN105529939A CN105529939A (zh) 2016-04-27
CN105529939B true CN105529939B (zh) 2018-01-23

Family

ID=55771984

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410514567.0A Active CN105529939B (zh) 2014-09-30 2014-09-30 单独封装同步整流器

Country Status (1)

Country Link
CN (1) CN105529939B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9998021B2 (en) * 2016-10-25 2018-06-12 Alpha And Omega Semiconductor Incorporated Forced zero voltage switching flyback converter
JP6867778B2 (ja) 2016-10-27 2021-05-12 ローム株式会社 整流ｉｃ及びこれを用いた絶縁型スイッチング電源
CN108282092B (zh) * 2017-01-05 2020-08-14 罗姆股份有限公司 整流ic以及使用该整流ic的绝缘型开关电源
IT201800004743A1 (it) * 2018-04-20 2019-10-20 Circuito di raddrizzamento sincrono, dispositivo e procedimento corrispondenti
US10819245B1 (en) 2019-04-17 2020-10-27 Stmicroelectronics S.R.L. Control method and system for prevention of current inversion in rectifiers of switching converters

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101232248A (zh) * 2007-10-26 2008-07-30 崇贸科技股份有限公司 柔性切换电源转换器的同步整流装置、电路及方法
CN103166615A (zh) * 2011-12-14 2013-06-19 三菱电机株式会社 功率半导体装置
CN103843122A (zh) * 2011-09-30 2014-06-04 瑞萨电子株式会社 半导体器件

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100171543A1 (en) * 2009-01-08 2010-07-08 Ciclon Semiconductor Device Corp. Packaged power switching device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101232248A (zh) * 2007-10-26 2008-07-30 崇贸科技股份有限公司 柔性切换电源转换器的同步整流装置、电路及方法
CN103843122A (zh) * 2011-09-30 2014-06-04 瑞萨电子株式会社 半导体器件
CN103166615A (zh) * 2011-12-14 2013-06-19 三菱电机株式会社 功率半导体装置

Also Published As

Publication number Publication date
CN105529939A (zh) 2016-04-27

Similar Documents

Publication Publication Date Title
US20160049876A1 (en) Single package synchronous rectifier
CN105529939B (zh) 单独封装同步整流器
TWI748284B (zh) 共振電路及操作一共振電路之方法
US6700793B2 (en) Semiconductor device
US8018255B2 (en) DC-DC converter, driver IC, and system in package
US8049479B2 (en) DC/DC converter package having separate logic and power ground terminals
TW200849478A (en) Boost converter with integrated high power discrete FET and low voltage controller
JP2011152011A (ja) 半導体装置及びそれを用いた電源装置
US9922912B1 (en) Package for die-bridge capacitor
TW200812066A (en) Semiconductor device and power source unit using the same
JP2006025567A (ja) 半導体装置、ｄｃ／ｄｃコンバータおよび電源システム
EP3340446B1 (en) Semiconductor apparatus and inverter system
CN104167401A (zh) 用于功率变换器的多芯片封装结构
US9985626B2 (en) Bidirectional GaN switch with built-in bias supply and integrated gate drivers
JP5191689B2 (ja) 半導体装置
Reusch et al. Highly efficient gallium nitride transistors designed for high power density and high output current DC-DC converters
CN113224949A (zh) 功率模块及电子系统
CN204257629U (zh) 用于功率变换器的多芯片封装结构
Hashimoto et al. System in package (SiP) with reduced parasitic inductance for future voltage regulator
JP2011082535A (ja) 半導体装置
TWI568164B (zh) 單獨封裝同步整流器
WO2017054560A1 (en) Light-emitting diode (led) driving device and led lighting device containing the same
CN204046866U (zh) 半导体模块、led驱动装置以及led照明装置
US10594224B2 (en) Switch mode power supply for continuous conduction mode operation
CN218920269U (zh) 用于开关变换器的集成电路和sop封装结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20200506

Address after: Ontario, Canada

Patentee after: World semiconductor International Limited Partnership

Address before: 475 oakmead Park Road, Sunnyvale, California 94085, USA

Patentee before: Alpha and Omega Semiconductor Inc.