JP4992149B2 - モス構造のアンチヒューズを利用したメモリリペア回路 - Google Patents
モス構造のアンチヒューズを利用したメモリリペア回路 Download PDFInfo
- Publication number
- JP4992149B2 JP4992149B2 JP2000391292A JP2000391292A JP4992149B2 JP 4992149 B2 JP4992149 B2 JP 4992149B2 JP 2000391292 A JP2000391292 A JP 2000391292A JP 2000391292 A JP2000391292 A JP 2000391292A JP 4992149 B2 JP4992149 B2 JP 4992149B2
- Authority
- JP
- Japan
- Prior art keywords
- antifuse
- power supply
- circuit
- voltage
- node
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/70—Masking faults in memories by using spares or by reconfiguring
- G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
- G11C29/785—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
- G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
- G11C17/18—Auxiliary circuits, e.g. for writing into memory
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
- Read Only Memory (AREA)
Description
【０００１】
【発明が属する技術分野】
本発明は、ＭＯＳ（Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）構造を有するアンチヒューズ（Ａｎｔｉｆｕｓｅ）及びこれを利用したメモリリペア回路に関する。
【０００２】
【従来の技術】
半導体集積回路は、技術発展によって与えられたシリコン領域にさらに多くの回路素子を含むこととなった。このような回路素子の欠陥を減少または除去しようとするならば、さらに多くの回路素子を必要とする。ダイ利用率を最大にしてさらに高い集積度を達成するために、回路デザイナーは個別回路素子のサイズを減らそうと努めている。このようなサイズの減少は、このような回路素子が製造工程中、不純物に起因する欠陥にますます影響を受けるようになる。このような欠陥は、集積回路製造の完了時、テスト手続きにより確認可能であるか、半導体チップレベルまたはパッケージ完了後、確認可能でなければならない。欠陥が確認された時、特に回路素子の少数が実際的に欠陥がある時、欠陥のある集積回路装置は捨てなければならないという問題点があり、これは経済的に好ましくない。
【０００３】
集積回路の製造においてゼロ欠陥（Ｚｅｒｏ ｄｅｆｅｃｔｓ）を期待することは非現実的である。したがって、捨てられる集積回路の数を減少させるために集積回路に冗長回路が提供されている。第１の素子が欠陥として決定されれば、冗長回路素子が欠陥のある回路素子の代りをすることとなる。捨てられる素子の実際的減少は、集積回路素子コストの実際的な増加なしに冗長回路素子を使用して達成される。
【０００４】
冗長回路素子を使用する集積回路のいずれか一つは、例えば、ＤＲＡＭ、ＳＲＡＭ、ＶＲＡＭ及びＥＰＲＯＭのような集積メモリ回路である。典型的な集積メモリ回路は、アドレス可能な行及び列のアレイに配列された多数のメモリを含む。行及び列上のメモリは、集積メモリ回路の第１回路素子である。冗長回路素子を提供することによって欠陥のある第１の列、行または個別的ビットが代替され得る。
【０００５】
個別的集積メモリ回路の第１の回路素子は、別途にアドレスすることができるため、欠陥素子を代替しようとするならば、ヒューズ切断（Ｂｌｏｗｉｎｇ）または欠陥のある第１回路素子のアドレスに応じて冗長回路をプログラムするためのヒューズ制御プログラム可能な回路のアンチヒューズを必要とする。このような過程は、欠陥素子を永久に代替することに非常に効果的である。
【０００６】
例えば、ＤＲＡＭの場合、特定のメモリセルが位置づけされる行及び列アドレスを提供することにより、特定のメモリセルが選択される。冗長回路は、有効な第１のメモリ回路素子を認識すべきであり、欠陥のある第１の回路素子に対するアドレスがユーザにより提供された時、全ての信号が冗長回路素子に変更されるようにすべきである。したがって、多数のヒューズまたはアンチヒューズは、各冗長回路素子と関連づけされる。各冗長回路素子に対応した断線（Ｂｌｏｗｎ）または短絡（Ｕｎｂｌｏｗｎ）ヒューズの可能な組み合わせ（Ｃｏｍｂｉｎａｔｉｏｎ）は、対応冗長素子が代わりをする全ての第１の素子の単一アドレスを示す。
【０００７】
上記アンチヒューズは、電極／絶縁物／電極の構造で、絶縁破壊を利用して二つの電極を連結させるスイッチ役割をする素子である。このような絶縁物の絶縁破壊電圧をアンチヒューズのプログラム電圧（ＰＧＭ）というが、プログラムを通じて二つの電極が短絡状態となる。
【発明が解決しようとする課題】
【０００８】
本発明は、上述したような問題点を解決するためになされたものであって、アンチヒューズをＭＯＳ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）トランジスタにより構成し、これを採用したアンチヒューズ回路を適切にプログラムすることによって、欠陥のあるセルをリペアすることのできるＭＯＳ構造のアンチヒューズを利用したメモリリペア回路を提供することにその目的がある。
【０００９】
【課題を解決するための手段】
上記目的を達成するためになされた、本発明のＭＯＳ構造のアンチヒューズを利用したメモリリペア回路は、パワーが０Ｖから一定電圧以上になれば、電源電圧を出力するパワーアップリセット回路と、プログラムするヒューズを選択するための信号を出力するアドレスマルチプレクサと、プログラム電圧を供給するための電圧生成器と、パワーアップリセット回路、アドレスマルチプレクサ及び電圧生成器の出力に応じてアンチヒューズ素子をプログラムし、アンチヒューズ素子がプログラムされたか否かを感知するためのアンチヒューズ回路と、アンチヒューズ回路の出力信号に応じて欠陥セルを冗長セルに代替するための冗長ブロックと、を含んでなり、電圧生成器が、電源電圧と負の電圧をプログラム電圧として生成し、アンチヒューズ回路が、第１電極に電源電圧、第２電極に負の電圧が供給される時、プログラムされ、アンチヒューズ回路は、アンチヒューズ素子の一つの電極に負の電圧が印加された状態でアドレスマルチプレクサからの出力信号、パワーアップリセット回路の第１及び第２制御信号に応じてアンチヒューズ素子の他の電極に印加される電源電圧をオンまたはオフさせるためのバイアス制御部と、パワーアップリセット回路の第１制御信号及び第３制御信号に応じてヒューズのプログラム状態をラッチするためのラッチ部とを含んでなり、バイアス制御部は、アドレスマルチプレクサからの出力信号及びパワーアップリセット回路からの第１制御信号を論理結合するＮＯＲゲートと、ＮＯＲゲートの出力信号に応じて電源電圧をスイッチングするためのスイッチング素子を経由した電源電圧を接地にパスさせるためのトランジスタ素子と、スイッチング素子とアンチヒューズ素子の電源電圧印加端子とに接続され、ゲート電極が接地されるトランジスタ素子とを含んで構成され、ラッチ部は、前記パワーアップリセット回路からの第３制御信号に応じて電源電圧をスイッチングするためのスイッチング素子と、スイッチング素子と第１ノードとの間に接続され、前記パワーアップリセット回路からの第１制御信号に応じてターンオンされる第１トランジスタと、第１ノードと電源設置との間に接続され、ゲート電極がアンチヒューズ素子の電源電圧印加端子に接続される第２トランジスタと、スイッチング素子と第１トランジスタのアクセスポイントの電位とをラッチするためのラッチ回路とを含んでなることを特徴とする。
【００１０】
また、本発明のＭＯＳ構造のアンチヒューズを利用したメモリリペア回路は、第１電極に高電圧、第２電極に電源電圧より低い電圧が供給される時プログラムされる多数のアンチヒューズ素子と、アンチヒューズ素子を選択するためのアドレスマルチプレクサと、アンチヒューズ素子の第１電極に高電圧を供給するための電圧生成器と、パワーアップリセット回路、アドレスマルチプレクサ及び電圧生成器の出力に応じてアンチヒューズ素子をプログラムし、アンチヒューズ素子がプログラムされたか否かを感知するためのアンチヒューズ回路と、アンチヒューズ回路の出力に応じて欠陥セルを冗長セルに代替するための冗長ブロックと、を含み、アンチヒューズ回路は、アンチヒューズ素子のゲート電極に高電圧が印加された状態でアドレスマルチプレクサからの出力信号、パワーアップリセット回路の第１及び第２制御信号に応じてアンチヒューズ素子のソース及びドレイン電極に印加される電源電圧より低い電圧をオンまたはオフさせるためのバイアス制御部と、パワーアップリセット回路の第２及び第３制御信号に応じてアンチヒューズ素子のプログラム状態をラッチするためのラッチ部とを含んでなり、バイアス制御部は、第２制御信号に応じて電源電圧を第１ノードに伝達するためのスイッチング素子と、アンチヒューズ素子のソースおよびドレイン端子連結ノードと第１ノードとの間に接続され、ゲート電極が電源電圧を供給される第１トランジスタと、第１ノードと電源接地との間に連結され前記アドレスマルチプレクサの出力信号に応じてオンされる第２トランジスタと、第２トランジスタと並列接続され、パワーアップリセット回路の第１制御信号に応じてオンされ、オン抵抗が大きい第３トランジスタとからなり、ラッチ部は、第３制御信号に応じて電源電圧を第２ノードに伝達するためのスイッチング素子と、第２ノードと第３ノードとの間に接続され第１ノードの信号に応じてオンされる第１トランジスタと、第３ノードと電源接地との間に接続され、第１制御信号に応じてオンされる第２トランジスタと、第２ノードと第４ノードとの間に接続され、第３ノードの信号に応じてオンされる第３トランジスタと、第４ノードと電源接地との間に接続され、前記第３ノードの信号に応じてオンされる第４トランジスタと、
前記第４ノードの電位をラッチするためのラッチ回路と、を含んでなることを特徴とする。
【００１１】
【発明の実施の形態】
次に、本発明にかかるＭＯＳ構造のアンチヒューズを利用したメモリリペア回路の実施の形態の具体例を図面を参照しながら説明する。
【００１２】
図ｌは、本発明にかかるアンチヒューズを利用したメモリリペア回路を説明するためのブロック図である。本発明にかかるメモリリペア回路は、アンチヒューズをプログラムし、アンチヒューズがプログラムされたのかを感知するためのアンチヒューズ回路１０、パワーが０Ｖから一定電圧以上になれば、ＶＣＣを出力するパワーアップリセット回路２０、プログラムするヒューズを選択するための信号を出力するアドレスマルチプレクサ３０、プログラム電圧を供給する電圧生成器４０、アンチヒューズ回路１０の出力信号ＲＯに応じて欠陥セルを冗長セルに代替するための冗長ブロック５０により構成される。
【００１３】
電圧生成器４０は、図２に示したように、電圧生成端子ＮＧＮＤと接地との間に接続されたＰＮダイオードＤ１のアノード（ａｎｏｄｅ）端子を介して、例えば、−４Ｖ（ＮＧＮＤ）または０Ｖを出力する一方、ＶＣＣ端子とＰＶＣＣ端子との間に接続されたＰＮダイオードＤ２のカソード端子を介して、例えば、８Ｖ（ＰＶＣＣ）またはＶＣＣ（３．３Ｖ）電圧を出力する。
【００１４】
図３は、図１のアンチヒューズ回路の第１実施例である。アンチヒューズ回路は、ＶＣＣ（３．３Ｖ）とＮＧＮＤ（−４Ｖ）の電圧差を利用してアンチヒューズをプログラムする回路として、バイアス制御部６０、アンチヒューズ素子７０及びラッチ部８０により構成される。図９の動作タイミング図を参照しアンチヒューズ回路の動作を説明する。
【００１５】
（１−１）初期化動作。
パワーアップリセット回路２０からの制御信号ＰＷＲＵＰＢが、図９に示したように、ハイであって、スペシャルアドレスＳＡがローであるならば、ＮＯＲゲート１１１の出力がローとなってＰＭＯＳトランジスタＰ１２を介して電源電圧ＶＣＣが第１ノードＮ１に伝達される。パワーアップリセット回路２０からの制御信号ＰＷＲＵＰがローであるので、電源電圧ＶＣＣがＰＭＯＳトランジスタＰ１５を介して第３ノードＮ３に伝達されるが、制御信号ＰＷＲＵＰＢによりＮＭＯＳトランジスタＮ１６がターンオンされ、第２ノードＮ２のハイ電位によりＮＭＯＳトランジスタＮ１７がターンオンされるので、反転ゲート１１８、１１９からなるラッチの出力ＲＯはハイとなる。
【００１６】
（１−２）プログラム動作。
パワーの安定化がなされ、制御信号ＰＷＲＵＰ＿Ｐがショットパルス（ｓｈｏｒｔ ｐｕｌｓｅ）にハイとなれば、第１及び第２ノードＮ１、Ｎ２が０Ｖに初期化される。アンチヒューズ素子を選択するスペシャルアドレスＳＡがハイとなれば、アンチヒューズ素子７０の一方の電極、すなわち第２ノードＮ２にＶＣＣが印加される。この場合、電圧生成器４０の出力ＮＧＮＤが、例えば、−４Ｖとなってアンチヒューズ素子７０の他方の電極に伝達されれば、アンチヒューズ素子７０の両端の電圧差が７Ｖ以上の高電圧となるのでアンチヒューズ素子７０がプログラムされる。
【００１７】
（１−３）読出及びラッチ動作。
プログラムが全部完了した後、図９に示したように、パワーをオフさせた後オンさせる時、一定期間の間パワーの安定化がなされる。この場合、制御信号ＰＷＲＵＰＢは、ハイとなってＮＯＲゲート１１１の出力がローとなる。したがって第１及び第２ノードＮ１、Ｎ２にＶＣＣが伝達され、アンチヒューズ素子７０がプログラムされた場合、第２ノードＮ２の電圧は、アンチヒューズ素子７０を介してグラウンドにパスされるため、ローとなる。制御信号ＰＷＲＵＰは、ローとなるので、第３ノードＮ３は、ＶＣＣ電位となるが、第２ノードＮ２がロー状態であるので接地への電流パスは遮断される。したがってラッチ８０の出力はロー状態を保持する。
【００１８】
図３で用いられたアンチヒューズ素子７０は、図５、６、７及び８のように構成することができるが、その構成を説明すれば、以下の通りである。
【００１９】
図５を参照すれば、Ｐ型基板１００内のＮウェル１１０が形成され、Ｎウェル１１０内にＰウェル１２０が形成される。Ｐウェル１２０内には、第１Ｎ＋領域１３０Ａ及び第２Ｎ＋領域１３０Ｂが形成され、第１及び第２Ｎ＋領域１３０Ａ、１３０Ｂ間の基板１００上部には、絶縁膜及びゲート電極１４０が順に形成される。ゲート電極１４０は、ＶＣＣに連結され、第１及び第２Ｎ＋領域１３０Ａ、１３０Ｂは、図１の電圧生成器４０の電圧生成端子ＮＧＮＤに連結される。
【００２０】
図６を参照すれば、Ｐ型基板１００内にＮウェル１１０が形成され、Ｎウェル１１０内にＰウェル１２０が形成される。Ｐウェル１２０内には、Ｎ＋領域１３０が形成され、Ｎ＋領域１３０の一方の基板１００上部には絶縁膜及びゲート電極１４０が順に形成される。ゲート電極１４０はＶＣＣに連結され、Ｎ＋領域１３０は、図１の電圧生成器４０の電圧生成端子ＮＧＮＤに連結される。
【００２１】
図７を参照すれば、Ｐ型基板１００内にＮウェル１１０が形成され、このＮウェル１１０内には、第１Ｐ＋領域１５０Ａ及び第２Ｐ＋領域１５０Ｂが形成され、第１及び第２Ｐ＋領域１５０Ａ、１５０Ｂ間の基板１００上部には、絶縁膜及びゲート電極１４０が順に形成される。ゲート電極１４０は、ＶＣＣに連結され、第１及び第２Ｐ＋領域１５０Ａ、１５０Ｂは、図１の電圧生成器４０の電圧生成端子ＮＧＮＤに連結される。
【００２２】
図８を参照すれば、Ｐ型基板１００内にＮウェル１１０が形成され、Ｎウェル１１０内にＰ＋領域１５０が形成され、Ｐ＋領域１５０の一方の基板１００上部には、絶縁膜及びゲート電極１４０が順に形成される。ゲート電極１４０は、ＶＣＣに連結され、Ｐ ＋ 領域１５０は、図１の電圧生成器４０の電圧生成端子ＮＧＮＤに連結される。
【００２３】
図５乃至８において、ゲート電極にはＶＣＣ（３．３Ｖ）、ジャンクション（ｊｕｎｃｔｉｏｎ）にはＮＧＮＤ（−４Ｖ）を印加してゲート端子とジャンクションとの間のエッジ（Ｅｄｇｅ）部分に絶縁破壊（Ｄｉｅｌｅｃｔｒｉｃ ｂｒｅａｋｄｏｗｎ）を発生させてゲート電極とジャンクションとの間がオンとなる。図５及び図６は、トリプルウェルＮＭＯＳトランジスタを利用して構成し、図７及び図８は、ツインウェルＰＭＯＳを利用して構成した。図５及び図６のＰウェルは、フローティング状態におくか、または電圧発生器４０の負電圧発生端子ＮＧＮＤに連結させ、ＮウェルにはＶＣＣを印加する。図７及び図８のＮウェルはフローティング状態に保持させる。
【００２４】
図４は、図１のアンチヒューズ回路の第２実施例である。図４は、電圧生成器４０から発生した正電圧をアンチヒューズ素子に印加してプログラムする回路図として、アンチヒューズ素子３２、バイアス制御部３１、及びラッチ部３３により構成される。図４の動作を、図１０の動作タイミング図を参照し説明する。
【００２５】
（２−１）初期化動作。
図１０に示したように、初期化期間（パワー安定化期間）にＶＣＣ電圧がアンチヒューズ素子３２のゲート電極に伝達されるが、アンチヒューズ素子３２がプログラムされていないので（オフ状態）、第４ノードＮ４にはＶＣＣが伝達されない。
【００２６】
図１０の制御信号ＰＷＲＵＰＢ＿Ｐがハイであるので、ＰＭＯＳトランジスタＰ２０は、ターンオフされ、ＮＭＯＰトランジスタＮ２１がターンオン状態であるが、第４ノードＮ４がロー状態であるので、第５ノードＮ５もロー状態となる。この場合、スペシャルアドレスＳＡは、ロー状態であるのでＮＭＯＳトランジスタＮ２２は、ターンオフされる。
【００２７】
制御信号ＰＷＲＵＰＢは、ハイであるので、ＮＭＯＳトランジスタＮ２３（オン抵抗が非常に大きく設計される）がターンオンされて第５ノードＮ５を確実にロー状態にする。制御信号ＰＷＲＵＰは、ロー状態であるので、ＰＭＯＳトランジスタＰ２４、Ｐ２５、Ｐ２７を介してＶＣＣが第６ノード及び第７ノードＮ６、Ｎ７にそれぞれ伝達される。
【００２８】
この場合、制御信号ＰＷＲＵＰＢ＿Ｐは、ハイであるが、ＮＭＯＳトランジスタＮ２６のオン抵抗を大きくしたので、第６ノードＮ６は、一定の電圧を有することとなる。第６ノードＮ６の電位によりＰＭＯＳトランジスタＰ２７はオフ性となり、それに対し、ＮＭＯＳトランジスタＮ２８がターンオンされるため、第７ノードＮ７はロー状態となる。
【００２９】
したがって、インバータＩ２９、Ｉ３０により構成されたラッチの出力ＲＯはハイ状態となる。パワーが安定化されれば、制御信号ＰＷＲＵＰがハイ、制御信号ＰＷＲＵＰＢがロー状態となってＰＭＯＳトランジスタＰ２４及びＮＭＯＳトランジスタＮ２３がターンオフされる。制御信号ＰＷＲＵＰＢ＿Ｐがショットパルスでロー信号であるならば、ＰＭＯＳトランジスタＰ２０がターンオンされて第５及び第４ノードＮ５、Ｎ４にＶＣＣが印加されて初期化される。また制御信号ＰＷＲＵＰＢ＿Ｐがハイとなれば、ＰＭＯＳトランジスタＰ２０がターンオフされるのに対し、ＮＭＯＳトランジスタＮ２６がターンオンされて第６ノードＮ６がロー状態となる。
【００３０】
（２−２）プログラム動作。
スペシャルアドレスＳＡがハイとなれば、ＮＭＯＳトランジスタＮ２２がターンオンされて第４ノード及び第５ノードＮ４、Ｎ５がロー状態となる。図１の電圧生成器４０の正電圧出力端子ＰＶＣＣから高電圧（７Ｖ以上）が出力されれば、アンチヒューズ素子がプログラムされ、この高電圧がアンチヒューズ素子３２を介して第４ノードＮ４に伝達されるが、ＮＭＯＳトランジスタＮ２１のゲート電圧がＶＣＣ（３．３Ｖ以上）であるので、このゲートと第４ノードＮ４との間の電圧差は４Ｖ未満であるため、ブレーキダウン電圧に達しなく安定的に動作することができる。
【００３１】
（２−３）読出及びラッチ動作。
プログラムが完了すれば、図１０に示したように、パワーをオフさせた後オンさせる時、一定期間の間パワーの安定化がなされ、制御信号ＰＷＲＵＰＢ＿Ｐは、ハイとなってＰＭＯＳトランジスタＰ２０は、ターンオフされる。電圧生成器４０の正電圧出力端子ＰＶＣＣが接続されたアンチヒューズ素子３２を介してＶＣＣ電圧の提供を受け、アンチヒューズ素子３２がプログラムされたため（オン状態）、第４ノード及び第５ノードＮ４、Ｎ５にＶＣＣが伝達される。
【００３２】
スペシャルアドレスＳＡがローであるので、ＮＭＯＳトランジスタＮ２２は、ターンオフされる。制御信号ＰＷＲＵＰＢがハイ状態であるが、ＮＭＯＳトランジスタＮ２３のオン抵抗が非常に大きいために、ＮＭＯＳトランジスタＮ２３を通じた電流パスはほとんどない。したがって、第５ノードＮ５は、ハイ状態を保持する。制御信号ＰＷＲＵＰは、ロー状態であるので、ＰＭＯＳトランジスタＰ２４はターンオン状態であるが、第５ノードＮ５の電位によりＰＭＯＳトランジスタＰ２５がターンオフされるため、第６ノードＮ６は、続けてロー状態を保持する。第６ノードＮ６がロー状態であるので、ＰＭＯＳトランジスタＰ２７は、ターンオンされるのに対し、ＮＭＯＳトランジスタＮ２８は、ターンオフされるのでＶＣＣがＰＭＯＳトランジスタＰ２４、Ｐ２７を介して第７ノードＮ７に伝達される。したがって、第７ノードＮ７は、ハイ状態となり、ラッチ部３３の出力はロー状態となる。
【００３３】
図４で用いられたアンチヒューズ素子３２は、図１１乃至図１６のように構成することができるが、その構成を説明すれば以下の通りである。
【００３４】
図１１を参照すれば、Ｐ型基板１００内にＮウェル１１０が形成され、Ｎウェル１１０内にＰウェル１２０が形成される。Ｐウェル１２０内には、第１Ｎ＋領域１３０Ａ及び第２Ｎ＋領域１３０Ｂが形成され、第１及び第２Ｎ＋領域１３０Ａ、１３０Ｂ間の基板１００上部には絶縁膜及びゲート電極１４０が順に形成される。ゲート電極１４０は、図１の電圧生成器４０の正電圧生成端子ＰＶＣＣに連結され第１及び第２Ｎ＋領域１３０Ａ、１３０Ｂは図４の第４ノードＮ４に連結される。
【００３５】
図１２を参照すれば、Ｐ型基板１００内にＮウェル１１０が形成され、Ｎウェル１１０内にＰウェル１２０が形成される。Ｐウェル１２０内には、Ｎ＋領域１３０が形成され、Ｎ＋領域１３０の一方の基板１００上部には絶縁膜及びゲート電極１４０が順に形成される。ゲート電極１４０は、図１の電圧生成器４０の正電圧生成端子ＰＶＣＣに連結され、Ｎ＋領域１３０は、図４の第４ノードＮ４に連結される。
【００３６】
図１３を参照すれば、Ｐ型基板１００内にＮウェル１１０が形成され、Ｎウェル１１０内には第１Ｐ＋領域１５０Ａ及び第２Ｐ＋領域１５０Ｂが形成され、第１及び第２Ｐ＋領域１５０Ａ、１５０Ｂ間の基板１００上部には絶縁膜及びゲート電極１４０が順に形成される。ゲート電極１４０は図１の電圧生成器４０の正電圧生成端子ＰＶＣＣに連結され第１及び第２Ｐ＋領域１５０Ａ、１５０Ｂは、図４の第４ノードＮ４に連結される。
【００３７】
図１４を参照すれば、Ｐ型基板１００内にＮウェル１１０が形成され、Ｎウェル１１０内にＰ＋領域１５０が形成され、Ｐ＋領域１５０の一方の基板１００上部には絶縁膜及びゲート電極１４０が順に形成される。ゲート電極１４０は、図１の電圧生成器４０の正電圧生成端子ＰＶＣＣに連結され、Ｎ＋領域１３０は、図４の第４ノードＮ４に連結される。
【００３８】
図１５を参照すれば、Ｐ型基板１００内にＰウェル１２０が形成され、Ｐウェル１２０内には第１Ｎ＋領域１３０Ａ及び第２Ｎ＋領域１３０Ｂが形成され、第１及び第２Ｎ＋領域１３０Ａ、１３０Ｂ間の基板１００上部には絶縁膜及びゲート電極１４０が順に形成される。ゲート電極１４０は、図１の電圧生成器４０の正電圧生成端子ＰＶＣＣに連結され、第１及び第２Ｎ＋領域１３０Ａ、１３０Ｂは、図４の第４ノードＮ４に連結される。
【００３９】
図１１乃至１５において、ゲート電極には、ＰＶＣＣ（７Ｖ）、ジャンクションには０Ｖを印加してゲート電極とジャンクションとの間のエッジ部分に絶縁破壊を発生させてゲート電極とジャンクションとの間をオン状態にする。
【００４０】
図１６を参照すれば、Ｐ型基板１００内にＰウェル１２０が形成され、Ｐウェル１２０内にＮ＋領域１３０が形成され、Ｎ＋領域１３０の一方の基板１００上部には絶縁膜及びゲート電極１４０が順に形成される。ゲート電極１４０は、図１の電圧生成器４０の正電圧生成端子ＰＶＣＣに連結され、Ｎ＋領域１３０は、図４の第４ノードＮ４に連結される。
【００４１】
図１１及び図１２は、トリプルウェルＮＭＯＳを利用して構成し、図１３及び図１４は、ツインウェルＰＭＯＳを利用して構成した。図１５及び図１６は、ＮＭＯＳを利用して構成した。図１５及び図１６のＰウェルは、フローティング状態におくか、ジャンクションに連結させ、ＮウェルにはＶＣＣを印加する。図１３及び図１４のＮウェルは、フローティング状態におくか、ジャンクションに連結させる。図１５及び図１６のＰウェルは、フローティング状態に保持させる。
【００４２】
尚、本発明は、本実施例に限られるものではない。本発明の趣旨から逸脱しない範囲内で多様に変更実施することが可能である。
【００４３】
【発明の効果】
上述したように、本発明は、ＭＯＳ構造のアンチヒューズ素子を電気的にプログラムする方式を利用してメモリ素子の欠陥セルを剰余セルに代替させることができ、特にバーインテスト（ｂｕｒｎ−ｉｎ ｔｅｓｔ）以後発生する欠陥もリペアすることができてメモリ素子の生産性を向上させることができる。
【００４４】
【図面の簡単な説明】
【図１】本発明にかかるアンチヒューズを利用したメモリリペア回路を説明す
るためのブロック図である。
【図２】図１の電圧生成器の出力状態を説明するための図面である。
【図３】図１のアンチヒューズ回路の第１実施例を示す回路図である。
【図４】図１のアンチヒューズ回路の第２実施例を示す回路図である。
【図５】図３で用いられたアンチヒューズ素子の構成例を示す図面である。
【図６】図３で用いられたアンチヒューズ素子の構成例を示す図面である。
【図７】図３で用いられたアンチヒューズ素子の構成例を示す図面である。
【図８】図３で用いられたアンチヒューズ素子の構成例を示す図面である。
【図９】図３の動作説明のための動作タイミング図である。
【図１０】図４の動作説明のための動作タイミング図である。
【図１１】図４で用いられたアンチヒューズ素子の構成例を示す図面である。
【図１２】図４で用いられたアンチヒューズ素子の構成例を示す図面である。
【図１３】図４で用いられたアンチヒューズ素子の構成例を示す図面である。
【図１４】図４で用いられたアンチヒューズ素子の構成例を示す図面である。
【図１５】図４で用いられたアンチヒューズ素子の構成例を示す図面である。
【図１６】図４で用いられたアンチヒューズ素子の構成例を示す図面である。
【００４５】
【符号の説明】
１０ アンチヒューズ回路
２０ パワーアップリセット回路
３０ アドレスマルチプレクサ
３１ バイアス制御部
３２ アンチヒューズ素子
３３ ラッチ部
４０ 電圧生成器
５０ 冗長ブロック
６０ バイアス制御部
７０ アンチヒューズ素子
８０ ラッチ部
１００ Ｐ型基板
１１０ Ｎウェル
１２０ Ｐウェル
１３０ Ｎ＋領域
１４０ ゲート電極
１５０ Ｐ＋領域
【発明が属する技術分野】
本発明は、ＭＯＳ（Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）構造を有するアンチヒューズ（Ａｎｔｉｆｕｓｅ）及びこれを利用したメモリリペア回路に関する。
【０００２】
【従来の技術】
半導体集積回路は、技術発展によって与えられたシリコン領域にさらに多くの回路素子を含むこととなった。このような回路素子の欠陥を減少または除去しようとするならば、さらに多くの回路素子を必要とする。ダイ利用率を最大にしてさらに高い集積度を達成するために、回路デザイナーは個別回路素子のサイズを減らそうと努めている。このようなサイズの減少は、このような回路素子が製造工程中、不純物に起因する欠陥にますます影響を受けるようになる。このような欠陥は、集積回路製造の完了時、テスト手続きにより確認可能であるか、半導体チップレベルまたはパッケージ完了後、確認可能でなければならない。欠陥が確認された時、特に回路素子の少数が実際的に欠陥がある時、欠陥のある集積回路装置は捨てなければならないという問題点があり、これは経済的に好ましくない。
【０００３】
集積回路の製造においてゼロ欠陥（Ｚｅｒｏ ｄｅｆｅｃｔｓ）を期待することは非現実的である。したがって、捨てられる集積回路の数を減少させるために集積回路に冗長回路が提供されている。第１の素子が欠陥として決定されれば、冗長回路素子が欠陥のある回路素子の代りをすることとなる。捨てられる素子の実際的減少は、集積回路素子コストの実際的な増加なしに冗長回路素子を使用して達成される。
【０００４】
冗長回路素子を使用する集積回路のいずれか一つは、例えば、ＤＲＡＭ、ＳＲＡＭ、ＶＲＡＭ及びＥＰＲＯＭのような集積メモリ回路である。典型的な集積メモリ回路は、アドレス可能な行及び列のアレイに配列された多数のメモリを含む。行及び列上のメモリは、集積メモリ回路の第１回路素子である。冗長回路素子を提供することによって欠陥のある第１の列、行または個別的ビットが代替され得る。
【０００５】
個別的集積メモリ回路の第１の回路素子は、別途にアドレスすることができるため、欠陥素子を代替しようとするならば、ヒューズ切断（Ｂｌｏｗｉｎｇ）または欠陥のある第１回路素子のアドレスに応じて冗長回路をプログラムするためのヒューズ制御プログラム可能な回路のアンチヒューズを必要とする。このような過程は、欠陥素子を永久に代替することに非常に効果的である。
【０００６】
例えば、ＤＲＡＭの場合、特定のメモリセルが位置づけされる行及び列アドレスを提供することにより、特定のメモリセルが選択される。冗長回路は、有効な第１のメモリ回路素子を認識すべきであり、欠陥のある第１の回路素子に対するアドレスがユーザにより提供された時、全ての信号が冗長回路素子に変更されるようにすべきである。したがって、多数のヒューズまたはアンチヒューズは、各冗長回路素子と関連づけされる。各冗長回路素子に対応した断線（Ｂｌｏｗｎ）または短絡（Ｕｎｂｌｏｗｎ）ヒューズの可能な組み合わせ（Ｃｏｍｂｉｎａｔｉｏｎ）は、対応冗長素子が代わりをする全ての第１の素子の単一アドレスを示す。
【０００７】
上記アンチヒューズは、電極／絶縁物／電極の構造で、絶縁破壊を利用して二つの電極を連結させるスイッチ役割をする素子である。このような絶縁物の絶縁破壊電圧をアンチヒューズのプログラム電圧（ＰＧＭ）というが、プログラムを通じて二つの電極が短絡状態となる。
【発明が解決しようとする課題】
【０００８】
本発明は、上述したような問題点を解決するためになされたものであって、アンチヒューズをＭＯＳ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）トランジスタにより構成し、これを採用したアンチヒューズ回路を適切にプログラムすることによって、欠陥のあるセルをリペアすることのできるＭＯＳ構造のアンチヒューズを利用したメモリリペア回路を提供することにその目的がある。
【０００９】
【課題を解決するための手段】
上記目的を達成するためになされた、本発明のＭＯＳ構造のアンチヒューズを利用したメモリリペア回路は、パワーが０Ｖから一定電圧以上になれば、電源電圧を出力するパワーアップリセット回路と、プログラムするヒューズを選択するための信号を出力するアドレスマルチプレクサと、プログラム電圧を供給するための電圧生成器と、パワーアップリセット回路、アドレスマルチプレクサ及び電圧生成器の出力に応じてアンチヒューズ素子をプログラムし、アンチヒューズ素子がプログラムされたか否かを感知するためのアンチヒューズ回路と、アンチヒューズ回路の出力信号に応じて欠陥セルを冗長セルに代替するための冗長ブロックと、を含んでなり、電圧生成器が、電源電圧と負の電圧をプログラム電圧として生成し、アンチヒューズ回路が、第１電極に電源電圧、第２電極に負の電圧が供給される時、プログラムされ、アンチヒューズ回路は、アンチヒューズ素子の一つの電極に負の電圧が印加された状態でアドレスマルチプレクサからの出力信号、パワーアップリセット回路の第１及び第２制御信号に応じてアンチヒューズ素子の他の電極に印加される電源電圧をオンまたはオフさせるためのバイアス制御部と、パワーアップリセット回路の第１制御信号及び第３制御信号に応じてヒューズのプログラム状態をラッチするためのラッチ部とを含んでなり、バイアス制御部は、アドレスマルチプレクサからの出力信号及びパワーアップリセット回路からの第１制御信号を論理結合するＮＯＲゲートと、ＮＯＲゲートの出力信号に応じて電源電圧をスイッチングするためのスイッチング素子を経由した電源電圧を接地にパスさせるためのトランジスタ素子と、スイッチング素子とアンチヒューズ素子の電源電圧印加端子とに接続され、ゲート電極が接地されるトランジスタ素子とを含んで構成され、ラッチ部は、前記パワーアップリセット回路からの第３制御信号に応じて電源電圧をスイッチングするためのスイッチング素子と、スイッチング素子と第１ノードとの間に接続され、前記パワーアップリセット回路からの第１制御信号に応じてターンオンされる第１トランジスタと、第１ノードと電源設置との間に接続され、ゲート電極がアンチヒューズ素子の電源電圧印加端子に接続される第２トランジスタと、スイッチング素子と第１トランジスタのアクセスポイントの電位とをラッチするためのラッチ回路とを含んでなることを特徴とする。
【００１０】
また、本発明のＭＯＳ構造のアンチヒューズを利用したメモリリペア回路は、第１電極に高電圧、第２電極に電源電圧より低い電圧が供給される時プログラムされる多数のアンチヒューズ素子と、アンチヒューズ素子を選択するためのアドレスマルチプレクサと、アンチヒューズ素子の第１電極に高電圧を供給するための電圧生成器と、パワーアップリセット回路、アドレスマルチプレクサ及び電圧生成器の出力に応じてアンチヒューズ素子をプログラムし、アンチヒューズ素子がプログラムされたか否かを感知するためのアンチヒューズ回路と、アンチヒューズ回路の出力に応じて欠陥セルを冗長セルに代替するための冗長ブロックと、を含み、アンチヒューズ回路は、アンチヒューズ素子のゲート電極に高電圧が印加された状態でアドレスマルチプレクサからの出力信号、パワーアップリセット回路の第１及び第２制御信号に応じてアンチヒューズ素子のソース及びドレイン電極に印加される電源電圧より低い電圧をオンまたはオフさせるためのバイアス制御部と、パワーアップリセット回路の第２及び第３制御信号に応じてアンチヒューズ素子のプログラム状態をラッチするためのラッチ部とを含んでなり、バイアス制御部は、第２制御信号に応じて電源電圧を第１ノードに伝達するためのスイッチング素子と、アンチヒューズ素子のソースおよびドレイン端子連結ノードと第１ノードとの間に接続され、ゲート電極が電源電圧を供給される第１トランジスタと、第１ノードと電源接地との間に連結され前記アドレスマルチプレクサの出力信号に応じてオンされる第２トランジスタと、第２トランジスタと並列接続され、パワーアップリセット回路の第１制御信号に応じてオンされ、オン抵抗が大きい第３トランジスタとからなり、ラッチ部は、第３制御信号に応じて電源電圧を第２ノードに伝達するためのスイッチング素子と、第２ノードと第３ノードとの間に接続され第１ノードの信号に応じてオンされる第１トランジスタと、第３ノードと電源接地との間に接続され、第１制御信号に応じてオンされる第２トランジスタと、第２ノードと第４ノードとの間に接続され、第３ノードの信号に応じてオンされる第３トランジスタと、第４ノードと電源接地との間に接続され、前記第３ノードの信号に応じてオンされる第４トランジスタと、
前記第４ノードの電位をラッチするためのラッチ回路と、を含んでなることを特徴とする。
【００１１】
【発明の実施の形態】
次に、本発明にかかるＭＯＳ構造のアンチヒューズを利用したメモリリペア回路の実施の形態の具体例を図面を参照しながら説明する。
【００１２】
図ｌは、本発明にかかるアンチヒューズを利用したメモリリペア回路を説明するためのブロック図である。本発明にかかるメモリリペア回路は、アンチヒューズをプログラムし、アンチヒューズがプログラムされたのかを感知するためのアンチヒューズ回路１０、パワーが０Ｖから一定電圧以上になれば、ＶＣＣを出力するパワーアップリセット回路２０、プログラムするヒューズを選択するための信号を出力するアドレスマルチプレクサ３０、プログラム電圧を供給する電圧生成器４０、アンチヒューズ回路１０の出力信号ＲＯに応じて欠陥セルを冗長セルに代替するための冗長ブロック５０により構成される。
【００１３】
電圧生成器４０は、図２に示したように、電圧生成端子ＮＧＮＤと接地との間に接続されたＰＮダイオードＤ１のアノード（ａｎｏｄｅ）端子を介して、例えば、−４Ｖ（ＮＧＮＤ）または０Ｖを出力する一方、ＶＣＣ端子とＰＶＣＣ端子との間に接続されたＰＮダイオードＤ２のカソード端子を介して、例えば、８Ｖ（ＰＶＣＣ）またはＶＣＣ（３．３Ｖ）電圧を出力する。
【００１４】
図３は、図１のアンチヒューズ回路の第１実施例である。アンチヒューズ回路は、ＶＣＣ（３．３Ｖ）とＮＧＮＤ（−４Ｖ）の電圧差を利用してアンチヒューズをプログラムする回路として、バイアス制御部６０、アンチヒューズ素子７０及びラッチ部８０により構成される。図９の動作タイミング図を参照しアンチヒューズ回路の動作を説明する。
【００１５】
（１−１）初期化動作。
パワーアップリセット回路２０からの制御信号ＰＷＲＵＰＢが、図９に示したように、ハイであって、スペシャルアドレスＳＡがローであるならば、ＮＯＲゲート１１１の出力がローとなってＰＭＯＳトランジスタＰ１２を介して電源電圧ＶＣＣが第１ノードＮ１に伝達される。パワーアップリセット回路２０からの制御信号ＰＷＲＵＰがローであるので、電源電圧ＶＣＣがＰＭＯＳトランジスタＰ１５を介して第３ノードＮ３に伝達されるが、制御信号ＰＷＲＵＰＢによりＮＭＯＳトランジスタＮ１６がターンオンされ、第２ノードＮ２のハイ電位によりＮＭＯＳトランジスタＮ１７がターンオンされるので、反転ゲート１１８、１１９からなるラッチの出力ＲＯはハイとなる。
【００１６】
（１−２）プログラム動作。
パワーの安定化がなされ、制御信号ＰＷＲＵＰ＿Ｐがショットパルス（ｓｈｏｒｔ ｐｕｌｓｅ）にハイとなれば、第１及び第２ノードＮ１、Ｎ２が０Ｖに初期化される。アンチヒューズ素子を選択するスペシャルアドレスＳＡがハイとなれば、アンチヒューズ素子７０の一方の電極、すなわち第２ノードＮ２にＶＣＣが印加される。この場合、電圧生成器４０の出力ＮＧＮＤが、例えば、−４Ｖとなってアンチヒューズ素子７０の他方の電極に伝達されれば、アンチヒューズ素子７０の両端の電圧差が７Ｖ以上の高電圧となるのでアンチヒューズ素子７０がプログラムされる。
【００１７】
（１−３）読出及びラッチ動作。
プログラムが全部完了した後、図９に示したように、パワーをオフさせた後オンさせる時、一定期間の間パワーの安定化がなされる。この場合、制御信号ＰＷＲＵＰＢは、ハイとなってＮＯＲゲート１１１の出力がローとなる。したがって第１及び第２ノードＮ１、Ｎ２にＶＣＣが伝達され、アンチヒューズ素子７０がプログラムされた場合、第２ノードＮ２の電圧は、アンチヒューズ素子７０を介してグラウンドにパスされるため、ローとなる。制御信号ＰＷＲＵＰは、ローとなるので、第３ノードＮ３は、ＶＣＣ電位となるが、第２ノードＮ２がロー状態であるので接地への電流パスは遮断される。したがってラッチ８０の出力はロー状態を保持する。
【００１８】
図３で用いられたアンチヒューズ素子７０は、図５、６、７及び８のように構成することができるが、その構成を説明すれば、以下の通りである。
【００１９】
図５を参照すれば、Ｐ型基板１００内のＮウェル１１０が形成され、Ｎウェル１１０内にＰウェル１２０が形成される。Ｐウェル１２０内には、第１Ｎ＋領域１３０Ａ及び第２Ｎ＋領域１３０Ｂが形成され、第１及び第２Ｎ＋領域１３０Ａ、１３０Ｂ間の基板１００上部には、絶縁膜及びゲート電極１４０が順に形成される。ゲート電極１４０は、ＶＣＣに連結され、第１及び第２Ｎ＋領域１３０Ａ、１３０Ｂは、図１の電圧生成器４０の電圧生成端子ＮＧＮＤに連結される。
【００２０】
図６を参照すれば、Ｐ型基板１００内にＮウェル１１０が形成され、Ｎウェル１１０内にＰウェル１２０が形成される。Ｐウェル１２０内には、Ｎ＋領域１３０が形成され、Ｎ＋領域１３０の一方の基板１００上部には絶縁膜及びゲート電極１４０が順に形成される。ゲート電極１４０はＶＣＣに連結され、Ｎ＋領域１３０は、図１の電圧生成器４０の電圧生成端子ＮＧＮＤに連結される。
【００２１】
図７を参照すれば、Ｐ型基板１００内にＮウェル１１０が形成され、このＮウェル１１０内には、第１Ｐ＋領域１５０Ａ及び第２Ｐ＋領域１５０Ｂが形成され、第１及び第２Ｐ＋領域１５０Ａ、１５０Ｂ間の基板１００上部には、絶縁膜及びゲート電極１４０が順に形成される。ゲート電極１４０は、ＶＣＣに連結され、第１及び第２Ｐ＋領域１５０Ａ、１５０Ｂは、図１の電圧生成器４０の電圧生成端子ＮＧＮＤに連結される。
【００２２】
図８を参照すれば、Ｐ型基板１００内にＮウェル１１０が形成され、Ｎウェル１１０内にＰ＋領域１５０が形成され、Ｐ＋領域１５０の一方の基板１００上部には、絶縁膜及びゲート電極１４０が順に形成される。ゲート電極１４０は、ＶＣＣに連結され、Ｐ ＋ 領域１５０は、図１の電圧生成器４０の電圧生成端子ＮＧＮＤに連結される。
【００２３】
図５乃至８において、ゲート電極にはＶＣＣ（３．３Ｖ）、ジャンクション（ｊｕｎｃｔｉｏｎ）にはＮＧＮＤ（−４Ｖ）を印加してゲート端子とジャンクションとの間のエッジ（Ｅｄｇｅ）部分に絶縁破壊（Ｄｉｅｌｅｃｔｒｉｃ ｂｒｅａｋｄｏｗｎ）を発生させてゲート電極とジャンクションとの間がオンとなる。図５及び図６は、トリプルウェルＮＭＯＳトランジスタを利用して構成し、図７及び図８は、ツインウェルＰＭＯＳを利用して構成した。図５及び図６のＰウェルは、フローティング状態におくか、または電圧発生器４０の負電圧発生端子ＮＧＮＤに連結させ、ＮウェルにはＶＣＣを印加する。図７及び図８のＮウェルはフローティング状態に保持させる。
【００２４】
図４は、図１のアンチヒューズ回路の第２実施例である。図４は、電圧生成器４０から発生した正電圧をアンチヒューズ素子に印加してプログラムする回路図として、アンチヒューズ素子３２、バイアス制御部３１、及びラッチ部３３により構成される。図４の動作を、図１０の動作タイミング図を参照し説明する。
【００２５】
（２−１）初期化動作。
図１０に示したように、初期化期間（パワー安定化期間）にＶＣＣ電圧がアンチヒューズ素子３２のゲート電極に伝達されるが、アンチヒューズ素子３２がプログラムされていないので（オフ状態）、第４ノードＮ４にはＶＣＣが伝達されない。
【００２６】
図１０の制御信号ＰＷＲＵＰＢ＿Ｐがハイであるので、ＰＭＯＳトランジスタＰ２０は、ターンオフされ、ＮＭＯＰトランジスタＮ２１がターンオン状態であるが、第４ノードＮ４がロー状態であるので、第５ノードＮ５もロー状態となる。この場合、スペシャルアドレスＳＡは、ロー状態であるのでＮＭＯＳトランジスタＮ２２は、ターンオフされる。
【００２７】
制御信号ＰＷＲＵＰＢは、ハイであるので、ＮＭＯＳトランジスタＮ２３（オン抵抗が非常に大きく設計される）がターンオンされて第５ノードＮ５を確実にロー状態にする。制御信号ＰＷＲＵＰは、ロー状態であるので、ＰＭＯＳトランジスタＰ２４、Ｐ２５、Ｐ２７を介してＶＣＣが第６ノード及び第７ノードＮ６、Ｎ７にそれぞれ伝達される。
【００２８】
この場合、制御信号ＰＷＲＵＰＢ＿Ｐは、ハイであるが、ＮＭＯＳトランジスタＮ２６のオン抵抗を大きくしたので、第６ノードＮ６は、一定の電圧を有することとなる。第６ノードＮ６の電位によりＰＭＯＳトランジスタＰ２７はオフ性となり、それに対し、ＮＭＯＳトランジスタＮ２８がターンオンされるため、第７ノードＮ７はロー状態となる。
【００２９】
したがって、インバータＩ２９、Ｉ３０により構成されたラッチの出力ＲＯはハイ状態となる。パワーが安定化されれば、制御信号ＰＷＲＵＰがハイ、制御信号ＰＷＲＵＰＢがロー状態となってＰＭＯＳトランジスタＰ２４及びＮＭＯＳトランジスタＮ２３がターンオフされる。制御信号ＰＷＲＵＰＢ＿Ｐがショットパルスでロー信号であるならば、ＰＭＯＳトランジスタＰ２０がターンオンされて第５及び第４ノードＮ５、Ｎ４にＶＣＣが印加されて初期化される。また制御信号ＰＷＲＵＰＢ＿Ｐがハイとなれば、ＰＭＯＳトランジスタＰ２０がターンオフされるのに対し、ＮＭＯＳトランジスタＮ２６がターンオンされて第６ノードＮ６がロー状態となる。
【００３０】
（２−２）プログラム動作。
スペシャルアドレスＳＡがハイとなれば、ＮＭＯＳトランジスタＮ２２がターンオンされて第４ノード及び第５ノードＮ４、Ｎ５がロー状態となる。図１の電圧生成器４０の正電圧出力端子ＰＶＣＣから高電圧（７Ｖ以上）が出力されれば、アンチヒューズ素子がプログラムされ、この高電圧がアンチヒューズ素子３２を介して第４ノードＮ４に伝達されるが、ＮＭＯＳトランジスタＮ２１のゲート電圧がＶＣＣ（３．３Ｖ以上）であるので、このゲートと第４ノードＮ４との間の電圧差は４Ｖ未満であるため、ブレーキダウン電圧に達しなく安定的に動作することができる。
【００３１】
（２−３）読出及びラッチ動作。
プログラムが完了すれば、図１０に示したように、パワーをオフさせた後オンさせる時、一定期間の間パワーの安定化がなされ、制御信号ＰＷＲＵＰＢ＿Ｐは、ハイとなってＰＭＯＳトランジスタＰ２０は、ターンオフされる。電圧生成器４０の正電圧出力端子ＰＶＣＣが接続されたアンチヒューズ素子３２を介してＶＣＣ電圧の提供を受け、アンチヒューズ素子３２がプログラムされたため（オン状態）、第４ノード及び第５ノードＮ４、Ｎ５にＶＣＣが伝達される。
【００３２】
スペシャルアドレスＳＡがローであるので、ＮＭＯＳトランジスタＮ２２は、ターンオフされる。制御信号ＰＷＲＵＰＢがハイ状態であるが、ＮＭＯＳトランジスタＮ２３のオン抵抗が非常に大きいために、ＮＭＯＳトランジスタＮ２３を通じた電流パスはほとんどない。したがって、第５ノードＮ５は、ハイ状態を保持する。制御信号ＰＷＲＵＰは、ロー状態であるので、ＰＭＯＳトランジスタＰ２４はターンオン状態であるが、第５ノードＮ５の電位によりＰＭＯＳトランジスタＰ２５がターンオフされるため、第６ノードＮ６は、続けてロー状態を保持する。第６ノードＮ６がロー状態であるので、ＰＭＯＳトランジスタＰ２７は、ターンオンされるのに対し、ＮＭＯＳトランジスタＮ２８は、ターンオフされるのでＶＣＣがＰＭＯＳトランジスタＰ２４、Ｐ２７を介して第７ノードＮ７に伝達される。したがって、第７ノードＮ７は、ハイ状態となり、ラッチ部３３の出力はロー状態となる。
【００３３】
図４で用いられたアンチヒューズ素子３２は、図１１乃至図１６のように構成することができるが、その構成を説明すれば以下の通りである。
【００３４】
図１１を参照すれば、Ｐ型基板１００内にＮウェル１１０が形成され、Ｎウェル１１０内にＰウェル１２０が形成される。Ｐウェル１２０内には、第１Ｎ＋領域１３０Ａ及び第２Ｎ＋領域１３０Ｂが形成され、第１及び第２Ｎ＋領域１３０Ａ、１３０Ｂ間の基板１００上部には絶縁膜及びゲート電極１４０が順に形成される。ゲート電極１４０は、図１の電圧生成器４０の正電圧生成端子ＰＶＣＣに連結され第１及び第２Ｎ＋領域１３０Ａ、１３０Ｂは図４の第４ノードＮ４に連結される。
【００３５】
図１２を参照すれば、Ｐ型基板１００内にＮウェル１１０が形成され、Ｎウェル１１０内にＰウェル１２０が形成される。Ｐウェル１２０内には、Ｎ＋領域１３０が形成され、Ｎ＋領域１３０の一方の基板１００上部には絶縁膜及びゲート電極１４０が順に形成される。ゲート電極１４０は、図１の電圧生成器４０の正電圧生成端子ＰＶＣＣに連結され、Ｎ＋領域１３０は、図４の第４ノードＮ４に連結される。
【００３６】
図１３を参照すれば、Ｐ型基板１００内にＮウェル１１０が形成され、Ｎウェル１１０内には第１Ｐ＋領域１５０Ａ及び第２Ｐ＋領域１５０Ｂが形成され、第１及び第２Ｐ＋領域１５０Ａ、１５０Ｂ間の基板１００上部には絶縁膜及びゲート電極１４０が順に形成される。ゲート電極１４０は図１の電圧生成器４０の正電圧生成端子ＰＶＣＣに連結され第１及び第２Ｐ＋領域１５０Ａ、１５０Ｂは、図４の第４ノードＮ４に連結される。
【００３７】
図１４を参照すれば、Ｐ型基板１００内にＮウェル１１０が形成され、Ｎウェル１１０内にＰ＋領域１５０が形成され、Ｐ＋領域１５０の一方の基板１００上部には絶縁膜及びゲート電極１４０が順に形成される。ゲート電極１４０は、図１の電圧生成器４０の正電圧生成端子ＰＶＣＣに連結され、Ｎ＋領域１３０は、図４の第４ノードＮ４に連結される。
【００３８】
図１５を参照すれば、Ｐ型基板１００内にＰウェル１２０が形成され、Ｐウェル１２０内には第１Ｎ＋領域１３０Ａ及び第２Ｎ＋領域１３０Ｂが形成され、第１及び第２Ｎ＋領域１３０Ａ、１３０Ｂ間の基板１００上部には絶縁膜及びゲート電極１４０が順に形成される。ゲート電極１４０は、図１の電圧生成器４０の正電圧生成端子ＰＶＣＣに連結され、第１及び第２Ｎ＋領域１３０Ａ、１３０Ｂは、図４の第４ノードＮ４に連結される。
【００３９】
図１１乃至１５において、ゲート電極には、ＰＶＣＣ（７Ｖ）、ジャンクションには０Ｖを印加してゲート電極とジャンクションとの間のエッジ部分に絶縁破壊を発生させてゲート電極とジャンクションとの間をオン状態にする。
【００４０】
図１６を参照すれば、Ｐ型基板１００内にＰウェル１２０が形成され、Ｐウェル１２０内にＮ＋領域１３０が形成され、Ｎ＋領域１３０の一方の基板１００上部には絶縁膜及びゲート電極１４０が順に形成される。ゲート電極１４０は、図１の電圧生成器４０の正電圧生成端子ＰＶＣＣに連結され、Ｎ＋領域１３０は、図４の第４ノードＮ４に連結される。
【００４１】
図１１及び図１２は、トリプルウェルＮＭＯＳを利用して構成し、図１３及び図１４は、ツインウェルＰＭＯＳを利用して構成した。図１５及び図１６は、ＮＭＯＳを利用して構成した。図１５及び図１６のＰウェルは、フローティング状態におくか、ジャンクションに連結させ、ＮウェルにはＶＣＣを印加する。図１３及び図１４のＮウェルは、フローティング状態におくか、ジャンクションに連結させる。図１５及び図１６のＰウェルは、フローティング状態に保持させる。
【００４２】
尚、本発明は、本実施例に限られるものではない。本発明の趣旨から逸脱しない範囲内で多様に変更実施することが可能である。
【００４３】
【発明の効果】
上述したように、本発明は、ＭＯＳ構造のアンチヒューズ素子を電気的にプログラムする方式を利用してメモリ素子の欠陥セルを剰余セルに代替させることができ、特にバーインテスト（ｂｕｒｎ−ｉｎ ｔｅｓｔ）以後発生する欠陥もリペアすることができてメモリ素子の生産性を向上させることができる。
【００４４】
【図面の簡単な説明】
【図１】本発明にかかるアンチヒューズを利用したメモリリペア回路を説明す
るためのブロック図である。
【図２】図１の電圧生成器の出力状態を説明するための図面である。
【図３】図１のアンチヒューズ回路の第１実施例を示す回路図である。
【図４】図１のアンチヒューズ回路の第２実施例を示す回路図である。
【図５】図３で用いられたアンチヒューズ素子の構成例を示す図面である。
【図６】図３で用いられたアンチヒューズ素子の構成例を示す図面である。
【図７】図３で用いられたアンチヒューズ素子の構成例を示す図面である。
【図８】図３で用いられたアンチヒューズ素子の構成例を示す図面である。
【図９】図３の動作説明のための動作タイミング図である。
【図１０】図４の動作説明のための動作タイミング図である。
【図１１】図４で用いられたアンチヒューズ素子の構成例を示す図面である。
【図１２】図４で用いられたアンチヒューズ素子の構成例を示す図面である。
【図１３】図４で用いられたアンチヒューズ素子の構成例を示す図面である。
【図１４】図４で用いられたアンチヒューズ素子の構成例を示す図面である。
【図１５】図４で用いられたアンチヒューズ素子の構成例を示す図面である。
【図１６】図４で用いられたアンチヒューズ素子の構成例を示す図面である。
【００４５】
【符号の説明】
１０ アンチヒューズ回路
２０ パワーアップリセット回路
３０ アドレスマルチプレクサ
３１ バイアス制御部
３２ アンチヒューズ素子
３３ ラッチ部
４０ 電圧生成器
５０ 冗長ブロック
６０ バイアス制御部
７０ アンチヒューズ素子
８０ ラッチ部
１００ Ｐ型基板
１１０ Ｎウェル
１２０ Ｐウェル
１３０ Ｎ＋領域
１４０ ゲート電極
１５０ Ｐ＋領域
Claims (16)
- パワーが０Ｖから一定電圧以上になれば、電源電圧を出力するパワーアップリセット回路と、
プログラムするヒューズを選択するための信号を出力するアドレスマルチプレクサと、
プログラム電圧を供給するための電圧生成器と、
前記パワーアップリセット回路、アドレスマルチプレクサ及び電圧生成器の出力に応じてアンチヒューズ素子をプログラムし、アンチヒューズ素子がプログラムされたか否かを感知するためのアンチヒューズ回路と、
前記アンチヒューズ回路の出力信号に応じて欠陥セルを冗長セルに代替するための冗長ブロックと、を含んでなり、
前記電圧生成器が、電源電圧と負の電圧をプログラム電圧として生成し、
前記アンチヒューズ回路が、第１電極に前記電源電圧、第２電極に前記負の電圧が供給される時、プログラムされ、
前記アンチヒューズ回路は、前記アンチヒューズ素子の一つの電極に負の電圧が印加された状態で前記アドレスマルチプレクサからの出力信号、前記パワーアップリセット回路の第１及び第２制御信号に応じて前記アンチヒューズ素子の他の電極に印加される電源電圧をオンまたはオフさせるためのバイアス制御部と、
前記パワーアップリセット回路の第１制御信号及び第３制御信号に応じて前記ヒューズのプログラム状態をラッチするためのラッチ部と、を含んでなり、
前記バイアス制御部は、前記アドレスマルチプレクサからの出力信号及び前記パワーアップリセット回路からの第１制御信号を論理結合するＮＯＲゲートと、
前記ＮＯＲゲートの出力信号に応じて電源電圧をスイッチングするためのスイッチング素子を経由した電源電圧を接地にパスさせるためのトランジスタ素子と、
前記スイッチング素子と前記アンチヒューズ素子の電源電圧印加端子とに接続され、ゲート電極が接地されるトランジスタ素子とを含んで構成され、
前記ラッチ部は、前記パワーアップリセット回路からの第３制御信号に応じて電源電圧をスイッチングするためのスイッチング素子と、
前記スイッチング素子と第１ノードとの間に接続され、前記パワーアップリセット回路からの第１制御信号に応じてターンオンされる第１トランジスタと、
前記第１ノードと電源接地との間に接続され、ゲート電極が前記アンチヒューズ素子の電源電圧印加端子に接続される第２トランジスタと、
前記スイッチング素子と第１トランジスタのアクセスポイントの電位とをラッチするためのラッチ回路とを含んでなることを特徴とするＭＯＳ構造のアンチヒューズを利用したメモリリペア回路。 - 前記アンチヒューズ素子は、トリプルＰウェル内にソース及びドレインが形成されたＮＭＯＳトランジスタにより構成し、ゲート電極に電源電圧を印加し、ソースとドレインとは互いに連結して負の電圧が印加されるようにしたことを特徴とする請求項１に記載のＭＯＳ構造のアンチヒューズを利用したメモリリペア回路。
- 前記トリプルＰウェルを、フローティング状態に保持するか、または前記ソースとドレインに連結されることを特徴とする請求項２に記載のＭＯＳ構造のアンチヒューズを利用したメモリリペア回路。
- 前記アンチヒューズ素子は、トリプルＰウェル内にソースまたはドレインのいずれか一つのみを形成したＭＯＳトランジスタにより構成し、ゲート電極に電源電圧を印加し、前記ソースまたはドレインのいずれか一つのみには負の電圧が印加されるようにしたことを特徴とする請求項１に記載のＭＯＳ構造のアンチヒューズを利用したメモリリペア回路。
- 前記トリプルＰウェルを、フローティング状態に保持するか、または、前記ソースとドレインに連結されることを特徴とする請求項４に記載のＭＯＳ構造のアンチヒューズを利用したメモリリペア回路。
- 第１電極に高電圧、第２電極に電源電圧より低い電圧が供給される時プログラムされる多数のアンチヒューズ素子と、
前記アンチヒューズ素子を選択するためのアドレスマルチプレクサと、
前記アンチヒューズ素子の第１電極に高電圧を供給するための電圧生成器と、
パワーアップリセット回路、アドレスマルチプレクサ及び電圧生成器の出力に応じてアンチヒューズ素子をプログラムし、アンチヒューズ素子がプログラムされたか否かを感知するためのアンチヒューズ回路と、
前記アンチヒューズ回路の出力に応じて欠陥セルを冗長セルに代替するための冗長ブロックと、を含み、
前記アンチヒューズ回路は、前記アンチヒューズ素子のゲート電極に高電圧が印加された状態で前記アドレスマルチプレクサからの出力信号、前記パワーアップリセット回路の第１及び第２制御信号に応じて前記アンチヒューズ素子のソース及びドレイン電極に印加される電源電圧より低い電圧をオンまたはオフさせるためのバイアス制御部と、
前記パワーアップリセット回路の第２及び第３制御信号に応じて前記アンチヒューズ素子のプログラム状態をラッチするためのラッチ部と、を含んでなり、
前記バイアス制御部は、前記第２制御信号に応じて電源電圧を第１ノードに伝達するためのスイッチング素子と、
前記アンチヒューズ素子のソースおよびドレイン端子連結ノードと第１ノードとの間に接続され、ゲート電極が電源電圧を供給される第１トランジスタと、
前記第１ノードと電源接地との間に連結され前記アドレスマルチプレクサの出力信号に応じてオンされる第２トランジスタと、
前記第２トランジスタと並列接続され、前記パワーアップリセット回路の第１制御信号に応じてオンされ、オン抵抗が大きい第３トランジスタとからなり、
前記ラッチ部は、前記第３制御信号に応じて電源電圧を第２ノードに伝達するためのスイッチング素子と、
前記第２ノードと第３ノードとの間に接続され前記第１ノードの信号に応じてオンされる第１トランジスタと、
前記第３ノードと電源接地との間に接続され、前記第１制御信号に応じてオンされる第２トランジスタと、
前記第２ノードと第４ノードとの間に接続され、前記第３ノードの信号に応じてオンされる第３トランジスタと、
前記第４ノードと電源接地との間に接続され、前記第３ノードの信号に応じてオンされる第４トランジスタと、
前記第４ノードの電位をラッチするためのラッチ回路と、を含んでなることを特徴とするＭＯＳ構造のアンチヒューズを利用したメモリリペア回路。 - 前記アンチヒューズ素子は、トリプルＰウェル内にソースおよびドレインが形成されたＮＭＯＳトランジスタにより構成し、ゲート電極に高電圧を印加し、ソースとドレインとは互いに連結して電源電圧より低い電圧が印加されるようにしたことを特徴とする請求項６に記載のＭＯＳ構造のアンチヒューズを利用したメモリリペア回路。
- 前記トリプルＰウェルを、フローティング状態に保持するか、または、前記ソースとドレインに連結させることを特徴とする請求項７に記載のＭＯＳ構造のアンチヒューズを利用したメモリリペア回路。
- 前記アンチヒューズ素子は、トリプルＰウェル内にソースまたはドレインのいずれか一つのみを形成したＭＯＳトランジスタにより構成し、ゲート電極に高電圧を印加し、前記ソースまたはドレインのいずれか一つのみには電源電圧より低い電圧が印加されるようにしたことを特徴とする請求項６に記載のＭＯＳ構造のアンチヒューズを利用したメモリリペア回路。
- 前記トリプルＰウェルを、フローティング状態に保持するか、または、前記ソースとドレインに連結されることを特徴とする請求項９に記載のＭＯＳ構造のアンチヒューズを利用したメモリリペア回路。
- 前記アンチヒューズ素子は、Ｐ型基板のＮウェル内にソースおよびドレインが形成されたＰＭＯＳトランジスタにより構成し、ゲート電極に高電圧を印加し、ソースとドレインとは互いに連結して電源電圧より低い電圧が印加されるようにしたことを特徴とする請求項６に記載のＭＯＳ構造のアンチヒューズを利用したメモリリペア回路。
- 前記ＰＭＯＳトランジスタのＮウェルは、フローティングされることを特徴とする請求項１１に記載のＭＯＳ構造のアンチヒューズを利用したメモリリペア回路。
- 前記アンチヒューズ素子は、Ｐ型基板のＮウェル内にソースまたはドレインのいずれか一つのみを形成したＭＯＳトランジスタにより構成し、ゲートには電源電圧を印加し、前記ソースまたはドレインのいずれか一つのみには電源電圧より低い電圧が印加されるようにしたことを特徴とする請求項６に記載のＭＯＳ構造のアンチヒューズを利用したメモリリペア回路。
- 前記アンチヒューズ素子は、Ｐウェル内にソースおよびドレインが形成されたＮＭＯＳトランジスタにより構成し、ゲートに電源電圧を印加し、ソースとドレインとは互いに連結して電源電圧より低い電圧が印加されるように構成したことを特徴とする請求項６に記載のＭＯＳ構造のアンチヒューズを利用したメモリリペア回路。
- 前記Ｐウェルは、フローティングされることを特徴とする請求項１４に記載のＭＯＳ構造のアンチヒューズを利用したメモリリペア回路。
- 前記アンチヒューズ素子は、Ｐウェル内にソースまたはドレインのいずれか一つのみを形成したＭＯＳトランジスタにより構成し、ゲートに高電圧を印加し、ソースまたはドレインのいずれか一つのみには電源電圧より低い電圧を印加することを特徴とする請求項６に記載のＭＯＳ構造のアンチヒューズを利用したメモリリペア回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-1999-0065005A KR100376265B1 (ko) | 1999-12-29 | 1999-12-29 | 모스 구조의 안티퓨즈를 이용한 메모리 리페어 회로 |
| KR1999/P65005 | 1999-12-29 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001210094A JP2001210094A (ja) | 2001-08-03 |
| JP4992149B2 true JP4992149B2 (ja) | 2012-08-08 |
Family
ID=19632212
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000391292A Expired - Fee Related JP4992149B2 (ja) | 1999-12-29 | 2000-12-22 | モス構造のアンチヒューズを利用したメモリリペア回路 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6477094B2 (ja) |
| JP (1) | JP4992149B2 (ja) |
| KR (1) | KR100376265B1 (ja) |
| TW (1) | TW480706B (ja) |
Families Citing this family (34)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6903991B2 (en) * | 1995-08-31 | 2005-06-07 | Micron Technology, Inc. | Circuit for programming antifuse bits |
| KR100328447B1 (ko) * | 2000-02-21 | 2002-03-16 | 박종섭 | 안티퓨즈 리페어 회로 |
| KR100685610B1 (ko) * | 2000-06-26 | 2007-02-22 | 주식회사 하이닉스반도체 | 반도체 소자의 테스트 장치 |
| US6960819B2 (en) * | 2000-12-20 | 2005-11-01 | Broadcom Corporation | System and method for one-time programmed memory through direct-tunneling oxide breakdown |
| US6628561B2 (en) * | 2001-08-30 | 2003-09-30 | Micron Technology, Inc. | Small anti-fuse circuit to facilitate parallel fuse blowing |
| KR100422588B1 (ko) * | 2002-05-20 | 2004-03-16 | 주식회사 하이닉스반도체 | 파워 업 신호 발생 장치 |
| JP4125542B2 (ja) | 2002-05-20 | 2008-07-30 | エルピーダメモリ株式会社 | 半導体記憶装置およびその製造方法 |
| KR100470168B1 (ko) * | 2002-05-27 | 2005-02-07 | 주식회사 하이닉스반도체 | 안티퓨즈 회로 |
| US6816427B2 (en) * | 2002-11-27 | 2004-11-09 | Novocell Semiconductor, Inc. | Method of utilizing a plurality of voltage pulses to program non-volatile memory elements and related embedded memories |
| US6775171B2 (en) * | 2002-11-27 | 2004-08-10 | Novocell Semiconductor, Inc. | Method of utilizing voltage gradients to guide dielectric breakdowns for non-volatile memory elements and related embedded memories |
| US6775197B2 (en) | 2002-11-27 | 2004-08-10 | Novocell Semiconductor, Inc. | Non-volatile memory element integratable with standard CMOS circuitry and related programming methods and embedded memories |
| US7364508B2 (en) * | 2003-01-16 | 2008-04-29 | Wms Gaming, Inc. | Gaming machine environment having controlled audio and visual media presentation |
| US6897543B1 (en) | 2003-08-22 | 2005-05-24 | Altera Corporation | Electrically-programmable integrated circuit antifuses |
| US7157782B1 (en) | 2004-02-17 | 2007-01-02 | Altera Corporation | Electrically-programmable transistor antifuses |
| JP2005310285A (ja) * | 2004-04-22 | 2005-11-04 | Toshiba Corp | 半導体集積回路装置 |
| JP4772328B2 (ja) * | 2005-01-13 | 2011-09-14 | 株式会社東芝 | 不揮発性半導体記憶装置 |
| JP4851755B2 (ja) * | 2005-09-07 | 2012-01-11 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| KR100728974B1 (ko) * | 2005-12-28 | 2007-06-15 | 주식회사 하이닉스반도체 | 반도체 메모리 장치의 퓨즈 연결 제어 회로 |
| KR101332121B1 (ko) * | 2006-01-27 | 2013-11-21 | 킬로패스 테크놀로지, 인크. | 전기적으로 프로그램 가능한 퓨즈 비트 |
| JP4946260B2 (ja) * | 2006-08-16 | 2012-06-06 | 富士通セミコンダクター株式会社 | アンチヒューズ書込電圧発生回路を内蔵する半導体メモリ装置 |
| JP5119626B2 (ja) * | 2006-08-18 | 2013-01-16 | 富士通セミコンダクター株式会社 | 電気ヒューズ回路 |
| KR100845407B1 (ko) * | 2007-02-16 | 2008-07-10 | 매그나칩 반도체 유한회사 | 원-타임-프로그래머블 셀 및 이를 구비하는 ｏｔｐ 메모리 |
| JP2009110582A (ja) * | 2007-10-29 | 2009-05-21 | Elpida Memory Inc | アンチヒューズ回路及びこれを備える半導体装置、並びに、アンチヒューズ回路へのアドレス書き込み方法 |
| KR100904468B1 (ko) * | 2007-11-28 | 2009-06-24 | 주식회사 하이닉스반도체 | 안티퓨즈 리페어 전압 제어 회로 |
| KR100937948B1 (ko) * | 2008-06-04 | 2010-01-21 | 주식회사 하이닉스반도체 | 파워 업 신호 생성회로와 생성 방법 |
| US8208312B1 (en) * | 2009-09-22 | 2012-06-26 | Novocell Semiconductor, Inc. | Non-volatile memory element integratable with standard CMOS circuitry |
| US8199590B1 (en) | 2009-09-25 | 2012-06-12 | Novocell Semiconductor, Inc. | Multiple time programmable non-volatile memory element |
| KR101062775B1 (ko) * | 2009-12-28 | 2011-09-06 | 주식회사 하이닉스반도체 | 퓨즈 회로 및 그 제어 방법 |
| US8618613B2 (en) * | 2011-03-31 | 2013-12-31 | Intel Corporation | Methods of forming secured metal gate antifuse structures |
| US8724364B2 (en) * | 2011-09-14 | 2014-05-13 | Semiconductor Components Industries, Llc | Electronic device including a nonvolatile memory structure having an antifuse component and a process of using the same |
| KR102117958B1 (ko) | 2014-02-17 | 2020-06-02 | 삼성전자주식회사 | 안티퓨즈 제어 회로 및 그것에 의한 안티퓨즈 읽기 시작 방법 |
| US9496270B2 (en) * | 2014-05-30 | 2016-11-15 | Qualcomm Incorporated | High density single-transistor antifuse memory cell |
| KR102126551B1 (ko) * | 2014-08-07 | 2020-06-24 | 엘지디스플레이 주식회사 | 박막 트랜지스터의 리페어 방법 |
| TWI578325B (zh) * | 2015-08-18 | 2017-04-11 | 力旺電子股份有限公司 | 反熔絲型一次編程的記憶胞及其相關的陣列結構 |
Family Cites Families (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06295594A (ja) * | 1993-04-09 | 1994-10-21 | Nippon Steel Corp | 半導体記憶装置 |
| US5838620A (en) * | 1995-04-05 | 1998-11-17 | Micron Technology, Inc. | Circuit for cancelling and replacing redundant elements |
| JPH0991992A (ja) * | 1995-09-22 | 1997-04-04 | Hitachi Ltd | 半導体記憶装置 |
| JP3650186B2 (ja) * | 1995-11-28 | 2005-05-18 | 株式会社ルネサステクノロジ | 半導体装置および比較回路 |
| US5677917A (en) * | 1996-04-29 | 1997-10-14 | Motorola, Inc. | Integrated circuit memory using fusible links in a scan chain |
| US5896041A (en) * | 1996-05-28 | 1999-04-20 | Micron Technology, Inc. | Method and apparatus for programming anti-fuses using internally generated programming voltage |
| US5793224A (en) * | 1996-06-18 | 1998-08-11 | Micron Technology, Inc. | Voltage generator for antifuse programming |
| US5831923A (en) * | 1996-08-01 | 1998-11-03 | Micron Technology, Inc. | Antifuse detect circuit |
| US5812477A (en) * | 1996-10-03 | 1998-09-22 | Micron Technology, Inc. | Antifuse detection circuit |
| US5844298A (en) * | 1997-03-28 | 1998-12-01 | Micron Technology, Inc. | Method and apparatus for programming anti-fuses |
| JPH1131956A (ja) * | 1997-07-10 | 1999-02-02 | Toshiba Corp | リセット信号発生回路 |
| JPH1174771A (ja) * | 1997-09-01 | 1999-03-16 | Mitsubishi Electric Corp | パワーオンリセット回路 |
| US5835425A (en) * | 1997-09-04 | 1998-11-10 | Siemens Aktiengesellschaft | Dimension programmable fusebanks and methods for making the same |
| JP3157753B2 (ja) * | 1997-09-30 | 2001-04-16 | 日本電気アイシーマイコンシステム株式会社 | 半導体記憶回路 |
| FR2770019B1 (fr) * | 1997-10-20 | 2000-01-28 | Sgs Thomson Microelectronics | Point memoire mos |
| KR100487914B1 (ko) * | 1997-12-29 | 2005-08-24 | 주식회사 하이닉스반도체 | 안티퓨우즈안정화회로 |
| KR100321168B1 (ko) * | 1998-06-30 | 2002-05-13 | 박종섭 | 앤티퓨즈를갖는리던던시회로의리페어회로 |
| JP2000200497A (ja) * | 1998-11-05 | 2000-07-18 | Nec Corp | ヒュ―ズ判定回路およびメモリの冗長設定回路 |
| JP2000268596A (ja) * | 1999-03-12 | 2000-09-29 | Mitsubishi Electric Corp | 半導体記憶装置 |
-
1999
- 1999-12-29 KR KR10-1999-0065005A patent/KR100376265B1/ko not_active IP Right Cessation
-
2000
- 2000-12-18 US US09/737,871 patent/US6477094B2/en not_active Expired - Lifetime
- 2000-12-22 JP JP2000391292A patent/JP4992149B2/ja not_active Expired - Fee Related
-
2001
- 2001-02-12 TW TW090103027A patent/TW480706B/zh not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| US6477094B2 (en) | 2002-11-05 |
| KR100376265B1 (ko) | 2003-03-17 |
| JP2001210094A (ja) | 2001-08-03 |
| TW480706B (en) | 2002-03-21 |
| US20010022746A1 (en) | 2001-09-20 |
| KR20010065138A (ko) | 2001-07-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4992149B2 (ja) | モス構造のアンチヒューズを利用したメモリリペア回路 | |
| US6469923B1 (en) | Semiconductor device with programming capacitance element | |
| TW506135B (en) | Semiconductor integrated circuit device | |
| US6521958B1 (en) | MOSFET technology for programmable address decode and correction | |
| US6400632B1 (en) | Semiconductor device including a fuse circuit in which the electric current is cut off after blowing so as to prevent voltage fall | |
| US4970686A (en) | Semiconductor memory cells and semiconductor memory device employing the semiconductor memory cells | |
| US5559742A (en) | Flash memory having transistor redundancy | |
| US20100246237A1 (en) | Anti-fuse element | |
| JP4600792B2 (ja) | 半導体装置 | |
| US6108261A (en) | Repair circuit for redundancy circuit with anti-fuse | |
| US6741117B2 (en) | Antifuse circuit | |
| US6026036A (en) | Synchronous semiconductor memory device having set up time of external address signal reduced | |
| US4794568A (en) | Redundancy circuit for use in a semiconductor memory device | |
| JP3636738B2 (ja) | リードオンリメモリ装置の欠陥救済回路及び欠陥救済方法 | |
| KR100880058B1 (ko) | 프로그램가능한 판독전용 메모리 | |
| US7539074B2 (en) | Protection circuit with antifuse configured as semiconductor memory redundancy circuitry | |
| JP3848022B2 (ja) | 電気フューズ素子を備えた半導体集積回路装置 | |
| KR100506978B1 (ko) | 휘발성 반도체 메모리의 제조공정에서 제조된 불휘발성메모리 셀 트랜지스터를 퓨즈소자로서 갖는 반도체 집적회로장치 | |
| KR100616215B1 (ko) | 안티퓨즈를 이용한 리페어 회로 | |
| KR100327506B1 (ko) | 반도체 기억장치 | |
| JPH06236699A (ja) | 半導体メモリ・リダンダンシ回路 | |
| EP0427260A2 (en) | Non-volatile memory devices | |
| KR100454632B1 (ko) | 반도체소자의워드라인리페어장치 | |
| KR100671598B1 (ko) | 워드라인 풀업 및 풀다운 회로 | |
| KR20010065141A (ko) | 리페어 어드레스 프로그램 방법 및 장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20051102 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071121 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100630 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100907 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20101207 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20101210 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110107 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110531 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110930 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20111007 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111206 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120302 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120327 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120420 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150518 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4992149 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |