KR100487914B1 - 안티퓨우즈안정화회로 - Google Patents

안티퓨우즈안정화회로 Download PDF

Info

Publication number
KR100487914B1
KR100487914B1 KR1019970077394A KR19970077394A KR100487914B1 KR 100487914 B1 KR100487914 B1 KR 100487914B1 KR 1019970077394 A KR1019970077394 A KR 1019970077394A KR 19970077394 A KR19970077394 A KR 19970077394A KR 100487914 B1 KR100487914 B1 KR 100487914B1
Authority
KR
South Korea
Prior art keywords
antifuse
voltage
block
fuse
programming
Prior art date
Application number
KR1019970077394A
Other languages
English (en)
Other versions
KR19990057343A (ko
Inventor
김정필
정인철
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1019970077394A priority Critical patent/KR100487914B1/ko
Priority to TW087119241A priority patent/TW406282B/zh
Priority to US09/206,318 priority patent/US6041009A/en
Priority to JP34865498A priority patent/JPH11328991A/ja
Publication of KR19990057343A publication Critical patent/KR19990057343A/ko
Application granted granted Critical
Publication of KR100487914B1 publication Critical patent/KR100487914B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM

Abstract

본 발명은 반도체 소자에서 새롭게 각광받고 있는 안티퓨우즈에 관한 것으로, 특히 안티퓨우즈를 직렬로 연결하여 각각의 안티퓨우즈에 걸리는 전압을 줄임으로써, 별도의 낮은 전압을 사용하지 않고 주변 회로에서 사용하는 전원전압으로 안티퓨우즈를 이용할 수 있도록, 적어도 2개 이상의 직렬 연결된 안티퓨우즈를 포함하는 안티퓨우즈 블럭; 안티퓨우즈 블럭의 안티퓨우즈들 중 선택된 안티퓨우즈의 양단에 프로그램 전압을 인가하여 프로그래밍을 하는 안티퓨우즈 프로그래밍 블럭; 안티퓨우즈의 연결 상태를 확인하기 위해 적정인가전압보다 높은 인가전압으로 주변회로에 사용되는 전원전압과 동일한 고전위 전압을 안티퓨우즈 블럭에 인가하는 고전위 전원; 안티퓨우즈의 연결 상태를 확인하기 위해 접지전압을 안티퓨우즈 블록에 인가하는 저전위 전원; 및 안티퓨우즈가 프로그램 되었는지의 여부를 표시해 주는 상태감지 표시 블럭을 구비함을 특징으로 한다.

Description

안티퓨우즈 안정화 회로
본 발명은 반도체 소자에서 새롭게 각광받고 있는 안티퓨우즈에 관한 것으로, 특히 안티퓨우즈를 직렬로 연결하여 각각의 안티퓨우즈에 걸리는 전압을 줄임으로써, 별도의 낮은 전압을 사용하지 않고 주변 회로에서 사용하는 전원전압으로 안티퓨우즈를 이용할 수 있도록 한, 안티퓨우즈 안정화 회로에 관한 것이다.
일반적으로, 안티퓨우즈(antifuse)란 퓨우즈(fuse)와 반대작용을 하는 소자로서, 프로그래밍(programing)을 하면 퓨우즈는 전기적으로 끊어지는 반면에, 안티퓨우즈는 전기적으로 이어지는 특성을 가지고 있다.
상기 안티퓨우즈의 기본적인 형태는 캐패시터(capacitor)와 비슷하며, 프로그램되면 가운데의 절연물질이 파괴되어, 전기적으로 연결되게 되는 것이다.
안티퓨우즈의 사용은 반도체 제조에 있어서 여러 가지 잇점을 가지고 있다.
퓨우즈에 사용되는 면적을 줄일 수 있으며, 패키지(package)를 한 후에도 수리가 가능하고, 크기를 축소할 때도 퓨우즈와는 달리 다른 부분과 함께 선형(linear)으로 줄일 수 있다.
그러나, 안티퓨우즈를 사용함에 있어서 큰 문제들 중의 하나는 안티퓨우즈가 안정적이지 않다는 점이다.
즉, 다음과 같은 안정성의 문제가 발생한다.
첫번째 ; 프로그램을 했는데 프로그램이 되지 않는다. (전기적으로 연결되지 않는다.)
두번째 ; 프로그램이 된 후 리드(read)하는 과정에서 프로그램이 지워진다. (전기적인 연결이 다시 끊어진다.)
세번째 ; 리드(read)하는 과정에서 프로그램되지 않은 안티퓨우즈가 프로그램된다. (낮은 전압에 의한 의도하지 않은 프로그래밍.)
상기와 같은 문제점을 해결하기 위하여 종래에는 다음과 같은 해결책을 사용하였다.
먼저, 첫번째 문제를 해결하기 위해서는 안정적으로 프로그램될 수 있도록 높은 전압을 사용하거나, 쉽게 절연이 파괴될 수 있는 안티퓨우즈를 사용한다.
하지만, 높은 전압은 만드는 것 자체가 부담이고, 주변회로에도 좋지 않은 영향을 미친다.
또, 쉽게 절연이 파괴될 수 있는 안티퓨우즈는 세번째 문제를 야기시킨다.
또한, 프로그램할 때의 전압과 리드(read)할 때의 전압을 분리시켜, 리드 전압을 의도하지 않은 프로그래밍이 일어나지 않도록 낮게 만들어 안정성을 확보한다.
이 때, 하나의 안티퓨우즈의 양단에 걸리는 전압으로서, 의도하지 않은 프로그래밍이 일어나지 않는 리드 전압을 안티퓨우즈의 '적정인가전압'이라고 하고, 확실하게 프로그램되는 프로그램용 고전압을 안티퓨우즈의 '프로그램 전압'이라고 하자.
이러한 ' 적정인가전압 ' 과 ' 프로그램 전압'은 안티퓨우즈의 구조와 모양, 물성에 따라 달라진다.
' 적정인가전압 '이 주변 회로의 전원전압(Vcc)이 되도록 안티퓨우즈를 만들면, ' 프로그램 전압 '은 아주 높은 전압(Vpp 이상)이 필요해진다.
반대로 ' 프로그램 전압 '이 주변 회로의 전원전압(Vcc 또는 Vpp)이 되도록 안티퓨우즈를 만들면, ' 적정인가전압 '으로 주변 회로의 전원전압(Vcc)보다 낮은 전압이 필요해진다.
이렇게 주변 회로의 전원전압과 다른 전압을 사용하게 되면, 주변 회로에 신호를 전달하기 위해 레벨 천이(level shifting)가 필요하게 되어, 부가적인 회로가 덧붙여지게 된다.
이에 본 발명은 상기한 바와 같은 종래의 제 문제점 들을 해소시키기 위하여 창안된 것으로, 안티퓨우즈를 직렬로 연결하여 각각의 안티퓨우즈에 걸리는 전압을 줄임으로써, 별도의 낮은 전압을 사용하지 않고 주변 회로에서 사용하는 전원전압으로 안티퓨우즈를 이용할 수 있도록 한, 안티퓨우즈 안정화 회로를 제공하는데 그 목적이 있다.
상기한 바와 같은 목적을 달성하기 위한 본 발명은, 적어도 2개 이상의 직렬 연결된 안티퓨우즈를 포함하는 안티퓨우즈 블럭;
상기 안티퓨우즈 블럭의 안티퓨우즈들 중 선택된 안티퓨우즈의 양단에 프로그램 전압을 인가하여 프로그래밍을 하는 안티퓨우즈 프로그래밍 블럭;
상기 안티퓨우즈의 연결 상태를 확인하기 위해 적정인가전압보다 높은 인가 전압으로 주변회로에 사용되는 전원전압과 동일한 고전위 전압을 상기 안티퓨우즈 블럭에 인가하는 고전위 전원;
상기 안티퓨우즈의 연결 상태를 확인하기 위해 접지전압을 상기 안티퓨우즈 블록에 인가하는 저전위 전원; 및
상기 안티퓨우즈가 프로그램 되었는지의 여부를 표시해 주는 상태감지 표시 블록을 구비함을 특징으로 한다.
도 2 는 본 발명에 따른 실시예로서 이에 도시한 바와 같이, 고전위 전원(3)으로 주변 회로의 전원전압(Vcc)을 사용하였고, 저전위 전원(4)은 그라운드(ground)를, ' 프로그램 전압 '은 주변 회로의 전원전압보다 높은 전압을 사용하였다.
이 실시예에서는 안티퓨우즈 두 개가 직렬로 연결되어 있으므로, ' 적정인가전압 '으로 주변 회로 전원전압의 반(Vcc/2)을 쓰도록 되어 있다.
도 3 의 타이밍도에서 a구간은 프로그래밍되지 않은 상태를 나타내고, b구간은 1번 안티퓨우즈(C1)를 끊는 구간을 나타내며, c구간은 2번 안티퓨우즈(C2)를 끊는 구간을 나타내고, d구간은 프로그래밍된 상태를 나타낸다.
즉, 이 실시예는 프로그래밍을 통해 두가지 상태를 주변 회로의 전원전압으로 나타내 주는 비휘발성 선택(option) 표시장치로 쓰일 수 있다.
본 발명에 따른 동작 원리를 도면을 참조하여 상세히 설명하면 다음과 같다.
먼저, 프로그램되지 않은 상태인 a구간을 살펴보면, 도 3 의 (가)에 도시한 바와 같이 프로그래밍 제어신호(pg)가 "로우" 상태로 안티퓨우즈 프로그래밍 블럭(2)으로 입력된다.
상기 "로우" 상태로 입력된 프로그래밍 제어신호(pg)는, 인버터(I1)를 통하여 "하이" 상태로 반전되어 피모스 트랜지스터(MP1)의 게이트 단자로 입력되어, 상기 피모스 트랜지스터(MP1)를 턴-오프시킨다.
이와 같은 상태에서, 제 1 안티퓨우즈 선택신호(pg1)가 도 3 의 (나)에 도시한 바와 같이, "하이" 상태로 피모스 트랜지스터(MP2)의 게이트 단자로 입력되어, 상기 피모스 트랜지스터(MP2)를 턴-오프시킨다.
또한, 제 2 안티퓨우즈 선택신호(pg2)가 도 3 의 (다)에 도시한 바와 같이, "로우" 상태로 엔모스 트랜지스터(MN1)의 게이트 단자로 입력되어, 상기 엔모스 트랜지스터(MN1)를 턴-오프시킨다.
한편, "로우" 상태로 입력된 상기 프로그래밍 제어신호(pg)는, 피모스 트랜지스터(MP3)의 게이트로 입력되어, 상기 피모스 트랜지스터(MP3)를 턴-온시킨다.
따라서, 상기 피모스 트랜지스터(MP1, MP2) 및 엔모스 트랜지스터(MN1)의 턴-오프 동작에 의해 프로그램 전압이 직렬 안티퓨우즈 블럭(1)에 인가되지 못하므로, 상태감지 표시 블럭(5)의 출력(out)은 도 3 의 (라)와 같이 "로우" 가 된다.
상기와 같은 상태에서, 1번 안티퓨우즈(C1)를 끊는 구간인 b구간을 살펴보면, 도 3 의 (가)에 도시한 바와 같이 프로그래밍 제어신호(pg)가 "하이" 상태로 안티퓨우즈 프로그래밍 블럭(2)으로 입력된다.
상기 "하이" 상태로 입력된 프로그래밍 제어신호(pg)는, 인버터(I1)를 통하여 "로우" 상태로 반전되어 피모스 트랜지스터(MP1)의 게이트 단자로 입력되어, 상기 피모스 트랜지스터(MP1)를 턴-온시킨다.
이와 같은 상태에서, 제 1 안티퓨우즈 선택신호(pg1)가 도 3 의 (나)에 도시한 바와 같이, "로우" 상태로 피모스 트랜지스터(MP2)의 게이트 단자로 입력되어, 상기 피모스 트랜지스터(MP2)를 턴-온시킨다.
또한, 제 2 안티퓨우즈 선택신호(pg2)가 도 3 의 (다)에 도시한 바와 같이, "로우" 상태로 엔모스 트랜지스터(MN1)의 게이트 단자로 입력되어, 상기 엔모스 트랜지스터(MN1)를 턴-오프시킨다.
한편, "하이" 상태로 입력된 상기 프로그래밍 제어신호(pg)는, 피모스 트랜지스터(MP3)의 게이트로 입력되어 상기 피모스 트랜지스터(MP3)를 턴-오프시킨다.
따라서, 프로그램 전압이 상기 피모스 트랜지스터(MP1, MP2)의 턴-온 동작에 의해, 직렬 안티퓨우즈 블럭(1)의 1번 안티퓨우즈(C1)에 인가되어 상기 1번 안티퓨우즈(C1)를 단락시키므로, 상태감지 표시 블럭(5)의 출력(out)은 도 3 의 (라)와 같이 "로우" 가 된다.
상기와 같이 1번 안티퓨우즈(C1)가 이어진(프로그램된) 상태에서, 2번 안티퓨우즈(C2)를 잇는(프로그램시키는) 구간인 c구간을 살펴보면, 도 3 의 (가)에 도시한 바와 같이 프로그래밍 제어신호(pg)가 "하이" 상태로 안티퓨우즈 프로그래밍 블럭(2)으로 입력된다.
상기 "하이" 상태로 입력된 프로그래밍 제어신호(pg)는, 인버터(I1)를 통하여 "로우" 상태로 반전되어 피모스 트랜지스터(MP1)의 게이트 단자로 입력되어, 상기 피모스 트랜지스터(MP1)를 턴-온시킨다.
이와 같은 상태에서, 제 1 안티퓨우즈 선택신호(pg1)가 도 3 의 (나)에 도시한 바와 같이, "하이" 상태로 피모스 트랜지스터(MP2)의 게이트 단자로 입력되어,상기 피모스 트랜지스터(MP2)를 턴-오프시킨다.
또한, 제 2 안티퓨우즈 선택신호(pg2)가 도 3 의 (다)에 도시한 바와 같이, "하이" 상태로 엔모스 트랜지스터(MN1)의 게이트 단자로 입력되어, 상기 엔모스 트랜지스터(MN1)를 턴-온시킨다.
한편, "하이" 상태로 입력된 상기 프로그래밍 제어신호(pg)는, 피모스 트랜지스터(MP3)의 게이트로 입력되어, 상기 피모스 트랜지스터(MP3)를 턴-오프시킨다.
따라서, 상기 피모스 트랜지스터(MP1) 및 엔모스 트랜지스터(MN1)의 턴-온 동작에 의해 프로그램 전압이, 직렬 안티퓨우즈 블럭(1)의 2번 안티퓨우즈(C2)에 인가되어 상기 2번 안티퓨우즈(C2)를 단락시키므로, 상태감지 표시 블럭(5)의 출력(out)은 도 3 의 (라)와 같이 "로우" 가 된다.
상기와 같이 직렬 안티퓨우즈 블럭(1)의 안티퓨우즈(C1, C2)가 모두 단락된 상태에서, 프로그램된 상태인 d구간을 살펴보면, 도 3 의 (가)에 도시한 바와 같이 프로그래밍 제어신호(pg)가 "로우" 상태로 안티퓨우즈 프로그래밍 블럭(2)으로 입력된다.
상기 "로우" 상태로 입력된 프로그래밍 제어신호(pg)는, 인버터(I1)를 통하여 "하이" 상태로 반전되어 피모스 트랜지스터(MP1)의 게이트 단자로 입력되어, 상기 피모스 트랜지스터(MP1)를 턴-오프시킨다.
이와 같은 상태에서, 제 1 안티퓨우즈 선택신호(pg1)가 도 3 의 (나)에 도시한 바와 같이, "하이" 상태로 피모스 트랜지스터(MP2)의 게이트 단자로 입력되어, 상기 피모스 트랜지스터(MP2)를 턴-오프시킨다.
또한, 제 2 안티퓨우즈 선택신호(pg2)가 도 3 의 (다)에 도시한 바와 같이, "로우" 상태로 엔모스 트랜지스터(MN1)의 게이트 단자로 입력되어, 상기 엔모스 트랜지스터(MN1)를 턴-오프시킨다.
한편, "로우" 상태로 입력된 상기 프로그래밍 제어신호(pg)는, 피모스 트랜지스터(MP3)의 게이트로 입력되어, 상기 피모스 트랜지스터(MP3)를 턴-온시킨다.
따라서, 상기 피모스 트랜지스터(MP3)의 턴-온 동작에 의해 고전위 전원(3)이, 단락된 직렬 안티퓨우즈 블럭(1)의 2번 안티퓨우즈(C2) 및 1번 안티퓨우즈(C1)를 통하여 저전위 전원(4)에 인가되는데, 이때 피모스 트랜지스터(MP3)가 긴 채널(lomg channel)로 큰 저항을 가지므로, 상태감지 표시 블럭(5)의 입력단자 A의 전위가 "로우"가 되어 상태감지 표시 블럭(5)의 출력(out)은 도 3 의 (라)와 같이 "하이" 가 된다.
이상에서 상세히 설명한 바와 같이 본 발명은, 안티퓨우즈를 직렬로 연결하여 각각의 안티퓨우즈에 걸리는 전압을 줄임으로써, 별도의 낮은 전압을 사용하지 않고 주변 회로에서 사용하는 전원전압으로 안티퓨우즈를 이용할 수 있다.
따라서, '적정인가전압'이 주변 회로의 전원전압보다 낮은 안티퓨우즈를 이용하는 모든 회로에서 부가적인 회로없이 안정적인 안티퓨우즈의 이용이 가능하게 된다.
본 발명의 바람직한 실시예들은 예시의 목적을 위해 개시된 것이며, 당업자라면 본 발명의 사상과 범위안에서 다양한 수정, 변경, 부가등이 가능할 것이며, 이러한 수정 변경 등은 이하의 특허 청구의 범위에 속하는 것으로 보아야 할 것이다.
도 1 은 본 발명에 따른 안티퓨우즈 안정화 회로의 블럭 구성도,
도 2 는 본 발명에 의한 일실시 예시도,
도 3 은 도 2 에 대한 입출력 타이밍도이다.
< 도면의 주요부분에 대한 부호의 설명 >
1 : 직렬 안티퓨우즈 블럭 2 : 안티퓨우즈 프로그래밍 블럭
3 : 고전위 전원 4 : 저전위 전원
5 : 상태감지 표시 블럭

Claims (5)

  1. 적어도 2개 이상의 직렬 연결된 안티퓨우즈를 포함하는 안티퓨우즈 블럭;
    상기 안티퓨우즈 블럭의 안티퓨우즈들 중 선택된 안티퓨우즈의 양단에 프로그램 전압을 인가하여 프로그래밍을 하는 안티퓨우즈 프로그래밍 블럭;
    상기 안티퓨우즈의 연결 상태를 확인하기 위해 적정인가전압보다 높은 인가 전압으로 주변회로에 사용되는 전원전압과 동일한 고전위 전압을 상기 안티퓨우즈 블럭에 인가하는 고전위 전원;
    상기 안티퓨우즈의 연결 상태를 확인하기 위해 접지전압을 상기 안티퓨우즈 블록에 인가하는 저전위 전원; 및
    상기 안티퓨우즈가 프로그램 되었는지의 여부를 표시해 주는 상태감지 표시 블럭을 구비함을 특징으로 하는 안티퓨우즈 안정화 회로.
  2. 제 1 항에 있어서,
    상기 직렬 안티퓨우즈 블럭은,
    안티퓨우즈의 절연층으로 주변회로의 게이트 산화막 두께보다 얇은 산화막을 이용하여 실시하는 것을 특징으로 하는 안티퓨우즈 안정화 회로.
  3. 제 1 항에 있어서,
    상기 직렬 안티퓨우즈 블럭은,
    안티퓨우즈를 ONO(Oxide-Nitride-Oxide)를 이용한 메모리 셀 캐패시터를 이용하여 실시하는 것을 특징으로 하는 안티퓨우즈 안정화 회로.
  4. 제 1 항에 있어서,
    상기 안티퓨우즈 프로그래밍 블럭은,
    여러개의 안티퓨우즈를 프로그래밍할 때 하나씩 따로 프로그래밍 하는 다수의 스위치 수단을 포함하는 것을 특징으로 하는 안티퓨우즈 안정화 회로.
  5. 제 1 항에 있어서,
    상기 저전위 전원은,
    메모리 소자에서 셀 트랜지스터의 벌크 전압(즉, 백바이어스 전압)을 사용하는 것을 특징으로 하는 안티퓨우즈 안정화 회로.
KR1019970077394A 1997-12-29 1997-12-29 안티퓨우즈안정화회로 KR100487914B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1019970077394A KR100487914B1 (ko) 1997-12-29 1997-12-29 안티퓨우즈안정화회로
TW087119241A TW406282B (en) 1997-12-29 1998-11-20 Apparatus for stabilizing an antifuse used for a memory device
US09/206,318 US6041009A (en) 1997-12-29 1998-12-07 Apparatus for stabilizing an antifuse used for a memory device
JP34865498A JPH11328991A (ja) 1997-12-29 1998-12-08 メモリ素子用アンチヒューズ安定化装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970077394A KR100487914B1 (ko) 1997-12-29 1997-12-29 안티퓨우즈안정화회로

Publications (2)

Publication Number Publication Date
KR19990057343A KR19990057343A (ko) 1999-07-15
KR100487914B1 true KR100487914B1 (ko) 2005-08-24

Family

ID=19529568

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970077394A KR100487914B1 (ko) 1997-12-29 1997-12-29 안티퓨우즈안정화회로

Country Status (4)

Country Link
US (1) US6041009A (ko)
JP (1) JPH11328991A (ko)
KR (1) KR100487914B1 (ko)
TW (1) TW406282B (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100376265B1 (ko) * 1999-12-29 2003-03-17 주식회사 하이닉스반도체 모스 구조의 안티퓨즈를 이용한 메모리 리페어 회로
KR100317490B1 (ko) * 1999-12-29 2001-12-24 박종섭 안티퓨즈 회로
KR100399896B1 (ko) * 2001-04-23 2003-09-29 주식회사 하이닉스반도체 안티 퓨즈용 공급전압 콘트롤회로
JP3737448B2 (ja) 2002-04-18 2006-01-18 Ｎｅｃエレクトロニクス株式会社 半導体装置
KR100845407B1 (ko) * 2007-02-16 2008-07-10 매그나칩 반도체 유한회사 원-타임-프로그래머블 셀 및 이를 구비하는 ｏｔｐ 메모리
US8254198B2 (en) * 2007-10-03 2012-08-28 Stmicroelectronics (Crolles 2) Sas Anti-fuse element

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR930001215A (ko) * 1991-06-03 1993-01-16 프레데릭 얀 스미트 프로그램 가능한 셀을 포함하는 전자 회로
JPH06318864A (ja) * 1993-05-07 1994-11-15 Toshiba Corp フィールドプログラマブルゲートアレイ
US5426614A (en) * 1994-01-13 1995-06-20 Texas Instruments Incorporated Memory cell with programmable antifuse technology
JPH08274622A (ja) * 1995-03-30 1996-10-18 Kawasaki Steel Corp 半導体回路
KR19990044082A (ko) * 1995-08-23 1999-06-25 마이클 엘. 린치 백 엔드 모드 디스에이블 가능한 집적 회로 메모리

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5334880A (en) * 1991-04-30 1994-08-02 International Business Machines Corporation Low voltage programmable storage element
US5412593A (en) * 1994-01-12 1995-05-02 Texas Instruments Incorporated Fuse and antifuse reprogrammable link for integrated circuits
US5689455A (en) * 1995-08-31 1997-11-18 Micron Technology, Inc. Circuit for programming antifuse bits
US5631862A (en) * 1996-03-05 1997-05-20 Micron Technology, Inc. Self current limiting antifuse circuit

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR930001215A (ko) * 1991-06-03 1993-01-16 프레데릭 얀 스미트 프로그램 가능한 셀을 포함하는 전자 회로
JPH06318864A (ja) * 1993-05-07 1994-11-15 Toshiba Corp フィールドプログラマブルゲートアレイ
US5426614A (en) * 1994-01-13 1995-06-20 Texas Instruments Incorporated Memory cell with programmable antifuse technology
JPH08274622A (ja) * 1995-03-30 1996-10-18 Kawasaki Steel Corp 半導体回路
KR19990044082A (ko) * 1995-08-23 1999-06-25 마이클 엘. 린치 백 엔드 모드 디스에이블 가능한 집적 회로 메모리

Also Published As

Publication number Publication date
US6041009A (en) 2000-03-21
TW406282B (en) 2000-09-21
JPH11328991A (ja) 1999-11-30
KR19990057343A (ko) 1999-07-15

Similar Documents

Publication Publication Date Title
US6240033B1 (en) Antifuse circuitry for post-package DRAM repair
US5119163A (en) Semiconductor device
US5566107A (en) Programmable circuit for enabling an associated circuit
US6909635B2 (en) Programmable memory cell using charge trapping in a gate oxide
US5896041A (en) Method and apparatus for programming anti-fuses using internally generated programming voltage
US7269081B2 (en) Program circuit of semiconductor
EP0355768B1 (en) Semiconductor memory cells and semiconductor memory device employing the semiconductor memory cells
US6150868A (en) Anti-fuse programming circuit
USRE35828E (en) Anti-fuse circuit and method wherein the read operation and programming operation are reversed
US4998223A (en) Programmable semiconductor memory apparatus
KR100470168B1 (ko) 안티퓨즈 회로
JPS63166094A (ja) メモリ内で冗長素子に切換えるためのスイッチ素子を備える集積回路
KR100487914B1 (ko) 안티퓨우즈안정화회로
US11785766B2 (en) E-fuse
CN111445943B (zh) 一种片上一次可编程电路
EP0195412B1 (en) Integrated circuit with built-in indicator of internal repair
KR100616215B1 (ko) 안티퓨즈를 이용한 리페어 회로
KR100673002B1 (ko) 트랜지스터의 누설전류 패스를 이용한 이-퓨즈 회로
US20080062738A1 (en) Storage element and method for operating a storage element
US6606264B2 (en) Programmable circuit and its method of operation
US6249478B1 (en) Address input circuit and semiconductor memory using the same
KR100495461B1 (ko) 내부발생프로그래밍전압을이용해서안티-퓨즈를프로그래밍하기위한방법및장치
KR19990062213A (ko) 반도체장치의 내부전압 발생기
KR0177772B1 (ko) 미사용 입출력 핀의 레벨 설정회로
GB2307320A (en) Non-volatile memory cell and method of storing data therein

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120323

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee