KR102126551B1 - 박막 트랜지스터의 리페어 방법 - Google Patents

박막 트랜지스터의 리페어 방법 Download PDF

Info

Publication number
KR102126551B1
KR102126551B1 KR1020140101443A KR20140101443A KR102126551B1 KR 102126551 B1 KR102126551 B1 KR 102126551B1 KR 1020140101443 A KR1020140101443 A KR 1020140101443A KR 20140101443 A KR20140101443 A KR 20140101443A KR 102126551 B1 KR102126551 B1 KR 102126551B1
Authority
KR
South Korea
Prior art keywords
transistor
voltage
light emitting
organic light
power supply
Prior art date
Application number
KR1020140101443A
Other languages
English (en)
Other versions
KR20160017892A (ko
Inventor
김영준
심재승
김수용
송창욱
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020140101443A priority Critical patent/KR102126551B1/ko
Publication of KR20160017892A publication Critical patent/KR20160017892A/ko
Application granted granted Critical
Publication of KR102126551B1 publication Critical patent/KR102126551B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/861—Repairing

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 발명은 평면형 박막 트랜지스터의 게이트 절연막 계면에 흡착된 입자에 의해 발생한 전류 통로로 인한 누설 전류 불량 리페어에 관한 것으로서, 누설 전류 불량을 해결하여 상기 평면형 박막 트랜지스터의 수율을 개선하여 유기 발광 표시 장치의 수율을 향상시키는 것을 그 목적으로 한다. 이를 위하여 상기 박막 트랜지스터의 게이트 전극에 제 1 전압을 인가하고, 상기 박막 트랜지스터의 소스 또는 드레인 전극에 제 2 전압을 인가하여, 상기 전도성 이물로 인하여 생긴 전류 통로에 과전류를 흐르게 하여 전기적 스트레스로 인한 터짐 현상을 일으키는 방법을 제공한다. 상기 터짐 현상이 일어난 후에 상기 구동 트랜지스터는 정상 동작한다.

Description

박막 트랜지스터의 리페어 방법{Repairing method for Thin Film Transistor}
본 발명은 유기 발광 표시장치에 사용되는 박막 트랜지스터에 관한 것으로, 특히 박막 트랜지스터에 불량이 발생하였을 때 리페어하여 유기 발광 표시 장치의 수율을 향상시키기 위한 박막 트랜지스터의 리페어 방법에 관한 것이다.
평판 표시장치의 구체적인 예로는 액정표시장치(Liquid Crystal Display device: LCD), 유기 발광 표시 장치(Organic Emitting Display Device), 플라즈마 표시장치(Plasma Display Panel device: PDP), 양자점 표시 장치(Quantum Dot Display Device), 전계방출표시장치(Field Emission Display device: FED), 전기영동 표시장치(Electrophoretic Display Device : EPD) 등을 들 수 있다. 최근에는 표시장치의 대형화에 따라 공간 점유가 적은 평면표시소자로서의 요구가 증대되고 있는데, 이러한 평면표시소자 중 하나로서 유기 발광 표시 장치에 관한 기술이 빠른 속도로 발전하고 있다.
상기 유기 발광 표시 장치는 별도의 광원을 요구치 않고, 내부에 픽셀 단위로 자발광의 유기 발광 소자를 포함하여 표시가 이루어지는 것으로, 광원 및 이를 표시 패널과 조립하기 위한 구조물이 생략되는 이점이 있어 박형 경량화의 이점이 커 차세대 표시 장치로 고려되고 있다.
상기 유기 발광 표시장치를 구성하는 다수의 서브 화소들 각각은 양극 및 음극 사이의 유기 발광층으로 구성된 유기 발광 소자와, 상기 유기 발광 소자를 독립적으로 구동하는 화소 회로를 구비한다.
상기 화소 회로는 복수의 스위칭 트랜지스터, 적어도 하나의 커패시터, 및 구동 트랜지스터를 포함한다. 상기 복수의 스위칭 트랜지스터는 매 수평 기간 단위로 발생된 스캔 신호에 응답하여 데이터 신호를 커패시터에 충전한다. 그리고, 상기 구동 트랜지스터는 상기 커패시터에 충전된 데이터 전압에 따라 정전압(VDD)을 유기 발광 소자에 공급하여 유기 발광 소자를 구동한다.
상기 유기 발광 표시장치 내의 화소 회로의 박막 트랜지스터는 평면형(Coplanar) 구조로 형성되는 것이 일반적이다. 평면형 박막 트랜지스터란 게이트와 소스 및 드레인 전극이 한 평면상에 형성되는 구조를 갖는 박막 트랜지스터를 의미한다.
도 1은 일반적인 평면형 박막 트랜지스터의 구조 단면도이고, 도 2a 내지 도 2e는 일반적인 평면형 박막 트랜지스터의 공정 단면도이다.
일반적인 평면형 박막 트랜지스터는 도 1 에 도시한 바와 같이, 기판(100)상에 소스 및 드레인 영역(104a, 104b) 및 채녈(Channel)영역을 구비한 활성층(101)이 형성되고, 상기 활성층(101)의 상기 채널영역상에 게이트 절연막(102) 및 게이트 전극(103)이 형성된다. 그리고 상기 활성층(101), 게이트 절연막(102) 및 게이트 전극(103)을 포함한 기판 전면에 층간 절연막(105)이 형성되고, 상기 소스 및 드레인 영역(104a,104b) 상측의 상기 층간 절연막에는 제 1 및 제 2 콘택홀(107a, 107b)이 형성된다.
상기 제 1 및 제 2 콘택홀(107a, 107b)을 통해 상기 활성층(101)의 소스 및 드레인 영역(104a, 104b)에 각각 전기적으로 연결되도록 상기 층간 절연막(105)상에 소스 및 드레인 전극(105a, 105b)이 형성된다.
이와 같은 구성을 갖는 평면형 박막 트랜지스터의 제조 방법을 설명하면 다음과 같다.
도 2a에 도시한 것과 같이,기판(100)상에 실리콘을 증착한 후 식각하여 활성층(101)을 형성한다.
다음, 도 2b에 도시한 바와 같이 상기 활성층(101) 위에 절연층 및 금속층을 차례로 증착하고, 선택적으로 제거하여 게이트 절연막(102) 및 게이트 전극(103)을 형성한다.
그리고, 도 2c에 도시한 바와 같이 상기 게이트 전극(103)을 마스크로 이용하여 상기 활성층(101)에 선택적으로 불순물을 주입하여 소스 영역(104a) 및 드레인 영역(104b)을 형성한다.
도 2d에 도시한 바와 같이 상기 활성층(101), 상기 게이트 절연막(102) 및 상기 게이트 전극(103)을 모두 감싸도록 층간 절연막(105)을 증착한다. 그리고 상기 층간 절연막(105)을 선택적으로 식각하여 소스 및 드레인 전극이 형성될 영역(104a, 104b)을 노출시키도록 제 1 및 제 2 콘택홀(107a, 107b)을 형성한다.
도 2e에서 도시한 바와 같이, 금속층을 증착하고 선택적으로 제거하여 상기 제 1, 제 2 콘택홀(107a, 107b)을 통해 상기 소스(104a) 및 드레인(104b) 영역에 전기적으로 연결되도록 하기 위해 절연층 및 금속층을 식각하여 소스 및 드레인 전극(106a, 106b)을 형성한다.
그러나 이와 같은 일반적인 평면형 박막 트랜지스터의 제조방법에 있어서는 다음과 같은 문제점이 있다. 즉, 상기 도 2b 에서 설명한 바와 같이 상기 게이트 절연막(102) 및 게이트 전극(103)을 형성하기 위해 절연층 및 금속층을 식각할 때, 식각 공정에 의한 물리적, 화학적 데미지에 의하여 게이트 전극(103)용 금속층의 입자들(이하 '전도성 이물' 이라고 함)이 도 2e에 도시한 바와 같이 상기 게이트 절연막(102) 측면에 흡착하는 경우가 발생한다.
도 3a는 상기 전도성 이물이 게이트 절연막 측면에 흡착한 것을 촬영한 SEM 이미지이다. 이와 같이, 상기 트랜지스터의 게이트 절연막(103) 측면에 전도성 이물이 흡착되면 게이트 전극과 소스 및 드레인 영역간에 전류 통로(110)를 형성하게 되어, 상기 트랜지스터는 항상 턴-온 상태가 되고 상기 유기 발광 소자에 휘점(암점)불량을 야기한다.
이와 같은 불량을 해결하기 위하여, 종래에는 레이저를 조사하여 상기와 같은 불량이 발생한 셀의 배선을 절단 또는 연결하거나, 휘점 불량 영역에 레이저를 조사하여 암점화하였다. 그러나 이와 같은 종래의 리페어 방법은 불량이 발생된 박막 트랜지스터 자체에 대한 리페어 방법이 아니었다.
본 발명은 상기와 같은 종래의 문제점을 해결하기 위한 것으로, 평면형 박막 트랜지스터의 게이트 절연막 측면에 흡착된 전도성 이물로 인해 불량이 발생된 박막트랜지스터에 과전류를 인가하여, 상기 전도성 이물에 의한 전류 통로를 파괴하는 방법으로 리페어하여, 누설 전류 불량을 해결하므로, 상기 평면형 박막 트랜지스터를 이용한 유기 발광 표시장치의 수율을 향상시키는 것을 그 목적으로 한다.
상기와 같은 목적을 달성하기 위하여, 본 발명에 따른 평면형 박막 트랜지스터의 리페어 방법은, 적어도 하나의 트랜지스터를 구비한 유기 발광 표시장치의 화소 회로의 각 트랜지스터의 게이트 전극에 제 1 전압을 인가하고, 상기 트랜지스터의 소스 전극 또는 드레인 전극에 제 2 전압을 인가하여, 상기 트랜지스터의 게이트 절연막 계면에 흡착된 전도성 이물로 인한 전류 통로를 파괴하여 상기 트랜지스터의 불량을 해소함에 그 특징이 있다.
또한, 데이터 라인, 스캔 라인, 구동 전원부, 유기 발광 소자, 상기 스캔 라인에 게이트 전극이 접속되고, 상기 데이터 라인에 드레인 전극이 접속된 스위칭 트랜지스터 및 상기 스위칭 트랜지스터의 소스 전극에 게이트 전극이 접속되고, 드레인 전극이 상기 구동 전원부 에 접속되며, 소스 전극이 상기 유기 발광 소자에 접속된 구동 트랜지스터를 구비한 유기 발광 표시장치의 화소 회로에 있어서, 상기 구동 트랜지스터를 리페어하기 위하여 상기 스캔 라인에 문턱 전압 이상의 전압을 인가하고, 상기 데이터 라인에 제 1 전압을 인가하며, 상기 구동 전원부에 제 2 전압을 인가하여 상기 구동 트랜지스터의 게이트 절연막 계면에 흡착된 전도성 이물로 인한 전류 통로를 파괴하여 상기 구동 트랜지스터의 불량을 해소함에 다른 특징이 있다.
또한, 데이터 라인, 스캔 라인, 구동 전원부, 유기 발광 소자, 상기 스캔 라인에 게이트 전극이 접속되고, 상기 데이터 라인에 드레인 전극이 접속된 스위칭 트랜지스터 및 상기 스위칭 트랜지스터의 소스 전극에 게이트 전극이 접속되고, 드레인 전극이 상기 구동 전원부 에 접속되며, 소스 전극이 상기 유기 발광 소자에 접속된 구동 트랜지스터를 구비한 유기 발광 표시장치의 화소 회로에 있어서, 상기 스위칭 트랜지스터를 리페어하기 위하여, 상기 스캔 라인에 제 1 전압을 인가하고, 상기 데이터 라인에 제 2 전압을 인가하여 상기 스위칭 트랜지스터의 게이트 절연막 계면에 흡착된 전도성 이물로 인한 전류 통로를 파괴하여 상기 스위칭 트랜지스터의 불량을 해소함에 다른 특징이 있다.
또한, 데이터 라인, 스캔 라인, 레퍼런스 라인, 구동 전원부, 유기 발광 소자, 센싱 전원부, 상기 스캔 라인에 게이트 전극이 접속되고, 상기 데이터 라인에 드레인 전극이 접속된 스위칭 트랜지스터, 상기 스위칭 트랜지스터의 소스 전극에 게이트 전극이 접속되고, 드레인 전극이 상기 구동 전원부에 접속되며, 소스 전극이 상기 유기 발광 소자에 접속된 구동 트랜지스터 및 상기 센싱 전원부에 게이트 전극이 접속되고, 상기 구동 트랜지스터에 드레인 전극이 접속되며, 상기 레퍼런스 라인에 소스 전극이 접속된 센싱 트랜지스터를 구비한 유기 발광 표시 장치의 화소 회로에 있어서, 상기 구동 트랜지스터를 리페어하기 위하여 상기 스캔 라인에 문턱 전압 이상의 전압을 인가하고, 상기 데이터 라인에 제 1 전압을 인가하며, 상기 구동 전원부에 제 2 전압을 인가하여 상기 구동 트랜지스터의 게이트 절연막 계면에 흡착된 전도성 이물로 인한 전류 통로를 파괴하여 상기 구동 트랜지스터의 불량을 해소함에 다른 특징이 있다.
또한, 데이터 라인, 스캔 라인, 레퍼런스 라인, 구동 전원부, 유기 발광 소자, 센싱 전원부, 상기 스캔 라인에 게이트 전극이 접속되고, 상기 데이터 라인에 드레인 전극이 접속된 스위칭 트랜지스터, 상기 스위칭 트랜지스터의 소스 전극에 게이트 전극이 접속되고, 드레인 전극이 상기 구동 전원부에 접속되며, 소스 전극이 상기 유기 발광 소자에 접속된 구동 트랜지스터 및 상기 센싱 전원부에 게이트 전극이 접속되고, 상기 구동 트랜지스터에 드레인 전극이 접속되며, 상기 레퍼런스 라인에 소스 전극이 접속된 센싱 트랜지스터를 구비한 유기 발광 표시 장치의 화소 회로에있어서, 상기 스위칭 트랜지스터를 리페어하기 위하여, 상기 스캔 라인에 제 1 전압을 인가하고, 상기 상기 데이터 라인에 제 2 전압을 인가하여 상기 스위칭 트랜지스터의 게이트 절연막 계면에 흡착된 전도성 이물로 인한 전류 통로를 파괴하여 상기 스위칭 트랜지스터의 불량을 해소함에 다른 특징이 있다.
또한, 데이터 라인, 스캔 라인, 레퍼런스 라인, 구동 전원부, 유기 발광 소자, 센싱 전원부, 상기 스캔 라인에 게이트 전극이 접속되고, 상기 데이터 라인에 드레인 전극이 접속된 스위칭 트랜지스터, 상기 스위칭 트랜지스터의 소스 전극에 게이트 전극이 접속되고, 드레인 전극이 상기 구동 전원부에 접속되며, 소스 전극이 상기 유기 발광 소자에 접속된 구동 트랜지스터 및 상기 센싱 전원부에 게이트 전극이 접속되고, 상기 구동 트랜지스터에 드레인 전극이 접속되며, 상기 레퍼런스 라인에 소스 전극이 접속된 센싱 트랜지스터를 구비한 유기 발광 표시 장치의 화소 회로에있어서, 상기 센싱 트랜지스터를 리페어하기 위하여, 상기 센싱 전원부에 제 1 전압을 인가하고, 상기 레퍼런스 라인에 제 2 전압을 인가하여 상기 센싱 트랜지스터의 게이트 절연막 계면에 흡착된 전도성 이물로 인한 전류 통로를 파괴하여 상기 센싱 트랜지스터의 불량을 해소함에 다른 특징이 있다.
도 1은 일반적인 평면형 박막 트랜지스터의 구조도이다.
도 2a 내지 도 2e는 평면형 박막 트랜지스터의 제조과정을 설명하기 위한 공정 단면도이다.
도 3a는 전도성 이물이 평면형 박막 트랜지스터의 게이트 절연막에 흡착된 부분을 촬영한 SEM 이미지이다.
도 3b는 상기 전도성 이물이 터짐 현상을 일으킨 후에 같은 부분을 촬영한 SEM 이미지이다.
도 4는 평면형 박막 트랜지스터의 리페어 방법을 간략히 도시한 것이다.
도 5는 평면형 박막 트랜지스터가 리페어 후 정상 동작하는 것을 나타낸 그래프이다.
도 6은 평면형 박막 트랜지스터에 흡착된 전도성 이물이 터짐 현상을 일으킬 때 상기 전도성 이물에 흐르는 전류의 세기를 나타낸 그래프이다.
도 7은 2-트랜지스터-1-커패시터 구조의 유기 발광 표시 장치의 화소 회로도이다.
도 8은 3-트랜지스터-1-커패시터 구조의 유기 발광 표시 장치의 화소 회로도이다.
상기와 같은 특징을 갖는 본발명에 따른 박막 트랜지스터의 리페어 방법을 첨부된 도면을 탐조하여 보다 상세히 설명하면 다음과 같다.
도 2e 에는 전도성 이물이 게이트 절연막(102) 측면에 흡착되어 전류 통로(110)을 형성한 것이 나타나 있으며, 도 3a 는 전도성 이물이 게이트 절연막(102) 측면에 흡착된 모습을 SEM 이미지로 나타낸 것이다.
상기 평면형 박막 트랜지스터의 게이트 절연막(102) 측면에 흡착된 전도성 이물에 의해 게이트 전극(103)과 소스 및 드레인 영역(104a, 104b) 사이에 전류 통로(110)가 형성되면 게이트 전극에서부터 소스 및 드레인 영역(104a, 104b) 및 상기 소스 및 드레인 영역(104a, 104b)과 접촉된 소스 및 드레인 전극(106a, 106b)까지 전류가 흐르게 되어 해당 박막 트랜지스터는 정상 동작을 하지 못한다. 상기 전류 통로(110)는 두께가 10~40Å 수준으로 매우 얇고 불안정하게 형성되어 있다. 또한 이렇게 형성된 전류 통로(110)는 저항이 매우 높다. 상기 전류 통로(110)를 파괴하기 위하여 도 4에 도시된 것과 같이 게이트 전극(103)과 소스 또는 드레인 전극(106a, 106b)에 전압을 인가하는 방법으로 상기 전류 통로(110)에 전기적으로 과전류를 인가한다. 그 때 상기 전류 통로(110) 부분에 국부적으로 과열이 발생하게 되고, 도 3b에서와 같이 전류 통로가 터지게 된다.
터짐 현상은 상기 게이트 절연막(102) 끝단에서 발생하여, 상기 평면형 박막 트랜지스터의 채널 영역(101)에는 손상을 주지 않으므로, 상기 터짐 현상 이후로는 도 5에 나타난 것과 같이 상기 평면형 박막 트랜지스터는 정상적으로 동작하게 된다.
이러한 방법으로 박막 트랜지스터를 리페어하는 경우 불량 트랜지스터의 위치를 특정할 필요 없이 스캔 라인, 데이터 라인 및 구동 전원부에 연결된 전체 화소 회로에 전압을 인가하여도 전류 통로가 형성된 불량 트랜지스터에서만 과열 및 터짐 현상이 발생한다는 장점이 있다.
도 6은 불량 트랜지스터에 과전류가 인가된 경우 전류 통로가 차단되는 현상을 도시한 그래프이다. 도 6을 참조하면, 상기 터짐 현상은 2.0 X 10-4 A 부터 5.0 X 10-4 A 이내까지 발생하는 것을 알 수 있다. 즉 상기 전류 통로의 터짐 현상을 발생시키기 위하여는 상기 전류 통로에 적어도 2.0 X 10-4 A 이상의 전류가 흐를 수 있을 정도의 전위차가 발생하여야 한다.
이하에서는 상기 리페어 방법을 다양한 방식의 유기 발광 표시 장치의 화소 회로에 적용한 실시예를 설명한다.
[실시예 1]
도 7은 2-트랜지스터-1-커패시터를 가진 유기 발광 표시 장치의 화소 회로를 도시한 회로도이다. 상기 화소 회로 내의 트랜지스터는 설명의 편의상 N채널의 트랜지스터로 본다. 상기 화소 회로 내의 구동 트랜지스터(DRV.TR)의 게이트 절연막 끝단에 전도성 이물이 흡착되어 전류 통로를 형성한 경우 상기 구동 트랜지스터(DRV.TR)의 게이트 전극으로부터 소스 전극 또는 드레인 전극으로 항상 전류가 흐르게 되는 턴-온 상태가 되어 스위칭 기능을 상실하고, 상기 유기 발광 소자(OLED)에는 휘점(암점) 불량을 야기한다.
실시예 1 에서는 상기 구동 트랜지스터가 구동 전원부와 접속된 쪽 게이트 절연막 측면, 즉 도 7의 (a) 방향에 불량이 발생한 경우의 해결 방법을 설명한다. (편의상 N 채널 트랜지스터로 설명한다.)
상기 스캔 라인(SL)에 문턱 전압 이상의 정극성 전압을 인가하여 스위칭 트랜지스터(SW.TR)를 턴-온 시키고 데이터 라인(DL)에는 부극성 전압을 인가하며, 구동 전원부(VDD)에는 정극성의 구동 전압을 인가한다. 그러나 상기 데이터 라인(DL)에 정극성 전압을 인가하고, 구동 전원부(VDD)에는 부극성의 구동 전압을 인가하여도, 상기 구동 트랜지스터(DRV.TR)가 턴-온 되더라도 대부분의 전류가 상기 전류 통로 및 채널 영역을 통하여 상기 구동 전원부(VDD) 쪽으로 흐르게 되어 상기 유기 발광 소자(OLED)에는 영향을 주지 않아 무방하다.
본 실시예에서는 스캔 라인에 +10V, 데이터 라인에는 -20V, 및 구동 전원부(VDD)에는 +30V의 크기로 전압을 인가하였다. 이 때 상기 구동 전원부(VDD)와 연결된 구동 트랜지스터(DRV.TR)의 드레인 전극에서부터 상기 구동 트랜지스터(DRV.TR)의 게이트 전극으로 상기 전류 통로를 통해 전류가 흐르게 된다.
이 때 상기 구동 트랜지스터(DRV.TR)의 게이트 전극에는 부극성 전압이 인가된 상태이므로 상기 구동 트랜지스터(DRV.TR)의 채널 영역에는 채널이 형성되지 않아 전류가 흐르지 않게 된다. 따라서 유기 발광 소자(OLED)에도 전류가 흐르지 않게 되고, 상기 유기 발광 소자(OLED)를 과전류로부터 보호할 수 있다.
상기 전도성 이물로 인하여 형성된 상기 전류 통로는 매우 얇고 불안정하므로 상기 전류 통로 부위의 저항이 높아지게 되고, 그에 따라 상기 전류 통로 부위의 온도 또한 상승하게 된다. 상기 전류 통로 부위가 과열되면 상기 전도성 이물의 터짐 현상(Breakdown)이 일어나 도 3b에 나타난 것과 같이 전류 통로가 사라진다. 상기 터짐 현상은 상기 게이트 절연막의 끝단에서 발생하므로 상기 구동 트랜지스터(DRV.TR)에는 영향을 주지 않는다. 상기 전류 통로가 사라지면 상기 구동 트랜지스터(DRV.TR)는 정상 동작하는 것을 도 5를 통해 알 수 있다.
상기 구동 트랜지스터(DRV.TR)가 P채널 트랜지스터인 경우는 상기 스캔 라인(SL), 데이터 라인(DL) 및 구동 전원(VDD)에 가하는 전압의 극성을 반대로 함으로써 같은 효과를 달성할 수 있다.
[실시예2]
실시예 2 에서는 상기 구동트랜지스터가 유기 발광 소자와 연결된 방향, 즉 도 7 의 (b) 방향 게이트 절연막 측면에 전도성 이물이 흡착되어 전류 통로를 형성한 경우의 리페어 방법을 설명한다.
이와 같은 경우 상기 스캔 라인(SL)에 문턱 전압 이상의 정극성 전압을 인가하여 상기 스위칭 트랜지스터를 턴-온 시키고, 상기 데이터 라인(DL)에도 정극성 전압을 인가하며, 상기 구동 전원부(VDD)에는 부극성의 전압을 인가한다.
이 때 상기 스위칭 트랜지스터(SW.TR)의 채널 영역을 통하여 데이터 라인(DL)으로부터 상기 구동 트랜지스터(DRV.TR)의 게이트 전극으로 전류가 흐르게 된다. 그에 따라 상기 구동 트랜지스터(DRV.TR)는 턴-온 된다.
또한 게이트 전극에 도달한 전류는 도 7 의 (b) 방향으로 형성된 전류 통로를 따라 상기 구동 트랜지스터(DRV.TR)의 소스 영역으로 흐르고, 상기 구동 트랜지스터가 턴-온 되어 채널이 형성됨으로써 상기 구동 트랜지스터(DRV.TR)의 게이트 전극에 인가된 전류는 상기 전류 통로 및 상기 구동 트랜지스터(DRV.TR)의 채널 영역을 지나 상기 구동 전원부(VDD)로 흐르게 된다.
상기 전도성 이물로 인하여 형성된 상기 전류 통로는 매우 얇고 불안정하므로 상기 전류 통로 부위의 저항이 높아지게 되고, 그에 따라 상기 전류 통로 부위의 온도 또한 상승하게 된다. 상기 전류 통로 부위가 과열되면 상기 전도성 이물의 터짐 현상(Breakdown)이 일어나 도 3b에 나타난 것과 같이 전류 통로가 사라진다. 상기 터짐 현상은 상기 게이트 절연막의 끝단에서 발생하므로 상기 구동 트랜지스터(DRV.TR)에는 영향을 주지 않는다. 또한 강한 부극성의 전압이 상기 구동 전원부(VDD)에 인가됨으로써 상기 유기 발광 소자(OLED)에 흐르는 전류는 거의 없거나 미미하여 유기 발광 소자(OLED)에도 영향을 주지 않는다.
상기 전류 통로가 사라지면 상기 구동 트랜지스터(DRV.TR)는 정상 동작한다. 상기 구동 트랜지스터(DRV.TR) 및 스위칭 트랜지스터(SW.TR)가 P채널 트랜지스터인 경우는 스캔 라인(SL), 데이터 라인(DL) 및 구동 전원(VDD)에 가하는 전압의 극성을 반대로 함으로써 같은 효과를 달성할 수 있다.
[실시예 3]
상기 스위칭 트랜지스터(SW.TR)의 데이터 라인과 연결된 쪽, 즉 도 7의 (c)방향 게이트 절연막에 전도성 이물이 흡착된 경우의 리페어 방법을 설명한다. (편의상 N채널을 가진 트랜지스터로 설명한다.) 이러한 경우는 상기 스캔 라인에 부극성의 전압을, 상기 데이터 라인에 정극성의 전압을 인가하는 것이 바람직하다. 그러나 상기 스캔 라인에 부극성의 전압을, 상기 데이터 라인에 정극성의 전압을 인가하더라도 화소 회로 전체의 주는 영향이 크지 않아 무방하다.
본 실시예에서는 데이터 라인에 +30V 및 스캔 라인에 -20V의 크기로 전압을 인가하였다.
이 때 상기 데이터 라인(DL)에 상기 스위칭 트랜지스터(SW.TR)에 형성된 전류 통로를 따라 상기 스캔 라인(SL)으로 전류가 흐르게 된다. 상기 전류 통로를 따라 흐르는 전류로 인하여 상기 전류 통로 부의의 저항이 높아지며, 온도가 상승하게 되고, 상기 전류 통로 부위가 과열되면 전도성 이물의 터짐 현상(Breakdown)이 일어나 전류 통로가 사라진다. 마찬가지로 상기 터짐 현상은 상기 게이트 절연막의 끝단에서 발생하므로 상기 스위칭 트랜지스터(SW.TR)에는 영향을 주지 않는다. 상기 스위칭 트랜지스터(SW.TR)가 P채널 트랜지스터인 경우는 상기 스캔 라인(SL) 및 상기 데이터 라인(DL)에 상기 스위칭 트랜지스터(SW.TR)가 N채널인 경우와 반대방향의 전압을 인가함으로써 같은 효과를 달성할 수 있다.
[실시예 4]
유기 발광 표시장치의 화소 회로 내 스위칭 트랜지스터(SW.TR)의 커패시터(Cs)와 연결된 방향, 즉 도 7의 (d)방향의 게이트 절연막에 전도성 이물이 흡착되어 전류 통로를 형성할 수 있다. (편의상 N채널을 가진 트랜지스터로 설명한다.) 이러한 경우는 스캔 라인(SL)에 정극성 전압을 인가하고, 데이터 라인(DL)에 부극성 전압을 인가한다. 본 실시예에서는 +30V 및 -20V의 크기로 전압을 인가하였다.
그에 따라 상기 스위칭 트랜지스터는 턴-온 되는 동시에, 상기 스캔 라인(SL)으로부터 상기 전류 통로 및 상기 스위칭 트랜지스터(SW.TR)의 채널 영역을 거쳐 상기 데이터 라인(DL)으로 전류가 흐르게 된다.
상기 전류 통로를 따라 흐르는 전류로 인하여 상기 전류 통로 부의의 저항이 높아지며, 온도가 상승하게 되고, 상기 전류 통로 부위가 과열되면 전도성 이물의 터짐 현상(Breakdown)이 일어나 전류 통로가 사라진다. 마찬가지로 상기 터짐 현상은 상기 게이트 절연막의 끝단에서 발생하므로 상기 스위칭 트랜지스터(SW.TR)에는 영향을 주지 않으며, 상기 데이터 라인(DL)에는 부극성 전압이 인가되므로 상기 구동 트랜지스터(DRV.TR)를 턴-온 시킬 수 없어 유기 발광 소자(OLED)에는 영향을 주지 않는다. 상기 터짐 현상 이후에는 상기 스위칭 트랜지스터(SW.TR)는 정상 동작한다. 상기 구동 트랜지스터(DRV.TR) 및 스위칭 트랜지스터(SW.TR)가 P채널 트랜지스터인 경우는 상기 구동 트랜지스터(DRV.TR)가 P채널 트랜지스터인 경우는 상기 스캔 라인(SL) 및 데이터 라인(DL)에 가하는 전압의 극성을 반대로 함으로써 같은 효과를 달성할 수 있다.
[실시예 5]
도 8 은 3-트랜지스터-1-커패시터 구조의 유기 발광 표시장치의 화소 회로도이다. 상기 3-트랜지스터-1-커패시터 구조의 유기 발광 표시장치의 화소 회로는 게이트 전극에 센싱 전원부(Vsensse)가 접속되어 있고, 소스 전극에 레퍼런스 라인(Ref. line)이 접속되어 있으며, 드레인 전극과 유기 발광 소자(OLED) 및 커패시터(Cs)가 접속되어 있는 구조를 가지는 센싱 트랜지스터(Sensing TR)를 더 구비한 것을 그 특징으로 한다.
3-트랜지스터-1-커패시터 구조의 유기 발광 표시장치의 화소 회로의 구동 트랜지스터(DRV.TR) 및 스위칭 트랜지스터(SW.TR)의 게이트 절연막에 전도성 이물이 흡착하여 불량이 발생한 경우에는 실시예 1,2,3,4 에서 설명한 것과 동일한 방법으로 리페어할 수 있다.
따라서 상기 구동 트랜지스터(DRV.TR) 및 스위칭 트랜지스터(SW.TR) 리페어에 관한 설명은 생략하고, 실시예 4 에서는 3-트랜지스터-1-커패시터 구조의 유기 발광 표시장치의 화소 회로의 센싱 트랜지스터(Sensing TR)의 레퍼런스 라인(Ref. line)과 연결된 방향, 즉 도 8 의 (f) 방향에 게이트 절연막에 전도성 이물이 흡착되어 전류 통로를 형성한 경우를 설명한다. (N채널 트랜지스터를 예로 들어 설명한다.)
이러한 경우에는 상기 센싱 트랜지스터의 게이트와 연결된 센싱 전원부(Vsensse)에 부극성 전압을 인가하고, 상기 레퍼런스 라인(Ref. line)에 정극성 전압을 인가하는 것이 바람직하다. 그러나 상기 센싱 전원부(Vsensse)에 정극성을, 상기 레퍼런스 라인(Ref. line)에 부극성 전압을 인가하여도 상기 유기 발광 소자(OLED)에 영향을 주지 않으므로 무방하다. 본 실시예에서는 상기 센싱 전원부(Vsensse)에 -20V, 상기 레퍼런스 라인(Ref. line)에 +30V의 크기로 전압을 인가하였다.
상기 센싱 전원부(Vsensse) 및 레퍼런스 라인(Ref. line)에 전압이 인가되면 상기 레퍼런스 라인(Ref. line)으로부터 상기 센싱 트랜지스터(Sensing TR)에 전도성 이물로 인하여 형성된 전류 통로를 거쳐 상기 센싱 전압부(Vsensse) 방향으로 전류가 흐르게 된다.
상기 전도성 이물은 매우 얇고 불안정하므로 상기 전류 통로 부분의 저항이 높아져 상기 전도성 이물이 과열되면 상기 전도성 이물의 터짐 현상(Breakdown)이 일어나 전류 통로가 사라진다. 상기 터짐 현상은 상기 센싱 트랜지스터(Sensing TR)의 상기 게이트 절연막 끝단에서 일어나므로, 상기 센싱 트랜지스터(Sensing TR)에는 영향을 주지 않으며, 터짐 현상이 일어난 후 상기 센싱 트랜지스터(Sensing TR)는 정상 동작한다.
상기 센싱 트랜지스터(Sensing TR)가 P채널 트랜지스터인 경우는 상기 센싱 전압부 및 레퍼런스 라인(Ref. line)에 상기 센싱 트랜지스터(Sensing TR)가 N채널인 경우와 반대 방향의 전압을 인가함으로써 같은 효과를 달성할 수 있다.
[실시예 6]
상기 센싱 트랜지스터(Sensing TR)가 유기 발광 소자(OLED)와 연결된 방향, 즉 도 8의 (e)방향 게이트 절연막에 전도성 이물이 흡착되어 전류 통로를 형성한 경우의 리페어 방법을 설명한다. (편의상 상기 센싱 트랜지스터는 N 채널을 가진 경우로 설명한다.) 이러한 경우는 상기 센싱 트랜지스터(Sensing TR)의 게이트와 연결된 센싱 전원부(Vsense)에 정극성 전압을 인가하고, 레퍼런스 라인(Ref. line)에 부극성 전압을 인가한다. 본 실시예에서는 상기 센싱 전원부(Vsensse)에 +30V, 상기 레퍼런스 라인(Ref.line)에 -20V의 크기로 전압을 인가하였다.
이 때 상기 센싱 트랜지스터(Sensing TR)는 턴-온 되는 동시에, 상기 센싱 전원부(Vsensse)로부터 상기 전류 통로 및 상기 센싱 트랜지스터(Sensing TR)의 채널 영역을 거쳐 상기 레퍼런스 라인(Ref. line)으로 전류가 흐르게 된다.
상기 전류 통로를 따라 흐르는 전류로 인하여 상기 전류 통로 부의의 저항이 높아지며, 온도가 상승하게 되고, 상기 전류 통로 부위가 과열되면 전도성 이물의 터짐 현상(Breakdown)이 일어나 전류 통로가 사라진다. 마찬가지로 상기 터짐 현상은 상기 게이트 절연막의 끝단에서 발생하므로 상기 센싱 트랜지스터(Sensing TR)에는 영향을 주지 않는다. 상기 센싱 트랜지스터(Sensing TR)가 P채널 트랜지스터인 경우는 상기 센싱 전원부(Vsensse) 및 상기 레퍼런스 라인(Ref. line)에 상기 센싱 트랜지스터(Sensing.TR)가 N채널인 경우와 반대방향의 전압을 인가함으로써 같은 효과를 달성할 수 있다.
이상에서 설명한 본 발명은 2-트랜지스터-1-커패시터 및 3-트랜지스터-1-커패시터 구조를 가진 유기 발광 표시장치의 트랜지스터의 리페어 방법을 설명하였지만, 본 발명에서 설명한 것과 같은 방법으로 더 많은 수의 트랜지스터를 구비한 화소 회로에도 적용이 가능하다. 즉, 본 발명은 상술한 실시예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
100 : 기판
101 : 활성층
102 : 게이트 절연막
103 : 게이트 전극
104a,104b : 소스(104a)/드레인(104b) 영역
105 : 층간 절연막
106a, 106b : 소스(106a)/드레인(106b) 전극
107a, 107b : 제 1(107a) / 제 2(107b) 콘택홀
110 : 전류 통로
SL : 스캔 라인
DL : 데이터 라인
Cs : 커패시터
DRV.TR : 구동 트랜지스터
SW.TR : 스위칭 트랜지스터
Sensing TR : 센싱 트랜지스터
OLED : 유기 발광 소자
VDD : 구동 전원부
Vsense : 센싱 전원부
Ref.line : 레퍼런스 라인

Claims (11)

  1. 적어도 하나의 트랜지스터를 구비한 유기 발광 표시장치의 화소 회로에 있어서,
    상기 트랜지스터의 게이트 전극에 제 1 전압을 인가하고,
    상기 트랜지스터의 소스 전극 또는 드레인 전극에 제 2 전압을 인가하여,
    상기 트랜지스터의 게이트 절연막 계면에 흡착된 전도성 이물로 인한 전류 통로를 파괴하여 상기 트랜지스터의 불량을 해소하는 것을 특징으로 하는 평면형 박막 트랜지스터의 리페어 방법.
  2. 데이터 라인, 스캔 라인, 구동 전원부, 유기 발광 소자, 상기 스캔 라인에 게이트 전극이 접속되고, 상기 데이터 라인에 드레인 전극이 접속된 스위칭 트랜지스터 및 상기 스위칭 트랜지스터의 소스 전극에 게이트 전극이 접속되고, 드레인 전극이 상기 구동 전원부 에 접속되며, 소스 전극이 상기 유기 발광 소자에 접속된 구동 트랜지스터를 구비한 유기 발광 표시장치의 화소 회로에 있어서,
    상기 구동 트랜지스터를 리페어하기 위하여 상기 스캔 라인에 문턱 전압 이상의 전압을 인가하고, 상기 데이터 라인에 제 1 전압을 인가하며, 상기 구동 전원부에 제 2 전압을 인가하여, 상기 구동 트랜지스터의 게이트 절연막 계면에 흡착된 전도성 이물로 인한 전류 통로를 파괴하여 상기 구동 트랜지스터의 불량을 해소하는 것을 것을 특징으로 하는 평면형 박막 트랜지스터의 리페어 방법.
  3. 데이터 라인, 스캔 라인, 구동 전원부, 유기 발광 소자, 상기 스캔 라인에 게이트 전극이 접속되고, 상기 데이터 라인에 드레인 전극이 접속된 스위칭 트랜지스터 및 상기 스위칭 트랜지스터의 소스 전극에 게이트 전극이 접속되고, 드레인 전극이 상기 구동 전원부 에 접속되며, 소스 전극이 상기 유기 발광 소자에 접속된 구동 트랜지스터를 구비한 유기 발광 표시장치의 화소 회로에 있어서,
    상기 스위칭 트랜지스터를 리페어하기 위하여, 상기 스캔 라인에 제 1 전압을 인가하고, 상기 데이터 라인에 제 2 전압을 인가하여 상기 스위칭 트랜지스터의 게이트 절연막 계면에 흡착된 전도성 이물로 인한 전류 통로를 파괴하여 상기 스위칭 트랜지스터의 불량을 해소하는 것을 특징으로 하는 평면형 박막 트랜지스터의 리페어 방법.
  4. 데이터 라인, 스캔 라인, 레퍼런스 라인, 구동 전원부, 유기 발광 소자, 센싱 전원부, 상기 스캔 라인에 게이트 전극이 접속되고, 상기 데이터 라인에 드레인 전극이 접속된 스위칭 트랜지스터, 상기 스위칭 트랜지스터의 소스 전극에 게이트 전극이 접속되고, 드레인 전극이 상기 구동 전원부에 접속되며, 소스 전극이 상기 유기 발광 소자에 접속된 구동 트랜지스터 및 상기 센싱 전원부에 게이트 전극이 접속되고, 상기 구동 트랜지스터에 드레인 전극이 접속되며, 상기 레퍼런스 라인에 소스 전극이 접속된 센싱 트랜지스터를 구비한 유기 발광 표시 장치의 화소 회로에있어서,
    상기 구동 트랜지스터를 리페어하기 위하여 상기 스캔 라인에 문턱 전압 이상의 전압을 인가하고, 상기 데이터 라인에 제 1 전압을 인가하며, 상기 구동 전원부에 제 2 전압을 인가하여 상기 구동 트랜지스터의 게이트 절연막 계면에 흡착된 전도성 이물로 인한 전류 통로를 파괴하여 상기 구동 트랜지스터의 불량을 해소하는 것을 것을 특징으로 하는 평면형 박막 트랜지스터의 리페어 방법.
  5. 데이터 라인, 스캔 라인, 레퍼런스 라인, 구동 전원부, 유기 발광 소자, 센싱 전원부, 상기 스캔 라인에 게이트 전극이 접속되고, 상기 데이터 라인에 드레인 전극이 접속된 스위칭 트랜지스터, 상기 스위칭 트랜지스터의 소스 전극에 게이트 전극이 접속되고, 드레인 전극이 상기 구동 전원부에 접속되며, 소스 전극이 상기 유기 발광 소자에 접속된 구동 트랜지스터 및 상기 센싱 전원부에 게이트 전극이 접속되고, 상기 구동 트랜지스터에 드레인 전극이 접속되며, 상기 레퍼런스 라인에 소스 전극이 접속된 센싱 트랜지스터를 구비한 유기 발광 표시 장치의 화소 회로에 있어서,
    상기 스위칭 트랜지스터를 리페어하기 위하여, 상기 스캔 라인에 제 1 전압을 인가하고, 상기 데이터 라인에 제 2 전압을 인가하여 상기 스위칭 트랜지스터의 게이트 절연막 계면에 흡착된 전도성 이물로 인한 전류 통로를 파괴하여 상기 스위칭 트랜지스터의 불량을 해소하는 것을 특징으로 하는 평면형 박막 트랜지스터의 리페어 방법.
  6. 데이터 라인, 스캔 라인, 레퍼런스 라인, 구동 전원부, 유기 발광 소자, 센싱 전원부, 상기 스캔 라인에 게이트 전극이 접속되고, 상기 데이터 라인에 드레인 전극이 접속된 스위칭 트랜지스터, 상기 스위칭 트랜지스터의 소스 전극에 게이트 전극이 접속되고, 드레인 전극이 상기 구동 전원부에 접속되며, 소스 전극이 상기 유기 발광 소자에 접속된 구동 트랜지스터 및 상기 센싱 전원부에 게이트 전극이 접속되고, 상기 구동 트랜지스터에 드레인 전극이 접속되며, 상기 레퍼런스 라인에 소스 전극이 접속된 센싱 트랜지스터를 구비한 유기 발광 표시 장치의 화소 회로에 있어서,
    상기 센싱 트랜지스터를 리페어하기 위하여, 상기 센싱 전원부에 제 1 전압을 인가하고, 상기 레퍼런스 라인에 제 2 전압을 인가하여 상기 센싱 트랜지스터의 게이트 절연막 계면에 흡착된 전도성 이물로 인한 전류 통로를 파괴하여 상기 센싱 트랜지스터의 불량을 해소하는 것을 특징으로 하는 평면형 박막 트랜지스터의 리페어 방법.
  7. 청구항 1 내지 6 항 중 어느 한 항에 있어서,
    상기 제 1 전압 및 제 2 전압은 서로 반대 극성인 것을 특징으로 하는 평면형 박막 트랜지스터의 리페어 방법.
  8. 청구항 1 내지 6 항 중 어느 한 항에 있어서,
    상기 전류 통로를 파괴하기 위하여 상기 전류 통로에 2.0 X 10-4 A 이상의 전류를 인가하는 것을 특징으로 하는 평면형 박막 트랜지스터의 리페어 방법.
  9. 청구항 2 항 또는 4 항에 있어서,
    상기 구동 트랜지스터가 N 채널을 가지며, 상기 유기 발광 소자와 접속된 쪽 게이트 절연막 측면에 상기 전류 통로가 형성된 경우,
    상기 제 1 전압은 정극성, 상기 제 2 전압은 부극성이고,
    상기 구동 트랜지스터가 P 채널을 가지며, 상기 유기 발광 소자와 접속된 쪽 게이트 절연막 측면에 상기 전류 통로가 형성된 경우,
    상기 제 1 전압은 부극성, 상기 제 2 전압은 정극성일 것을 특징으로 하는 평면형 박막 트랜지스터의 리페어 방법.
  10. 청구항 3 항 또는 5 항에 있어서,
    상기 스위칭 트랜지스터가 N 채널을 가지며, 상기 유기 발광 소자와 접속된 쪽 게이트 절연막 측면에 상기 전류 통로가 형성된 경우,
    상기 제 1 전압은 정극성, 상기 제 2 전압은 부극성이고,
    상기 스위칭 트랜지스터가 P 채널을 가지며, 상기 유기 발광 소자와 접속된 쪽 게이트 절연막 측면에 상기 전류 통로가 형성된 경우,
    상기 제 1 전압은 부극성, 상기 제 2 전압은 정극성일 것을 특징으로 하는 평면형 박막 트랜지스터의 리페어 방법.
  11. 청구항 6 에 있어서,
    상기 센싱 트랜지스터가 N 채널을 가지며, 상기 유기 발광 소자와 접속된 쪽 게이트 절연막 측면에 상기 전류 통로가 형성된 경우,
    상기 제 1 전압은 정극성, 상기 제 2 전압은 부극성이고,
    상기 센싱 트랜지스터가 P 채널을 가지며, 상기 유기 발광 소자와 접속된 쪽 게이트 절연막 측면에 상기 전류 통로가 형성된 경우,
    상기 제 1 전압은 부극성, 상기 제 2 전압은 정극성일 것을 특징으로 하는 평면형 박막 트랜지스터의 리페어 방법.
KR1020140101443A 2014-08-07 2014-08-07 박막 트랜지스터의 리페어 방법 KR102126551B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020140101443A KR102126551B1 (ko) 2014-08-07 2014-08-07 박막 트랜지스터의 리페어 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140101443A KR102126551B1 (ko) 2014-08-07 2014-08-07 박막 트랜지스터의 리페어 방법

Publications (2)

Publication Number Publication Date
KR20160017892A KR20160017892A (ko) 2016-02-17
KR102126551B1 true KR102126551B1 (ko) 2020-06-24

Family

ID=55457255

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140101443A KR102126551B1 (ko) 2014-08-07 2014-08-07 박막 트랜지스터의 리페어 방법

Country Status (1)

Country Link
KR (1) KR102126551B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000340664A (ja) 1999-04-21 2000-12-08 Hyundai Electronics Ind Co Ltd 電気的ヒューズをリペアするための高電圧発生機を備えた半導体装置
JP2001210094A (ja) 1999-12-29 2001-08-03 Hyundai Electronics Ind Co Ltd Ｍｏｓ構造のアンチヒューズを利用したメモリリペア回路

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101186010B1 (ko) * 2005-09-26 2012-09-25 엘지디스플레이 주식회사 액정표시장치 및 그 스위칭소자 리페어방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000340664A (ja) 1999-04-21 2000-12-08 Hyundai Electronics Ind Co Ltd 電気的ヒューズをリペアするための高電圧発生機を備えた半導体装置
JP2001210094A (ja) 1999-12-29 2001-08-03 Hyundai Electronics Ind Co Ltd Ｍｏｓ構造のアンチヒューズを利用したメモリリペア回路

Also Published As

Publication number Publication date
KR20160017892A (ko) 2016-02-17

Similar Documents

Publication Publication Date Title
US10672849B2 (en) Organic light emitting display device comprising multi-type thin film transistor
KR102148487B1 (ko) 유기 전계 발광 표시 장치 및 그의 리페어 방법
US9590023B2 (en) Organic light-emitting display apparatus and method of repairing the same
JP5351268B2 (ja) アクティブマトリクス基板、表示パネル及びそれらの検査方法
US8184075B2 (en) Active matrix display device
US7888683B2 (en) Organic light emitting display and method for making the same
US9147699B2 (en) Display device with redundant transistor structure
US8637867B2 (en) Electrostatic discharge device and organic electro-luminescence display device having the same
CN107507926A (zh) Oled像素结构及其修复方法
US20180151637A1 (en) Organic el display device
US20170323933A1 (en) Pixel circuit
KR20080100533A (ko) 유기전계발광 표시패널 및 그의 제조방법
US20160027855A1 (en) Organic light emitting display panel and method of manufacturing the same
US8400437B2 (en) Display device
KR102449066B1 (ko) 표시장치용 어레이기판 및 그 제조방법
KR102126551B1 (ko) 박막 트랜지스터의 리페어 방법
US8921139B2 (en) Manufacturing method of organic light emitting diode display
US10026920B2 (en) Organic EL display device
JP5792837B2 (ja) Ｅｌ表示装置の製造方法
JP2010160200A (ja) 表示装置及びその駆動方法
KR101748698B1 (ko) 표시패널 및 이를 포함하는 평판디스플레이장치
US8013513B2 (en) Active matrix display device
KR20080054050A (ko) 유기전계발광표시장치
KR102320410B1 (ko) 유기 발광 표시 장치의 제조방법
JP2007101873A (ja) 表示装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant