JPH06236699A - 半導体メモリ・リダンダンシ回路 - Google Patents
半導体メモリ・リダンダンシ回路Info
- Publication number
- JPH06236699A JPH06236699A JP4156674A JP15667492A JPH06236699A JP H06236699 A JPH06236699 A JP H06236699A JP 4156674 A JP4156674 A JP 4156674A JP 15667492 A JP15667492 A JP 15667492A JP H06236699 A JPH06236699 A JP H06236699A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- circuit
- semiconductor memory
- terminal
- flotox
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/70—Masking faults in memories by using spares or by reconfiguring
- G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
- G11C29/785—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes
- G11C29/789—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes using non-volatile cells or latches
Landscapes
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Semiconductor Memories (AREA)
Abstract
でき、しかもパッケージされた後でも欠陥の生じたアド
レスに対するプログラムやその消去を行なえる半導体メ
モリのリダンダンシ回路を提供する。 【構成】従来のリンクヒューズの代りにFLOTOXト
ランジスタを使用し、そのFLOTOXトランジスタを
プログラムまたは消去するための基準電圧印加回路と高
電圧駆動回路とを備えた半導体メモリのリダンダンシ回
路。 【構成】
Description
ンシ回路に関するものであり、特にFLOTOX(Floa
ting-gate tuneling oxide)トランジスタを使用するこ
とによって、パッケージされたチップ状態においても所
望のアドレスに対してリダンダンシ・メモリが動作する
ようにプログラムすることが出来、またそのプログラム
を消去することが出来るように構成された半導体メモリ
用のリダンダンシ回路に関するものである。
ドレスのメモリセルに欠陥がある場合、そのアドレスは
リダンダンシ・メモリを使用するようにリンクヒューズ
を使用して特定アドレスをプログラム(そのアドレスは
予備のメモリを使用するようにセットすること)した
が、リンクヒューズの使用は多くの問題点を起してい
る。
あり、図6はリンクヒューズの構成と動作を説明するた
めの断面図である。図5に示すように、従来のリダンダ
ンシ回路においては、欠陥のあるメモリセルのアドレス
の代りにスペア行や列を使用するために、欠陥のあるア
ドレスに対応したトランジスタのドレインに連結されて
いるリンクヒューズを、レーザ・リペア装置を利用する
か、または電気的に過電流を流して熔断するようになっ
ている。ここで使用されるリンクヒューズは、例えば、
図6(A)に図示されたように、シリコン基板10上の
厚いオキサイド層11とその上のポリサイド層12、ま
たその上のLTO13およびPSGまたはBPSG層1
4で構成されている。図6(A)はプログラム前、すな
わちリンクヒューズを熔断する前の構造を示しており、
図6(B)はプログラム後、すなわち熔断した後のリン
クヒューズの構造を示している。図6(B)において、
実線vで示す状態は、熔断した部位が適正であった場
合、破線wで示す状態は、レーザ・リペア装置の位置の
正確度やレーザ・ビームの強さによって熔断部位が適正
線vよりも不足して切断されなかった場合、破線uは過
度に掘れてシリコン基板10まで損傷させた場合、をそ
れぞれ示している。
した半導体メモリのリダンダンシ回路の動作を図5の図
面に基づいて説明する。SPARE ENB信号(下線
はSPARE ENB信号の反転信号を示す)は、動作
状態においては常に“0”状態になっており、基準線B
には“1”が印加されている。プログラムされていない
状態、すなわち或るアドレスに対して予備のメモリを使
用するようにセットしていない状態では、それぞれのゲ
ートが直接またはインバータを介してアドレスライン
(A0、A0)、(A1、A1)、……、(An、A
n)の各双に連結された2個のトランジスタの中のいず
れか一つは常にオン状態になる。すなわち、ヒューズの
付いたトランジスタ等の総数である2(n+1)個中の
n+1個は常にオンになる。上記各トランジスタのソー
スは接地されているので、上記各トランジスタのうちの
1個でもオンになれば、基準線Bは接地されてその電圧
は“0”状態になり、このときスペア信号SPAREは
“0”になる。
図5の例ではA0に対応するアドレスについて予備のメ
モリを使用するようにプログラムする場合には、NMO
Sトランジスタのドレインに連結されているリンクヒュ
ーズ(図5の例では破線で囲んだヒューズ)を熔断すれ
ばよい。上記のようにプログラムしておけば、アドレス
が該当する特定のアドレスの場合、すなわち図5の例で
はA0になるときにのみ、基準線Bの電圧は“1”状態
になり、他のアドレスのときは“0”状態になる。した
がってスペア信号SPAREはプログラムされた特定の
アドレスの場合にのみ“1”となり、他の場合には
“0”となる。メモリセル・アレイに連結されているリ
ダンダンシ用デコーダは、スペア信号SPAREが
“0”であるときは動作せず、“1”であるときにだけ
動作して、本来のメモリセルに代わって予備の行や列の
メモリセルを動作させ、それに信号の記憶・読み出しを
行なわせる。
モリ・リダンダンシ回路は、リンクヒューズを切断する
ために特殊なレーザ・リペア装置が必要であるとか、リ
ンクヒューズを電流で鎔断させるために高電流回路が必
要であり、レーザ・リペア装置等の投資、維持および使
用に伴う高い費用を要する。また、レーザ・リペア装置
の光線位置の正確度や強さの均一性が変わった時には、
リンクヒューズが切断されないので、プログラムに失敗
して記憶素子が不良になる場合があったり、レーザ光線
や電流の強度が強過ぎて過度に熔断した場合には、リン
クヒューズからシリコン基板に漏洩電流が生じるとか、
リンクヒューズの燃え屑が回路の他の部分に跳ね上がっ
て短絡を起こし、記憶素子が不良になる等の種々の問題
があった。
解決するためになされたものであり、プログラムが容易
かつ確実であると共に安価に実現することが出来、しか
もパッケージされた後のチップ状態においても欠陥の生
じたアドレスに対するプログラムやその消去を行なうこ
との出来る半導体メモリ・リダンダンシ回路を提供する
ことを目的とする。
め、本発明においては、特許請求の範囲に記載するよう
に構成している。すなわち、請求項1に記載の発明にお
いては、半導体メモリの特定のアドレスに対して予備の
メモリセルを使用させるためのスペア信号を発生するリ
ダンダンシ回路において、スペア信号を発生させるため
に所定電圧を与えられる基準線と、上記基準線に上記所
定電圧を印加する基準電圧印加回路と、上記基準線にそ
れぞれ接続された2以上のFLOTOXトランジスタ
と、アドレスラインに連結され、上記FLOTOXトラ
ンジスタのゲイトに所定電圧を印加する上記FLOTO
Xトランジスタの数だけの高電圧駆動回路と、を備える
ように構成している。なお、FLOTOX(Floating-g
ate tuneling oxide)トランジスタとは、例えば後記図
4に示すごとく、ゲートとドレインとの間にフローティ
ングゲートを備え、フローティングゲートにトラップさ
れている電子量に応じて動作特性が変わるものである
(詳細後述)。また、上記の基準電圧印加回路は、例え
ば請求項2以下に記載のように、2個のインバータで構
成され、その出力電圧としてFLOTOXトランジスタ
をプログラムできる電圧(例えばVPP)と通常の動作電
圧(例えばVCC、ただしVPP>VCC)との2種類の基準
電圧を持ち得るものであり、また、上記の高電圧駆動回
路は、4個のインバータで構成され、その出力電圧とし
てFLOTOXトランジスタをプログラムできる電圧
(例えばVPP)と通常の動作電圧(例えばVCC)との2
種類の電圧を持ち得るものである。
ランジスタをプログラムできる電圧と通常の動作電圧と
を与えることが出来、また、高電圧駆動回路は各FLO
TOXトランジスタのゲートにプログラムできる電圧と
通常の動作電圧とを与えることが出来る。したがって所
望の特定のアドレスに対応するFLOTOXトランジス
タをプログラムする場合には、基準電圧印加回路から基
準線にプログラムできる電圧を与え、かつ、その特定の
アドレスを指定して、そのアドレスのFLOTOXトラ
ンジスタのゲートに高電圧駆動回路からプログラムでき
る電圧を与えることにより、当該FLOTOXトランジ
スタを通常動作電圧では動作しないようにプログラムす
ることが出来る。また、プログラムを消去する場合に
も、同様に基準電圧印加回路から基準線にプログラムで
きる電圧を与え、かつ、その特定アドレスを指定して、
そのアドレスのFLOTOXトランジスタのゲートに高
電圧駆動回路から“0”信号を与えることにより、プロ
グラム以前の状態に復帰させることが出来る。
この図1と前記図5の回路との差違点は、図5のリンク
ヒューズとNMOSトランジスタの代りに図1において
はFLOTOXトランジスタ(EEPROMセルの一
種)を使用し、かつ、このようなFLOTOXトランジ
スタをプログラムしたり、プログラムを消去するための
高電圧を作る駆動回路(詳細は後記図2、図3に記載)
を追加した点である。
FT1、…、FTn、FTnは2n個のFLOTOXト
ランジスタである。また、HV−1は基準電圧印加回路
(詳細は図2)、HV−2は2n個の高電圧駆動回路
(詳細は図3)である。以下、まずFLOTOXトラン
ジスタ、基準電圧印加回路および高電圧駆動回路につい
て説明し、その後に本発明の全体の回路について説明す
る。
を示す図であり、(A)は断面図、(B)は等価回路図
である。図4において、20はシリコン基板、21はゲ
ート酸化膜、22はドレイン、23はソース、24はポ
リシリコンからなるフローティングゲート、25はポリ
シリコンからなるゲート電極、26は酸化膜絶縁層であ
る。このようなFLOTOXトランジスタは、プログラ
ムされる前は、フローティングゲイト24がいくらかの
電子でトラップされているので、ゲート電圧VG=VCC
である時はドレイン22とソース23の間にチャネルが
形成されてトランジスタがオンになる。また、プログラ
ムする時は、ゲート電圧VGをVG=VPP(ただしVPP>
VCC)、にし、かつドレイン電圧VDをVD=VPPにする
と、フローティングゲイト24の下の薄い酸化膜を通し
てドレイン22からフローティングゲイト24に電子が
トンネリング効果によって移ってトラップされる。この
ようにプログラムされた後は、ゲートに通常の動作電圧
VG=VCCが加えられてもドレイン22とソース23間
にチャネルが形成されないので、FLOTOXトランジ
スタはオンにはならない。
トラップされた電子を放出する、すなわちプログラムを
消去(ERASE)するためには、ゲート電圧VG=0、ドレ
イン電圧VD=VPPの電圧を加えると、フローティング
ゲイト24にトラップされた電子がドレイン22を通し
てVD端子に流れ出る。したがって、消去した後には、
FLOTOXトランジスタはプログラムしない初期状態
になり、ゲート電圧としてVG=VCCの電圧を加えると
トランジスタのドレイン22とソース23の間にチャン
ネルが形成され、FLOTOXトランジスタがオンにな
る。上記のように、FLOTOXトランジスタは、外部
信号でゲート電圧VGとドレイン電圧VDを調整すること
により、プログラムとプログラム消去の行程を継続して
反復することができる。そしてプログラムされたFLO
TOXトランジスタには、熔断してしまったリンクヒュ
ーズにおけるように、ゲート電圧にVG=VCCを印加し
ても電流が流れない。
一実施例の回路図である。この基準電圧印加回路HV−
1はNMOSトランジスタ2個とPMOSトランジスタ
1個で構成されたVCCインバータ部分30とPMOSF
ET2個(T1とT2)とNMOSFET1個(T3)で
構成されたVPP/VCC−1インバータ部分31とで構成
されている。
作を説明する。まず、VCC端子にはVCC電圧が印加さ
れ、VPP/VCC−1端子にはVPP電圧が印加されている
場合、入力信号SEが“high”である時は、a点は“lo
w”になり、従ってT3はオフ、T2はオンになるので、
B点の電圧はVPPになる。また、入力信号SEが“lo
w”である時は、a点はVCCになるが、T3がオンになっ
てB点は“0”状態になり、T1がオンになるので、a
点はVCCからVPPになる。すなわち、この状態では、入
力信号SEが“high”のときはB点がVPP、入力信号S
Eが“low”のときはB点は“0”になる。一方、VCC
端子にVCC、VPP/VCC−1端子にもVCCが印加されて
いる場合には、インバータ2個の直列回路になり、入力
信号SEが“high”のときはB点はVCC、“low”のと
きはB点は“0”になる。したがって、図1の基準線B
は、VPP/VCC−1端子に印加される電圧がVPPである
かVCCであるかによってSPARE ENB信号が“lo
w”(インバータが1個挿入されているので、前記の入
力信号SEは“high”になる)であるときに二つの電圧
状態になり得る。この基準線Bの電圧が各FLOTOX
トランジスタのドレイン電圧として印加されるので、前
記のごときプログラムおよびその消去動作と通常動作と
を行なわせることが出来る。
実施例の回路図である。図3において、点線で区分され
た部分の回路32は前記図2の基準電圧駆動回路HV−
1と同一であって動作も同じであり、その他の部分の回
路33は、インバータ2個が直列に連結されたものであ
る。すなわちトランジスタT4、T5、T6、D1およびD
2が一つのインバータを構成し、トランジスタT7、T8
およびT9が他の一つのインバータを構成している。
明する。図3において、VCC端子にはVCCが印加され、
VPP/VCC端子には動作モードに従ってVPPまたはVCC
が印加されるようになっている。 (A)VPP/VCC−1端子とVPP/VCC−2端子に共に
VPPが印加された場合 アドレス信号Anが“high”のときは、B点はVPPにな
り、T5はオフ、T6はオンになるのでC点は“0”にな
る。またT8はオン、T9はオフになるので、出力An′
はVPPになる。アドレス信号Anが“low”のときは、
B点は“low”になり、T5はオン、T6はオフ、C点は
VPPになりT8はオフ、T9はオンになりAn′は“0”
になる。
れ、VPP/VCC−2端子にはVCCが印加された場合 アドレス信号Anが“high”のときは、B点はVCCにな
ってD2がオンになるのでD点はVPPになり、T5、T6
は二つともオンになる(T5のVGS値が“−”になるの
でオンになる)。このT5、T6は電圧分配器の役割をな
し、T9はオン、T8はオフになって出力An′は“0”
状態になり、C点の電圧はT7がオンになるのでVPPに
なる。アドレス信号Anが“low”のときは、B点は
“0”状態であり、T5がオン、T6はオフ、C点がVPP
になり、出力An′は“0”になる。上記のように、こ
の場合にはアドレス信号Anが“high”であっても“lo
w”であっても常に出力An′は“0”になる。
2端子に共にVCCが印加された場合 この場合には、インバータ4個の直列回路になり、アド
レス信号Anが“high”のときは出力An′はVCC、ア
ドレス信号Anが“low”のときは出力An′は“0”
状態になる。上記のように、高電圧駆動回路HV−2
は、アドレス信号Anの値と印加される電圧がVPPかV
CCかに応じて、VPP、VCCおよび0の3種の電圧を各F
LOTOXトランジスタのゲートに与えることが出来、
それによってプログラムとその消去および通常動作を行
なわせることが出来る。
たリダンダンシ回路の構成と動作を説明する。図1にお
いて、SPARE ENB信号が一つのインバータを介
して基準電圧駆動回路HV−1に入力され、基準電圧駆
動回路HV−1の出力は基準線Bに与えられる。この基
準線Bの電圧が2個のインバータを介してスペア信号S
PAREとして出力されるように連結されている。ま
た、基準線Bには、2(n+1)個のFLOTOXトラ
ンジスタFT0、FT0、FT1、FT1、…、FT
n、FTnのドレイン端子がそれぞれ接続され、各FL
OTOXトランジスタのソース端子は接地されている。
また、アドレスラインの各端子であるA0、A1、……
Anの各々から高電圧駆動回路HV−2を介して(n+
1)個のFLOTOXトランジスタFT0、FT1、
…、FTnのゲイト電極に接続され、また、上記A0、
A1、……Anの各々からインバータと高電圧駆動回路
HV−2を介して(n+1)個のFLOTOXトランジ
スタFT0、FT1、…、FTnのゲイト電極に接続さ
れている。すなわち、基準線Bにはアドレスライン一本
について2個のFLOTOXトランジスタが連結されて
いるが、その一方はアドレスラインから高電圧駆動回路
HV−2を介してそのゲイト電極に接続され、他の一方
はアドレスラインからインバータと高電圧駆動回路HV
−2とを介してそのゲイト電極に接続されている。
VPP/VCC−1端子とVPP/VCC−2端子に共に高電圧
VPP(ただしVPP>VCC)を印加すると、SPARE
ENB信号が“low”であるときには、基準電圧駆動回
路HV−1に“high”が入力され、基準電圧駆動回路H
V−1の出力はVPPになり、基準線BにはVPPが印加さ
れる。そしてプログラムしたい特定のアドレスに対応す
るアドレスラインに信号を印加すると、その特定アドレ
スの2個のFLOTOXトランジスタのうちの一方のゲ
ート電極には高電圧VPPが印加される。例えば、特定ア
ドレスをA0とし、アドレス信号を“high”にすれば、
FLOTOXトランジスタFT0のゲート電極にVPPが
印加される。なお、同じアドレスの他の一方のFLOT
OXトランジスタFT0のゲートにはVPPは印加されな
い。したがってプログラムしたい特定アドレスの一方の
FLOTOXトランジスタには、そのドレインにはVD
=VPPが印加され、そのゲートにはVG=VPPが印加さ
れる。このようなドレイン電圧VDとゲート電圧VGとが
印加されると、前記図4で説明したように、FLOTO
Xトランジスタは通常の動作電圧VCCを印加されても動
作しない(オンにならない)ようにプログラムされる。
そして同じアドレスの他の一方のFLOTOXトランジ
スタのゲートにはVPPは印加されないので、それはプロ
グラムされない。例えば、前記の例のように特定アドレ
スがA0の場合にはFLOTOXトランジスタFT0が
プログラムされ、FLOTOXトランジスタFT0はプ
ログラムされない。
にはVPPを印加し、VPP/VCC−2端子にはVCCを印加
すると、SPARE ENB信号が“low”であるとき
は、基準電圧駆動回路HV−1出力はVPPになって基準
線BにはVPPが印加される。また、高電圧駆動回路HV
−2回路の出力は、アドレスラインの状態とは無関係に
常に“low”状態になる。したがって、全てのFLOT
OXトランジスタには、そのドレインにはVD=VPPが
印加され、そのゲートにはVG=0が印加される。この
ようなドレイン電圧VDとゲート電圧VGとが印加される
と、前記図4で説明したように、FLOTOXトランジ
スタはプログラムが消去され、通常の動作可能な状態に
なる。
の通常時の動作 通常動作時は、VPP/VCC−1端子、VPP/VCC−2端
子およびVCC端子に全てVCCを印加して動作させる。こ
の状態では、SPARE ENB信号が“low”になれ
ば、基準線Bには電圧VCCが印加される。そして選択さ
れたアドレスがプログラムされていないアドレスであっ
た場合には、そのアドレスの2個のFLOTOXトラン
ジスタのうちの一方は必ずオンになり、基準線Bを接地
するので、スペア信号SPAREは“0”になり、メモ
リセル・アレイに連結されているリダンダンシ用デコー
ダは動作しない。一方、プログラムされた特定のアドレ
スが選択された場合には、そのFLOTOXトランジス
タはオンにならないので、スペア信号SPAREは
“1”になり、メモリセル・アレイに連結されているリ
ダンダンシ用デコーダが動作して、その特定アドレスの
本来のメモリセルに代わって予備の行や列のメモリセル
を動作させ、それに信号の記憶・読み出しを行なわせ
る。
憶素子の行や列に数多く入れることができる。そして本
発明のリダンダンシ回路は、プログラムだけでなく、そ
の消去も行なうことが出来るので、例えば、使用初期
に、メモリセル中の1個のアドレス欠陥があってリダン
ダンシ回路中の一つをプログラムして使用している場合
に、さらに他のアドレスが追加して欠陥を発生したよう
な場合には、初期にプログラムされたリダンダンシを消
去し、新たに2個のリダンダンシにプログラムすること
により、後に生じた欠陥もリダンダンシ個数だけ回復さ
せて使用することが出来る。
は、プログラムをFLOTOXトランジスタ内のフロー
ティングゲートの電子状態によって行なうように構成し
ているので、従来のようなリペア・ヒューズを熔断する
ものに比較して、プログラムが容易かつ確実であると共
に安価に実現することが出来る。また、外部からの印加
電圧によってプログラムとその消去を行なうことが出来
るので、パッケージされた後のチップ状態においても欠
陥の生じたアドレスに対するプログラムやその消去を容
易に行なうことが出来る。したがって使用中でも追加発
生欠陥を修正できる余裕を持つことができ、信頼性を向
上させることが出来る、という多くの優れた効果が得ら
れる。
図。
一実施例の回路図。
実施例の回路図。
OXトランジスタの構造断面図と等価回路図。
していたリンクヒューズの構造断面図。
n:FLOTOXトランジスタ A0、A0、A1、A1、…、An、An:アドレスラ
イン B:基準線 20:シリコン基板 21:ゲート酸化膜 22:ドレイン 23:ソース 24:ポリシリコンからなるフローティングゲート 25:ポリシリコンからなるゲート電極 26:酸化膜絶縁層
Claims (5)
- 【請求項1】半導体メモリの特定のアドレスに対して予
備のメモリセルを使用させるためのスペア信号を発生す
るリダンダンシ回路において、 スペア信号を発生させるために所定電圧を与えられる基
準線と、 上記基準線に上記所定電圧を印加する基準電圧印加回路
と、 上記基準線にそれぞれ接続された2以上のFLOTOX
トランジスタと、 アドレスラインに連結され、上記FLOTOXトランジ
スタのゲイトに所定電圧を印加する上記FLOTOXト
ランジスタの数だけの高電圧駆動回路と、を備えた半導
体メモリ・リダンダンシ回路。 - 【請求項2】請求項1に記載の半導体メモリ・リダンダ
ンシ回路において、 上記基準電圧印加回路は、2個のインバータで構成さ
れ、その出力電圧としてFLOTOXトランジスタをプ
ログラムできる電圧と通常の動作電圧との2種類の電圧
を持ち得るものであり、 上記高電圧駆動回路は、4個のインバータで構成され、
その出力電圧としてFLOTOXトランジスタをプログ
ラムできる電圧と通常の動作電圧との2種類の電圧を持
ち得るものである、 ことを特徴とする半導体メモリ・リダンダンシ回路。 - 【請求項3】請求項2に記載の半導体メモリ・リダンダ
ンシ回路において、 上記基準電圧印加回路は、VCC端子を持つCMOSイン
バータと、第1のVPP/VCC端子を持つCMOSインバ
ータとで構成され、 上記高電圧駆動回路は、VCC端子を持つCMOSインバ
ータと、第2のVPP/VCC端子を持つCMOSインバー
タと、第1のVPP/VCC端子を持つ2個のCMOSイン
バータと、 で構成されていることを特徴とする半導体メモリ・リダ
ンダンシ回路。 - 【請求項4】請求項3に記載の半導体メモリ・リダンダ
ンシ回路において、 FLOTOXトランジスタをプログラムするときには、
上記VCC端子にはVCC電圧を加え、上記第1のVPP/V
CC端子および上記第2のVPP/VCC端子には上記VCC電
圧より大きくてFLOTOXトランジスタをプログラム
できる程度の大きさを持つ電圧VPPを加え、 通常の使用状態においては、上記端子の全てにVCC電圧
を加えることを特徴とする半導体メモリ・リダンダンシ
回路。 - 【請求項5】請求項3に記載の半導体メモリ・リダンダ
ンシ回路において、 FLOTOXトランジスタにプログラムされた内容を消
去するときには、上記VCC端子にはVCC電圧を加え、上
記第1のVPP/VCC端子にはVPP電圧を加え、上記第2
のVPP/VCC端子にはVCC電圧を加えることを特徴とす
る半導体メモリ・リダンダンシ回路。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019910012072A KR940006922B1 (ko) | 1991-07-11 | 1991-07-11 | 반도체 메모리의 리던던시 회로 |
KR1991-12072 | 1991-07-11 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH06236699A true JPH06236699A (ja) | 1994-08-23 |
JP2655970B2 JP2655970B2 (ja) | 1997-09-24 |
Family
ID=19317317
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP4156674A Expired - Fee Related JP2655970B2 (ja) | 1991-07-11 | 1992-06-16 | 半導体メモリ・リダンダンシ回路 |
Country Status (4)
Country | Link |
---|---|
US (2) | US5355338A (ja) |
JP (1) | JP2655970B2 (ja) |
KR (1) | KR940006922B1 (ja) |
DE (1) | DE4216211C2 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5691945A (en) * | 1995-05-31 | 1997-11-25 | Macronix International Co., Ltd. | Technique for reconfiguring a high density memory |
US5781486A (en) * | 1996-04-16 | 1998-07-14 | Micron Technology Corporation | Apparatus for testing redundant elements in a packaged semiconductor memory device |
US5721703A (en) * | 1996-04-29 | 1998-02-24 | Micron Technology, Inc. | Reprogrammable option select circuit |
JPH1116387A (ja) * | 1997-06-26 | 1999-01-22 | Mitsubishi Electric Corp | 冗長回路 |
US6452845B1 (en) | 1999-01-07 | 2002-09-17 | Micron Technology, Inc. | Apparatus for testing redundant elements in a packaged semiconductor memory device |
KR101989792B1 (ko) * | 2012-11-01 | 2019-06-17 | 삼성전자주식회사 | 불휘발성 메모리를 포함하는 메모리 시스템 및 불휘발성 메모리의 동작 방법 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59185099A (ja) * | 1984-02-28 | 1984-10-20 | Toshiba Corp | 不揮発性半導体メモリ |
JPS6050697A (ja) * | 1983-08-30 | 1985-03-20 | Toshiba Corp | 半導体集積回路 |
JPS62279600A (ja) * | 1986-05-07 | 1987-12-04 | サムサン エレクトロニクス シーオー.,エルティーディー. | 半導体メモリ装置用の冗長回路 |
Family Cites Families (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3222653A (en) * | 1961-09-18 | 1965-12-07 | Ibm | Memory system for using a memory despite the presence of defective bits therein |
US3422402A (en) * | 1965-12-29 | 1969-01-14 | Ibm | Memory systems for using storage devices containing defective bits |
US3434116A (en) * | 1966-06-15 | 1969-03-18 | Ibm | Scheme for circumventing bad memory cells |
US3436734A (en) * | 1966-06-21 | 1969-04-01 | Ibm | Error correcting and repairable data processing storage system |
US3588830A (en) * | 1968-01-17 | 1971-06-28 | Ibm | System for using a memory having irremediable bad bits |
NL149927B (nl) * | 1968-02-19 | 1976-06-15 | Philips Nv | Woordgeorganiseerd geheugen. |
US3551900A (en) * | 1968-10-08 | 1970-12-29 | Rca Corp | Information storage and decoder system |
US3633175A (en) * | 1969-05-15 | 1972-01-04 | Honeywell Inc | Defect-tolerant digital memory system |
US3659275A (en) * | 1970-06-08 | 1972-04-25 | Cogar Corp | Memory correction redundancy system |
US3665426A (en) * | 1970-10-07 | 1972-05-23 | Singer Co | Alterable read only memory organization |
US3753244A (en) * | 1971-08-18 | 1973-08-14 | Ibm | Yield enhancement redundancy technique |
US3940740A (en) * | 1973-06-27 | 1976-02-24 | Actron Industries, Inc. | Method for providing reconfigurable microelectronic circuit devices and products produced thereby |
US4032765A (en) * | 1976-02-23 | 1977-06-28 | Burroughs Corporation | Memory modification system |
US4045779A (en) * | 1976-03-15 | 1977-08-30 | Xerox Corporation | Self-correcting memory circuit |
US4250570B1 (en) * | 1976-07-15 | 1996-01-02 | Intel Corp | Redundant memory circuit |
US4228528B2 (en) * | 1979-02-09 | 1992-10-06 | Memory with redundant rows and columns | |
US4346459A (en) * | 1980-06-30 | 1982-08-24 | Inmos Corporation | Redundancy scheme for an MOS memory |
US4376300A (en) * | 1981-01-02 | 1983-03-08 | Intel Corporation | Memory system employing mostly good memories |
JPS57130298A (en) * | 1981-02-06 | 1982-08-12 | Hitachi Ltd | Semiconductor integrated circuit memory and relieving method for its fault |
US4459685A (en) * | 1982-03-03 | 1984-07-10 | Inmos Corporation | Redundancy system for high speed, wide-word semiconductor memories |
US4489401A (en) * | 1982-04-12 | 1984-12-18 | Seeq Technology, Inc. | Electrical partitioning scheme for improving yields during the manufacture of semiconductor memory arrays |
JPH07105159B2 (ja) * | 1989-11-16 | 1995-11-13 | 株式会社東芝 | 半導体記憶装置の冗長回路 |
-
1991
- 1991-07-11 KR KR1019910012072A patent/KR940006922B1/ko not_active IP Right Cessation
-
1992
- 1992-05-15 DE DE4216211A patent/DE4216211C2/de not_active Expired - Lifetime
- 1992-06-16 JP JP4156674A patent/JP2655970B2/ja not_active Expired - Fee Related
- 1992-07-10 US US07/911,611 patent/US5355338A/en not_active Expired - Lifetime
-
1994
- 1994-10-11 US US08/320,341 patent/US5481498A/en not_active Expired - Lifetime
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6050697A (ja) * | 1983-08-30 | 1985-03-20 | Toshiba Corp | 半導体集積回路 |
JPS59185099A (ja) * | 1984-02-28 | 1984-10-20 | Toshiba Corp | 不揮発性半導体メモリ |
JPS62279600A (ja) * | 1986-05-07 | 1987-12-04 | サムサン エレクトロニクス シーオー.,エルティーディー. | 半導体メモリ装置用の冗長回路 |
Also Published As
Publication number | Publication date |
---|---|
DE4216211C2 (de) | 1995-11-16 |
DE4216211A1 (de) | 1993-01-21 |
US5355338A (en) | 1994-10-11 |
KR940006922B1 (ko) | 1994-07-29 |
KR930003161A (ko) | 1993-02-24 |
US5481498A (en) | 1996-01-02 |
JP2655970B2 (ja) | 1997-09-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6469923B1 (en) | Semiconductor device with programming capacitance element | |
JP4191355B2 (ja) | 半導体集積回路装置 | |
US4514830A (en) | Defect-remediable semiconductor integrated circuit memory and spare substitution method in the same | |
US6700821B2 (en) | Programmable mosfet technology and programmable address decode and correction | |
KR0119888B1 (ko) | 반도체 메모리장치의 결함구제방법 및 그 회로 | |
EP0355768B1 (en) | Semiconductor memory cells and semiconductor memory device employing the semiconductor memory cells | |
US4672240A (en) | Programmable redundancy circuit | |
US7724572B2 (en) | Integrated circuit having a non-volatile memory cell transistor as a fuse device | |
US6741117B2 (en) | Antifuse circuit | |
JP2001210094A (ja) | Mos構造のアンチヒューズを利用したメモリリペア回路 | |
US4532611A (en) | Redundant memory circuit | |
JPS61501356A (ja) | 不揮発性ラッチ | |
EP0708451B1 (en) | Semiconductor memory device | |
KR890001847B1 (ko) | 반도체 메모리 장치의 리던던시 회로 | |
US7539074B2 (en) | Protection circuit with antifuse configured as semiconductor memory redundancy circuitry | |
US5208780A (en) | Structure of electrically programmable read-only memory cells and redundancy signature therefor | |
JP2785936B2 (ja) | 冗長回路のテスト方法 | |
JPS61123169A (ja) | 半導体集積回路 | |
JP3848022B2 (ja) | 電気フューズ素子を備えた半導体集積回路装置 | |
JP2655970B2 (ja) | 半導体メモリ・リダンダンシ回路 | |
US5319599A (en) | Redundancy circuit for semiconductor memory device | |
WO1992016946A1 (fr) | Memoire a semi-conducteur dotee d'une cellule de memoire remanente a semi-conducteur | |
US6236241B1 (en) | Redundant decoder having fuse-controlled transistor | |
JPH10149694A (ja) | 半導体メモリおよびデータ書換回路 | |
JPS62150599A (ja) | メモリ回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090530 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100530 Year of fee payment: 13 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110530 Year of fee payment: 14 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120530 Year of fee payment: 15 |
|
LAPS | Cancellation because of no payment of annual fees |