TW480706B - Memory repair circuit using antifuse of MOS structure - Google Patents

Description

經濟部智慧財產局員工消費合作社印製 480706 A7 ______B7___ 五、發明說明（1 ) 發明領域 本發明揭示一種記憶體修理電路，且更明確地，一種 MOS構造之反熔絲及利用反熔絲之記憶體修理電路。 發明之習用技術 根據半導體積體電路之發展，在已知矽晶面積中包括 更多電路裝置。另一方面，爲了降低或消除電路裝置中 之不良，需要更多電路裝置。電路設計者努力減小個別 電路之尺寸，以使得晶片（die)使用比最大來獲得更高整 合。此種減小尺寸使得電路裝置在製.造期間因爲污染 造成不良。不良檢測必需在積體電路製造步驟或半導 體晶片程度或包裝完成之後所實施測試程序期間。當 不良檢測，尤其大致小數量電路數量具有不良時，不期 望塊棄具有本不良電路裝置之積體電路。 因爲在積體電路之製造中不能期望零缺點，所以提# 冗餘電路來減少丟棄積體電路。當第一裝置判定爲$ 良者時，冗餘電路替換第一電路。大幅減小丟棄積體β 路可以冗餘電路裝置來獲得，而沒有增加積體電路& $ 本。 例如，在積體電路中使用冗餘電路裝置有DRAM ' SRAM、VRAM及EPROM。典型積體記憶體電路包括 多數記憶體以位址行及列之陣列來配置。在行與歹11 _ 之各記憶體是第一電路裝置。提供冗餘電路元件胃# 代不良之第一行、列或位元。 因爲個別積體記憶體電路之第一電路裝置可分離$ 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） , --------訂---------線 丨 (請先閱讀背面之注意事項再填寫本頁) 706 706

經濟部智慧財產局員工消費合作社印製 Α7 Β7 五、發明說明（2 ) 定址熔絲控制可程式規畫電路之熔絲熔斷或反熔絲，用 於視不良之住址來程式規畫冗餘電路，而需要第一電路 裝置來替代不良裝置。本方法承久地替換不良裝置十 分有效用。 例如，對於dram，以提供特定格所定位之行及列的 住址來選擇特定格。冗餘電路必需發覺有效第一記憶 體電路裝置，而當使用者提供第一電路裝置之位址時， 所有信號必需改變用於冗餘電路。因而，許多熔絲或反 熔絲耦接到所對應冗餘電路裝置。對應冗餘電路裝置 之熔斷或不熔斷熔絲的組合，表示以所對應冗餘電路來 替換全部第一裝置之單一位址。 反熔絲是利用電極/絕緣體/電極構造之介電質崩潰 來耦接兩個電極的裝置。絕緣體之介電質崩潰電壓稱 爲反熔絲之程式規畫電壓（PGM)，兩電極在PGM以程式 規畫來短路。 發明之槪沭 因此，本發明之目的在提供一種利用Μ 0 S構造之反 熔絲的記憶體修理電路，能以MOS電晶體建構及熔絲 及適當地程式規畫反熔絲電路來修理不良記憶格。 相據本發明之一架構，所提供記憶體修理電路包含： 多數反熔絲裝置，當電源電壓及負電壓分別供給到其第 一電極及第二電極時各別程式規畫；閂裝置，用於檢測 及閂鎖反熔絲裝置之程式規劃狀態；及冗餘塊，視閂裝 置輸出而定來以冗餘電路替換不良格。 -4- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 丨τ •卜 裝--------訂---------線 (請先閱讀背面之注意事項再填寫本頁) 480706 A7 B7 五、發明說明（3 ) (請先閱讀背面之注意事項再填寫本頁) 根據本發明之一架構，所提供記憶體修理電路包含： 電源啓動重設電路，當電源自0V轉換到預定電壓時用 於輸出電源電壓；住址多工器，用於輸出信號來選擇所 程式規畫之熔絲；電壓產生器，用於供給程式規畫電壓； 反熔電路，用於視電源啓動重設電路住址多工器及電壓 產生器之輸出而定來程式規畫反熔絲裝置、及感測反 熔絲裝置是否程式規畫；及冗餘塊，視反熔絲電路之輸 出而定，而以冗餘格來替換不良格。 附圖之簡蚩說明 本發明上述及其他目的及特徵由下文中較佳實施例 連同附圖之詳細說明，將變得顯而易見，其中： 第1 A圖是說明根據本發明之使用反熔絲記憶體修 理電路的方塊圖； 第1 B圖是說明第1 A圖之電壓產生器輸出狀態的圖 示； 第2圖是第1圖之反熔絲電路第一實施例的圖示； 第3圖是之反熔絲電路第二實施例的圖示； 第4 A至 是表示第2圖中所使用反熔絲電路之 經濟部智慧財產局員工消費合作社印製 構造的圖^0" 第5咸.儀是第2圖之作業圖示； 第5Β圖是第3圖之作業圖示；及 第6 Α至6 F圖表示第3圖中所使用反熔絲裝置之構 造圖示。 發明夕較佳實施例 本紙張尺度適用中國國家標準（CNS)A4規格（2]0 X 297公釐） 480706 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明（4) 在下文中，將參照附圖詳細說明本發明之較佳實施 例。 第1 A圖用於說明根據本發明之使用反熔絲的記憶 體電路方塊圖。本發明之修理電路包含：反熔絲電路1 〇， 用於程式規畫反熔絲及判定熔絲是否程式規畫；電源啓 動重設電路20,當電源電壓自〇v過渡到預定電壓時來 輸出Vcc;位址多工器30,用於輸出來選擇反熔絲程式 規畫之信號；電壓產生器40,視反熔絲電路10之輸出信 號RO,供給程式規畫電壓及冗餘塊50來以冗餘格替換 不良格。例如，電壓產生器40經由所耦接在負電壓產 生埠及接地間之P N二極體D 1的節點璋來輸出-4 V (NGND)或0V,另一方面，經由所耦合接在Vcc埠及 Pvcc璋間之PN二極體的陰極埠來輸出8V(PVCC)或 3.3 V (Vcc)。 第2圖是第1圖之反熔絲電路第一實施例的圖示。 反熔絲電路使用在VCC(3.3V)及NGND(-4V)間之電壓 差來程式規畫反熔絲，而且包括偏壓控制單元60、反熔 絲裝置7 0及閂單元8 0。參照第3圖來詳細說明反熔 絲電路之作業。 始動作業 當來自電源啓動重設電路20之控制信號PWRUPB 高電位如第5 A圖所示而特別位址S A低電位時，反及 閘η 1之輸出變成低電位使得電源電壓Vcc經PMOS 電晶體P 1 2來傳送到第一節點N 1。因爲來自源啓動重 、---：---------------訂---------線- (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐）

480706 經濟部智慧財產局員工消費合作社印製 A7 ______B7____ 五、發明說明（5 ) 設電路20之控制信號PWR.UP低電位，所以電源電壓 Vcc經由PMOS電晶體P1 5來傳送到第三節點N3,而 NMOS電晶體N16以控制信號PWRUPB來導通且 NMOS電晶體N17以第二節點N2之高壓來導通，使得 具有反相閘1 1 8及1 1 9之閂電路的輸出變成高電位程 式規畫作業。 當電源穩定而控制信號PWRUP轉變到高電位爲短 脈衝時，第一及第二節點N1，N2始動。當用於選擇反熔 絲電路之特別位址SA高電位時，Vcc施加到反熔絲裝 置70中之一電極，即，第二節點N2。同時，因爲電壓產 生器40之輸出GND成-4 V,而傳送到反熔絲裝置70之 另一極，反熔絲裝置70之二電極的電壓差變成7V，使得 反熔絲裝置7 0程式規畫。 讀取及閂作業 在程式規畫作業完成後，電源切斷然後穩定經過如第 5圖所示時間。同時，控制信號p WRUPB高電位，而反 或閘1 1 1之輸出變成低電位。因此，當反熔絲裝置7 0 程式規畫時，Vcc傳送到第一及第二節點N1，N2,而第二 節點N 2之電壓經反熔絲裝置7 〇來導通到地變成低電 位。因爲控制信號P W R U P變成低電位，第三節點n 3傳 送到Vcc但是第二節點N2低電位，使得所通過到地之 電流隔離。 參照第4A圖，N型井110形成在p_型基體1〇〇內，而 P型120形成在N型井110內。第一 N +區13〇A及第 -7- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公爱） (請先閱讀背面之注意事項再填寫本頁}

經濟部智慧財產局員工消費合作社印製 480706 A7 B7__ 五、發明說明（6 ) 二N + 1 3 0 B形成在P形井1 2 0內，而隨後絕緣膜及閘電 極140形成在第一及第二N +區130A及130B間之基體 1 〇 0的頂部，閘電極1 4 0耦接V c c，而第一及第二N +區 130A及130B耦接到第1圖所示電壓產生器40之負電 壓產生璋NGND。 參照第4B圖，N型井110形成在P-型基體1〇〇內，而 P型井120形成在N型井110內。N+130形成在P型 井120內，隨後絕緣膜及閘電極形成在N +區130側之 基體的頂部。閘電極140耦接到Vcc而N +區130耦接 到第1圖之電壓產生器的負電壓產生埠GND。 參照第4C圖，N型井110形成在P -型基體1〇〇內。 第一 P +區150A及第二P +區150B形成在N型井110 內，隨後，絕緣膜及閘電極140形成在第一及第二P +區 1 5 0 A及1 5 0 B間之基體1 0 0的頂部上。閘電極耦接到 Vcc，而第一及第二P +區150A及150B耦接到第1圖之 電壓產生器40的負電壓產生埠NGND。 參照第4D圖，N型井110形成在P-型基體100內，而 P +區形成在N型井1 10內。隨後絕緣膜及閘電極140 形成在P +區1 50側之基體頂部上。閘電極40耦接到 Vcc，而P +區150耦接到第1圖之電壓產生器140之負 電壓產生埠NGND。

在第4A至4D圖中，以耦接VCC(3.3V)到閘極及 NGND(-4V)到接合面，介電質崩潰發生閘電極及接合面 間之邊緣處，使得其在閘電極接合器間導通。如第4A 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） --.----U--------------訂---------線 ^11 (請先閱讀背面之注意事項再填寫本頁) 480706 A7 B7 五、發明說明（） 及4B圖所示反熔絲裝置以三井（Mitsui)NMOS電晶體 來構成，而如第4C及4D圖所示者以三井PMOS電晶體 來構成。第4A及4B圖所示，P型井保持在浮動狀態或 耦接到電壓產生器40之負電壓產生埠NGND，而N型 井耦接到V c c。如第4 C及4 D圖之N型井保持在浮動 狀態。 第3圖是第1圖反熔絲電路之第二實施例圖示。在 第3圖中，在電壓產生器40處所產生正電壓施加到反 熔絲電路，而反熔絲電路包含：反熔絲裝置3 2、偏壓控 制單元3 1及閂單元3 3。參照第5 B圖來說明第3圖中 反熔絲電路之作業。 始動作業 如第5B圖所示，因爲VCC在始動週期期間（電源穩定 期間）來傳送到反熔絲裝置3 2之閘電極，但是反熔絲3 2 沒有程式規畫（不導通狀態），VCC沒有傳送到第四節點 N4。 因爲第5B圖之控制信號PWRUP-P高電位，所以 PMOS電晶體P20不導通，而NMOS電晶體N21導通， 但是第四節點N 4之狀態低電位，第五節點N 5變成低 電位。同時5因爲特定位址SA低電位，所以NMOS電晶 體N22不導通。因爲控制信號PWRUP高電位，所以設 計具有高電阻之NMOS電晶體N23導通，使得第五節點 N5變成低電位。因爲控制信號PWRUP低電位，所以 V c c經電晶體P 2 4、P 2 5、P 2 7來傳送到第六及第七節 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) 訂---------線· 經濟部智慧財產局員工消費合作社印製 經濟部智慧財產局員工消費合作社印製 480706 A7 ____B7 ____ 五、發明說明（8 ) 點N6、N7。同時，因爲控制信號PWRUP-P高電位，且 NMOS 26之接通電阻高，所以第六節點N6具有定電 壓。視第六節點N6之電壓而定，PMOS電晶體27不導 通同時NMOS電晶體N28導通，使得第七節點N7變成 低電位。因此，包括反相器1 2 9、1 3 0之閂的輸出R Ο變 成低電位。在電源穩定之後，控制信號PWRUP高電位 而控制信PWRUPB低電位，使得PMOS電晶體P24及 NMOS電晶體N23不導通。如果控制信號PWRUP-P過 渡到低電位做爲短脈衝，PMOS電晶體P20導通，而Vcc 施加到所要啓動之第四節點N5-N4。當控制信號 PWRUP-P高電位時，PMOS電晶體P20不導通而NMOS 電晶體N 2 6導通，使得第六節點N 6變成低電位。 程式規書作業 當特定位址SA變成高電位時，NMOS電晶體N22導 通；使得第四及第五節點N 4、N 5變成高電位。如果高 電壓即高於7V自第1圖電壓產生器40之正電壓輸出 埠來輸出。因爲反熔絲裝置程式規畫而高電壓經反熔 絲裝置32來傳送到第四節點N4,但是NMOS電晶體 N21之閘電壓是VCC(3.3V)，所以閘及第四節點N4間之 電壓差小於4 V，即小於崩潰電壓，使得作業可穩定地實 施。 讀取及閂作業 在程式規畫作業完成之後，如第5 B圖所示，電源切斷， 然後穩定經一時間且控制信號PWRUP-P高電位，而 -10- 本紙張尺度適用中國國家標準（CNS)A4規格（2ΪΓΓ297公爱Ί —·— ^---------------訂---------線 (請先閱讀背面之注咅？事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 480706 A7 —-__B7 ___ 五、發明說明（9 ) PMOS電晶體P20不導通。因爲Vcc經電壓產生器40 之正電壓輸出埠Vcc來傳送到反熔絲裝置32,而反熔絲 裝置32程式規畫（導通狀態），所以Vcc傳送到第四及 第五節點N4,N5。因爲特定位址SA低電位，所以 NMOS電晶體N22不導通。因爲控制信號PWUPB高電 位，但是NMOS電晶體N3之接通電阻很高，所以很小電 流通過NMOS電晶體N23。因此，第五節點N5保持在 高電位。因爲第六節點低電位，PMOS電晶體N27導通， 在NMOS電晶體N28不導通，所以Vcc經電晶體P24、 P27來傳送到第七節點N7。因此，第七節點N7變成高 電位，而閂單位3 3之輸出變成低電位。 第3圖中所使用反熔絲裝置32構造如同第6A至6F 圖所示，本構造在下文中將詳細說明。 參照第6A圖，N型井110形成在P-型基體1〇〇內，P 型井120形成在N型井110內。第一 N +區130A及第 二N +區130B區域在P型井120內，而絕緣膜及閘電極 140隨後形成在第一及第二N +區130A及130B內之基 體1 〇 〇的頂部上。閘電極1 4 0耦接到第1圖電壓產生 器40之正電壓產生埠PVCC，而第一及第二N +區130A 及130B耦接到第3圖之第四節點N4。 參照第6B圖，N型井110形成在P型基體1〇〇內，而 P型井120形成在N型井110內。N +區130形成在P 型井1 2 0內，而絕緣膜及閘電極1 4 0隨後形成在N +區 1 3 0側之基體1 0 0的頂部上。閘電極1 4 0耦接第1圖 -11- 本紙張尺度用中國國家標準（CNS)A4規格（210 X 297公釐） ' ' _ .---：---------------訂---------線 (請先閱讀背面之注意事項再填寫本頁) 谓706 A7 B7 五、發明說明（10) 電壓產生之正電壓產生璋PVCC，而N +區130耦接到第 3圖之第四節點N4。 參照第6C圖，N型井110形成在P -型基體1〇〇內。 第一P +區150A及第二P +區150B形成在N型井110， 而絕緣膜反閘電極140隨後形成在第一及第二P +區 150A及150B間之基體100的頂部上。閘電極140耦 接到第1圖電壓產生器40之正電壓產生埠PVCC，而第 一及第二P +區150A及150B耦接到第3圖之第四節點 N 4 〇 參照第6D圖，N型井110形成在P -型基體1〇〇內，而 P +區150形成在N型井1 10內。絕緣膜及閘電極140 隨後形成在P +區150側之基體100的頂部上。閘電極 140耦接到第1圖電壓產生器40之正電壓產生埠PVCC， 而P +區1 50耦接到第3圖之第四節點N4。 < 參照第6E圖，N型井110形成在P-型基體1〇〇內。 第一 N +區130A及第二N +區130B形成在N型井110 內，而絕緣膜及閘電極140隨後形成在第一及第二N + 區1 3 0 A及1 3 0 B間之基體1 0 0的頂部上。閘電極1 4 0 耦接到第1圖電壓產生器之正電壓產生埠Vcc，而第一 及第二N +區130A及130B耦接到第3圖之第四節點 N4。 在第6A至6E圖中，以耦接PVCC(7V)到閘電極及0V 到接面，介電質崩潰發生在閘電極及接面間之邊緣處， 使得其在閘電極及接面間導通。 -12- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) --------訂---------線. 經濟部智慧財產局員工消費合作社印製 經濟部智慧財產局員工消費合作社印製 480706 A7 ____Β7____ 五、發明說明（11 ) 參照第6F圖，N型井110形成在P-型基體100，而N + 區1 3 0形成在N型井1 1 0內。絕緣膜及閘電極1 4 0隨 後形成在N +區130側之基體100的頂部上。閘電極 140耦接到第1圖電壓產生器40之正電壓產生埠PVCC， 而N +區130耦接到第3圖之第四節點N4。 如第6A及6B圖所示反熔絲裝置以三井NMOS電晶 體來構成，而如第6C及6D圖中所示者以三井PMOS電 晶體來構成。如第E及6F圖所示反熔絲裝置以三井 NMOS電晶體來構成。第6E及6F圖所示P井保持在 浮動狀態或耦接到接面。而N井耦接到Vcc。第6C及 6D圖所示N型井保持在浮動狀態或耦接到接面。第 6E及6F圖所示P型井保持在浮動狀態或耦接到接 面。 . 如上所述，MOS構造之反熔絲電氣地程式規畫以冗 餘格來替換記憶體裝置之不良格。尤其，本發明可修理 在燒入測試之後所產生的不良，使得記憶體裝置之生產 性改善。 雖然本發明已以特定實施例來表示及說明，但是擅於 本技術者顯然地可實施許多改變及修正例，而沒有脫離 申請專利範圍內所定義本發明之精神及範圍。 符號說明 1 〇…反熔絲電路 20…啓動重設電路 3〇.··住址多工器 -13- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公^ ·---"I---------------訂---------線 (請先閱讀背面之注咅？事項再填寫本頁) 480706 A7 B7 五、發明說明（ 12 40.. .電壓產生器 5 0…冗餘塊 D 1 ... PN 二極體 3 1，60...偏壓控制單元 3 2,7 0...反熔絲裝置 3 3,8 0...閂單元 100.. .基體 1 1 0 ...N 型井 1 20 ... P 型井 1 30A, 1 30B "·Ν +區 1 40…閘電極 (請先閱讀背面之注意事項再填寫本頁) --------訂---------線j 經濟部智慧財產局員工消費合作社印制衣 -14- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐）

Claims (1)

1. 480706 A8 B8 C8 ___ D8 六、申請專利範圍 1. 一種記憶體修理電路，包含： (請先閱讀背面之注意事項再填寫本頁) 多數反熔絲裝置，當電源電壓及負電壓分別供應到其 第一電極及第二電極時各程式規畫； 閂裝置，用於檢測及閂鎖反熔絲裝置之程式規畫狀態； 冗餘塊，用於視該閂裝置之輸出而定而以冗餘格來替 換不良格。 > 2 ·如申請專利範圍第1項之記憶體修理電路，進一步包含： 位址多工器，用於選擇該反熔絲裝置中之其一；及 電壓產生器，用於供給負電壓到該所選反熔絲之第二 電極。 3 .如申請專利範圍第1項之記憶體修理電路，其中該反熔 絲裝置包括Ν Μ Ο S電晶體，其源極及汲極形成在三連p 型并內（triple p well)內，而其閘極耦接到電源電壓，而 該源極及該汲極相互耦接及耦接到負電壓。 4 ·如申請專利範圍第3項之記憶體修理電路，其中三連P 型井保持在浮動狀態或耦接到該汲極及源極。 5 .如申請專利範圍第1項之記憶體修理電路，其中該反熔 經濟部智慧財產局員工消費合作社印制衣 絲電路以Ν Μ Ο S電晶體來構成，其中僅源極及汲極中之 一極形成在三連Ρ型井內，而其閘極耦接到電源電壓，且 僅該源極及該汲極中之一極耦接到負電壓。 6 .如申請專利範圍第5項之記憶體修理電路，其中該三連Ρ 型井保持浮動電位或耦接到該汲極及該源極。 7 .如申請專利範圍第1項之記憶體修理電路，其中該反熔 絲裝置以PMOS電晶體來構成，其中源極及汲極形成在 -15- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 480706 A8 B8 C8 —_ D8 六、申請專利範圍 (請先閱讀背面之注意事項再填寫本頁) P型基體之N型井內，而其閘極耦接到電源電壓，且該源 極及該汲極相互耦接且接到負電壓。 8·如申請專利範圍第7項之記憶體修理電路，其中該PM0S 電晶體之N型井保持浮動電位。 9 .如申請專利範圍第1項之記憶體修理電路，其中該反熔 絲裝置以Μ O S電晶體來構成，其中僅源極及汲極中之一 極形成在Ρ-型基體之Ν型井內，且其閘極耦接到電源電 壓，而僅該源極及該汲極中之一極耦接到負電壓。 1 〇 · —種記憶體修理電路，包含： 電源啓動重設電路，當電源自0V過渡到預定電壓時 輸出電源電壓； 位址多工器，用於輸出選擇熔絲來程式規畫之信號； 電壓產生器，用於供給程式規畫電壓； 反熔絲電路，視該電源啓動重設電路，該位址多工器及 該電壓產生器之輸出來程式規畫反熔絲裝·置，及感測該 反熔絲裝置是否程式規畫；及 冗餘塊，視該反熔絲電路之輸出而以冗餘格來替換不 良格。 經濟部智慧財產局員工消費合作社印製 1 1 .如申請專利範圍第1 0項之記憶體修理電路，其中該反 熔絲裝置包括NMOS電晶體，其中源極及汲極形成在三 連Ρ型井內，且其閘極耦接到電源電壓，而該源極及該汲 極相互耦接且接到負電壓。 1 2 .如申請專利範圍第Π項之記憶體修理電路，其中該三 連Ρ型井保持浮動電位或耦接到該汲極及該源極。 -16- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公t ) 經濟部智慧財產局員工消費合作社印製 480706 A8 B8 C8 D8 六、申請專利範圍 1 3 ·如申請專利範圍第1 0項之記憶體修理電路，其中該反 熔絲裝置以NMOS電晶體來構成，其中僅源極及汲極中 之一極形成在三連P型井內，其閘極耦接到電源電壓，而 僅該源極及該汲極中之一極耦接到負電壓。 1 4 .如申請專利範圍第1 3項之記億體修理電路，其中該三 連P型井保持浮動電位或耦接到該母極及該源極。 1 5 .如申請專利範圍第1 〇項之記憶體修理電路，其中該反 熔絲電路包括： 偏壓控制裝置，當負電壓施加到該反熔絲裝置之其一 電極時，視該住址多工器之輸出及該電源啓動重設電路 之第一及第二控制信號而定，使得所施加到該反熔絲裝 置之另一電極的電源電壓導通或不導通； 閂裝置，用於視該電源啓動重設電路之第一及第三控 制信號而定來閂鎖該熔絲之程式規晝狀態。 1 6 .如申請專利範圍第1 5項之記憶體修理電路，其中該偏 壓控制裝置包括： 反或閘，用於邏輯地組合該位址多工器之輸出信號及 電源開啓重設電路之第一控制信號； 電晶體，用於視反或閘對地之輸出來通過經開關裝置 所傳送電源電壓而開關電源電壓；及 電晶體耦接到該開關裝置及該反熔絲裝置之電壓輸 入埠，而具有閘極耦接到地。 1 7 .如申請專利範圍第1 5項之記憶體修理電路，其中該閂 裝置包括： -17- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） i!!!t n n I— 1 n n «n ^---------線 —Aw-----..---^----^------ (請先閱讀背面之注意事項再填寫本頁) 480706 經濟部智慧財產局員工消費合作社印製 A8 B8 C8 D8 -—------------ 、申請專利範圍 開關裝置，用於視來自電源開啓重設電路之信號而開 關電源電壓； 第三電晶體，鍋接在該開關裝置及第一節點間，且視來 自該電源開啓重設電路之第一控制信號來導通； 第二電晶體，耦接在該第一節點及地之間，且具有閘極 耦接到該反熔絲裝置之電源電壓輸入埠；及 閂電路，用於閂鎖在該開關裝置及該第二電晶體之接 面處的電位。 1 8 . —種記憶體修理電路，包含： 多數反熔絲裝置，當高壓施加到第一電極且電壓低於 所施加到第二電極之電源電壓時，各自程式規畫； 閂裝置，用於檢測及閂鎖各反熔絲裝置之程式規晝狀 態；及 冗餘塊，視該閂裝置之輸出而以冗餘格來替換不良 格。 1 9.如申請專利範圍第1 8項之記憶體修理電路，進一步包 含： 位址多工器，用於選擇該反熔絲裝置其中之一；及 電壓產生器，用於供給高壓到所選該反熔絲裝置之第 一電極。 20.如申請專利範圍第1 8項之記憶體修理電路，其中該反 熔絲裝置包括NMOS電晶體，其中源極及汲極形成在三 連P型井，而其閘極耦接到高壓，且該源極及該汲極互相 耦接且接到低於該電極電壓之電壓。 -18- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ---J---.--------------訂---------線—· ί請先閱讀背面之注意事項再填寫本頁} 480706 A8 B8 C8 D8 /、、申睛專利範圍 2 1 .如申請專利範圍第！ 9項之記憶體修理電路，其中該三 連P型井保持浮動電位或耦接到該汲極及該源極。 2 2 ·如申請專利範圍第1 8項之記憶體修理電路，其中該反 熔絲裝置以MOS電晶體來構成，其中僅源極及汲極中之 一極形成在三連P型井內，而僅其閘極耦接到高電壓且 該源極及該汲極中之一極耦接到低於該電源電壓之電 壓。 23 .如申請專利範圍第2 1項之記憶體修理電路，其中該三 連P型井保持浮動電位或耦接到該汲極或該源極。 24.如申請專利範圍第1 8項之記憶體修理電路，其中該反 熔絲裝置以PMOS電晶體來構成，其中源極及汲極形成 在P·型基體之N型井內，而其閘極耦接到高壓，且該源 極及該汲極相互耦接且接到低於該電源電壓之電壓。 2 5 .如申請專利範圍第2 3項之記憶體修理電路，其中該 Ρ Μ Ο S之N型井保持浮動電位。 26·如申請專利範圍第1 8項之記憶體修理電路，其中該反 熔絲裝置以MOS電晶體來構成，其中僅源極及汲極中之 一極形成在Ρ-型基體之Ν型井內，且其閘極耦接到電源 電壓，而僅該源極及該汲極中之一極耦接到負電壓。 27.如申請專利範圍第1 8項之記憶體修理電路，其中該反 熔絲是以NMOS電晶體來構成，其中源極及汲極形成在 Ρ型井內，且其閘極耦接到該電源電壓，而該源極及該汲 極相互耦接且接到低於該電源電壓之電壓。 2 8 .如申請專利範圍第2 6項之記億體修理電路，其中該Ρ -19- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） .!——t (請先閱讀背面之注意事項再填寫本頁) 訂---------線—4 經濟部智慧財產局員工消費合作社印製 480706 A8 B8 C8 D8 六、申請專利範圍 經濟部智慧財產局員工消費合作社印製 反之源。反 閘之裝®;控 偏 電 連源 址 重導 該中該壓該 之路絲#四 該 源 的電 位 動之 中極僅電中 置電熔不第 中 電 極.該 該 啓體 ?«汲且，之5«裝設反或及?«送 汲到 視 源晶 路i壓壓路 絲重該I三 路 傳 及接 且， 電電 電極高電電 熔動5導第。電.來 極親 間 視三 理源該源理 反啓加壓之態理 定 源極 U 且，第 修僅到電修‘ 該源施電路狀修 而 之閘 地 1該 體W接該體 到電所之電畫體 號.置有¾ί曰ΗΗΜ通 憶宜〕耦於憶 加該比低設規憶 信 裝具 點及電導 記成極低記 施及得更重式記 制 絲且 節通，二來 之構閘到之 壓出i壓動程之 控 熔間 I導第定20- 項來其接項 高輸定電啓之項 四 反者 第來該而-2 。28體5M耦8 當之而源源絲9 第 該兩 該定接號 位 晶1極1 於器號電電熔2 該 在點 到而耦信 電第電井一第?ffl工信的該鎖第：視 接節 接號聯制 動圍OS型之圍：置多制.極視問圍括於一 耦信並控 浮請Μ P中範括裝*±11:控汲於5^範包用，點體第 體出體一 之利以在極利包制Η四及用，定利置置節晶該 晶輸晶第 持專置成汲專路控&第極置來專裝裝一電及 電之電之 保請裝形該請電壓-?/τί及源裝號請制關第 | 點.，二器三路 井ρΐ絲極及ρΐ絲偏時一之閂信申控開到第節壓第工第電 型如熔一極如熔 極第置 制如壓 壓 接電 多 設 9 0 1 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐〉 n ϋ— —ϋ n_i n mmmMm ί ι>— · i^i *ϋ· n ^^1 n n »n I n n ^^1 βϋ n in ttl I n n ϋ ϋ· I ϋ *>^1 l·— ·ϋ n ϋ ^1- ϋ ϋ ·ϋ I I ^ n n (請先閱讀背面之注意事項再填寫本頁} 480706 A8 B8 C8 D8 六、申請專利範圍 閂 該 中 其 路 電 彐二 理 修 匿 憶 記 之 項 9 2 第 圍 。 範 高利: 爲專括 阻請包 電申路 通如電 2 3 源 電 該 送 傳 來 定 而 信 制 控 三 第 該 視點 於節用一 置第 裝該 關到 開壓 電 間 者 兩 點 節 二 第 該‘ 及·， 點通 節導 一來 第定 該而 在號 接信 耦制 I控 fall > JJJ 晶 一 電第 一 該 第視 且 熔 反 該 視 且 間 之 電 地β之 及通處 點導點 節來節 一一定 一 第而第 該態該 在狀在 接畫鎖 JffiMw 體式於 晶程用， 電之路 二置電 第裝閂 絲 位 ----：---；--------------訂---------線· (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 1 2 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐）