KR100256127B1 - 반도체 메모리 소자의 리페어 장치 - Google Patents
반도체 메모리 소자의 리페어 장치 Download PDFInfo
- Publication number
- KR100256127B1 KR100256127B1 KR1019970026191A KR19970026191A KR100256127B1 KR 100256127 B1 KR100256127 B1 KR 100256127B1 KR 1019970026191 A KR1019970026191 A KR 1019970026191A KR 19970026191 A KR19970026191 A KR 19970026191A KR 100256127 B1 KR100256127 B1 KR 100256127B1
- Authority
- KR
- South Korea
- Prior art keywords
- repair
- address
- repair address
- signal
- transistor
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/70—Masking faults in memories by using spares or by reconfiguring
- G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
- G11C29/785—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes
- G11C29/787—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes using a fuse hierarchy
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
- G11C2207/10—Aspects relating to interfaces of memory device to external buses
- G11C2207/105—Aspects related to pads, pins or terminals
Landscapes
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Dram (AREA)
Abstract
본 발명은 전기적으로 데이타를 쓰고 지울 수 있는 소자를 퓨즈 대신 사용하여 기존의 퓨즈 절단 방식의 리페어를 내부 리페어 어드레스 래치신호 패드를 이용하여 전기적으로 리페어를 하는 리페어 장치에 관한 것으로 상기한 목적 달성을 위한 리페어 퓨즈 박스는 리페어 어드레스 래치신호 패드로 수신되는 신호에 동작하여 리페어 어드레스를 제어하는 리페어 어드레스 패스 제어 수단과, 상기 리페어 어드레스 패스 제어수단의 출력신호를 래치하여 리페어 어드레스 동작시 트랜지스터 게이트 전위를 제어하는 리페어 어드레스 래치수단과, 상기 리페어 어드레스 래치수단의 출력신호에 턴-오프되어 공통노드상의 전위를 유지시키는 제1 리페어 트랜지스터와, 상기 제1 리페어 트랜지스터의 일측 단자와 접지전압 단자 사이에 접속되고 리페어 어드레스에 턴-온되는 제2 리페어 트랜지스터를 구비한다.
Description
본 발명은 반도체 메모리 소자의 리페어 장치에 관한 것으로, 특히 리페어 퓨즈를 전기적으로 데이타를 쓰고 지울 수 있는 소자로 대체하고 웨이퍼상에만 존재하는 리페어 어드레스 래치신호 패드로 수신되는 리페어 어드레스를 리페어 어드레스 래치부의 기억소자에 저장하여 리페어 어드레스가 수신되면 트랜지스터를 제어하여 해당 셀을 리페어시키는 리페어 장치에 관한 것이다.
수많은 미세 셀 중 한 개라도 결함이 있으면 DRAM(Dynamic Random Access Memory, 이하 "DRAM"이라 한다.)으로서 제구실을 하지 못하므로 불량품으로 처리된다. 하지만 DRAM의 제조기술이 향상함에 따라 확률적으로 소량의 셀에만 결함이 발생할 확률이 높은데도 이를 불량품으로 폐기한다는 것은 수율을 낮추는 비효율적인 처리 방식이다. 따라서 이 경우 미리 DRAM내에 설치해둔 예비 메모리 셀을 이용하여 불량 셀을 대체시키므로써 수율을 높이는 방식을 채용한다. 예비 회로를 설치함에 따라 칩의 면적이 증가하며 결함 구제에 필요한 테스트의 증가 등이 문제로 되어 로직 LSI에서는 그다지 실용화되지 않았지만 DRAM에서는 칩의 면적 증가가 상대적으로 적어서 64K∼256K DRAM에서부터 본격 채용되고 있다.
메모리의 리던던시 셀은 서브-어레이 블럭별로 설치해 두는데 256K 셀 어레이마다 스페어 로오와 스페어 컬럼을 미리 설치해 두어 결함이 발생하여 불량으로 된 메모리 셀을 로오/컬럼 단위로 스페어 메모리 셀로 치환하는 방식이 주로 사용된다. 웨이퍼 프로세스가 종료되면 테스트를 통해서 불량 메모리 셀을 골라내어 그에 해당하는 어드레스를 스페어 셀의 어드레스 신호로 바꾸어 주는 프로그래밍을 내부 회로에 행하며 이에 따라 실제 사용시에 불량 라인에 해당하는 어드레스가 수신되면 이대신 예비 라인으로 선택이 바뀌게 된다. 이 프로그램 방식에는 과전류로 퓨즈를 녹여 끊어 버리는 전기 퓨즈 방식, 레이저 빔으로 퓨즈를 태워 끊어 버리는 방식, 레이저 빔으로 정크션을 쇼트시키는 방식, EPROM 메모리 셀로 프로그램하는 방식 등이 있다. 이 방법들 중에 레이저로 절단하는 방법이 단순하면서도 확실하고 레이아웃도 용이하여 널리 이용되고 있으며 퓨즈 재료로는 폴리실리콘 배선 또는 메탈 배선이 사용된다.
도 1은 종래기술에 따른 리페어 장치를 나타낸 회로도로서, 라식 신호(/RAS)에 의하여 공통 노드를 프리차지시키고 어드레스가 들어와서 공통 노드를 디스차지시키면 이것은 정상동작이다. 따라서 리페어 드라이버의 출력단으로 "로우" 신호를 출력한다.
만약, 특정 어드레스를 수신하는 트랜지스터와 연결된 퓨즈를 절단해버리면 그 어드레스가 수신되는 경우 공통 노드가 프리차지된 "하이" 신호를 그대로 유지하여서 정상 동작을 디세이블시키는 신호, 리페어 드라이버 출력단으로 "하이" 신호를 출력한다.
이와 같이 종래는 리페어 퓨즈를 구성하고, 리페어를 요하는 어드레스의 퓨즈를 레이저빔으로 절단하는 리페어 방식을 사용하였다.
따라서, 퓨즈 절단에 따른 리페어 페일이 생길 수 있으며 상당한 리페어 타임을 필요로 하고 리페어 마스크를 사용하므로 리페어 마스크 제작 비용이 증가한다. 또한 리페어 퓨즈 절단 기준좌표로 사용되는 ESI Key 및 퓨즈 오픈 영역으로 습기 침투의 가능성이 많으며 PCT 페일의 우려가 있다.
또한, 퓨즈 절단 장비의 구입 및 유지, 보수 비용도 많은 부담으로 작용된다.
따라서 본 발명은 상기한 문제점을 해결하기 위하여 창안된 것으로 전기적으로 데이타을 쓰고 지울 수 있는 소자를 퓨즈 대신 사용하여 기존의 퓨즈절단 방식의 리페어를 내부 리페어 어드레스 래치신호 패드를 이용하여 전기적으로 리페어를 하는 리페어 장치를 제공함에 그 목적이 있다.
제1도는 종래기술에 따른 리페어 회로도.
제2도는 본 발명의 일 실시예에 따른 리페어 회로도.
제3a도는 상기 제2도의 리페어 어드레스 패스 제어부에 대한 한 실시예를 나타낸 회로도.
제3b도는 상기 제3도의 리페어 어드레스 래치부에 대한 한 실시예를 나타낸 회로도.
〈도면의 주요부분에 대한 부호의 설명〉
10 : 리페어 퓨즈 박스 20 : 리페어 어드레스 래치부
30 : 리페어 어드레스 패스 제어부 40 : 리페어용 프리차지부
50 : 리페어 드라이버 RPAD : 리페어 어드레스 래치 신호 패드
xdp : 로오 디코더 프리차지 신호
상기 목적 달성을 위한 본 발명의 리페어 장치는 로오 디코더 프리차지 신호에 의해 동작하여 전원전압을 출력하는 리페어용 프리차지부와, 상기 리페어용 프리차지부 출력단에 연결되는 리페어 드라이버와, 상기 리페어용 프리차지부의 출력단과 상기 각 어드레스 입력단 사이에 연결되는 복수개의 리페어 퓨즈 박스를 구비하며, 상기 리페어 퓨즈 박스는 리페어 어드레스 래치신호 패드로 수신되는 신호에 동작하여 리페어 어드레스를 전달하는 리페어 어드레스 패스 제어수단과, 상기 리페어 어드레스 패스 제어수단의 출력신호를 래치하여 해당 트랜지스터의 게이트 전위를 제어하는 리페어 어드레스 래치수단과, 상기 리페어 어드레스 래치수단의 출력신호에 턴-오프되어 공통 노드상의 전위를 유지시키는 제1 리페어 트랜지스터와, 상기 제1 리페어 트랜지스터의 일측 단자에 접속되고 리페어 어드레스를 수신하는 제2 리페어 트랜지스터를 구비하는 것을 특징으로 한다.
상술한 목적 및 기타의 목적과 본 발명의 특징 및 이점은 첨부도면과 관련한 다음의 상세한 설명을 보다 분명해질 것이다.
이하, 첨부도면을 참조하여 본 발명의 일 실시예를 상세히 설명하기로 한다.
도 2는 본 발명의 일 실시예에 따른 리페어 회로도로서, 로오 디코더 프리차지 신호(xdp)에 의해 동작하여 전원전압을 제1 노드(N1)로 출력하는 리페어용 프리차지부(40)와, 상기 제1 노드(N1)와 리페어 어드레스 래치신호 패드(RPAD) 사이에 연결되어 어드레스를 수신하는 복수개의 리페어 퓨즈 박스(10)와, 상기 제1 노드(n1)에 연결되어 리페어 신호를 출력하는 리페어 드라이버로 구성된다.
상기 리페어용 프리차지부(40)는 제1 피모스형 트랜지스터(MP1)로 구성된다.
상기 리페어 퓨즈 박스(10)는 리페어 어드레스 래치신호 패드(RPAD)로 수신되는 신호에 턴-온되어 리페어 어드레스를 리페어 어드레스 래치부(20)로 전달하는 리페어 어드레스 패스 제어부(30)와, 상기 리페어 어드레스 패스 제어부(30)의 출력신호를 래치하여 리페어 어드레스가 수신될때 제1 리페어 트랜지스터를 턴-오프시키는 리페어 어드레스 래치부(20)와, 상기 리페어 어드레스 래치부(20)의 출력신호에 턴-오프되어 상기 제1 노드(N1)상의 전위를 유지시키는 제1 리페어 트랜지스터와, 일측 단자가 상기 제1 리페어 트랜지스터 일측 단자에 접속되고 게이트로 리페어 어드레스를 수신하는 제2 리페어 트랜지스터로 구성된다.
상기 리페어 퓨즈 박스(10)는 이러한 구성을 갖는 동일한 회로가 어드레스 수만큼 존재한다.
상기 리페어 드라이버(50)는 제1 노드(N1)상의 전위를 반전시키는 제1 인버터(IV1)와, 게이트가 상기 제1 인버터(IV1) 출력단에 연결되고 전원전압을 상기 제1 노드(N1)로 출력하는 제2 피모스형 트랜지스터(MP2)와, 상기 제1 인버터(IV1)의 출력신호를 반전시켜 리페어 신호를 출력하는 제2 인버터(IV2)로 구성된다.
도 3a는 상기 도 2에 도시된 리페어 어드레스 패스 제어부에 대한 한 실시예를 나타낸 것으로, 리페어 어드레스 래치신호 패드(RPAD)로 수신되는 신호에 의해 동작하는 트랜스미션 게이트에 의해 리페어 어드레스를 제어하는 구성을 갖는다.
그 동작을 살펴보면, 리페어 어드레스 래치신호 패드(RPAD)로 수신되는 신호가 "로우"일때 트랜스미션 게이트가 턴-온되어 리페어 어드레스가 리페어 어드레스 래치부(20)로 입력되어 저장된다.
이를 리페어 모드 셋팅 동작이라 하는데 리페어 어드레스 래치신호 패드(RPAD)로 수신되는 "로우" 신호에 의해 트랜스미션 게이트가 턴-온되고 이를 통해 리페어 어드레스가 리페어 어드레스 래치부(20)로 전달되어 저장되는 과정으로, 이후에는 리페어 어드레스 래치신호 패드(RPAD)로 수신되는 신호는 "하이" 상태를 유지한다.
도 3b는 상기 도 2에 도시된 리페어 어드레스 래치부에 대한 한 실시예를 나타낸 회로도로서, 리페어 어드레스 래치신호 패드(RPAD)로 수신되는 신호에 의해 동작하여 상기 리페어 어드레스 패스 제어부(30)의 출력신호를 래치하고 해당 리페어 트랜지스터를 제어하는 기능을 갖는다.
그 구성은 컨트롤 인버터와, 반전 인버터 그리고 버퍼로 이루어진다.
그 동작은 최초 리페어 어드레스 래치신호 패드(RPAD)로 "로우" 신호가 인가되면 상기 리페어 어드레스 패스 제어부(30)가 턴-온되어 리페어 어드레스가 들어온다. 이때 컨트롤 인버터가 턴-온되어 리페어 어드레스는 반전되어 반전 인버터로 출력되고 다시 반전된 리페어 어드레스는 래치된다.
이를 상기한 바와 같이 리페어 모드 셋팅 동작이라 한다.
이후 리페어 어드레스 래치신호 패드(RPAD)로 수신되는 신호는 "하이"상태를 유지하는데 따라서 상기 리페어 어드레스 패스 제어부(30)는 턴-오프되어 리페어 어드레스는 리페어 어드레스 래치부(20)로 전달되지 못하게 된다. 하지만, 리페어 모드 셋팅 동작에서 저장되어 있는 리페어 어드레스는 턴-온된 버퍼를 통해 해당 트랜지스터를 제어하므로서 리페어 동작을 수행할 수 있게 한다.
이제, 상기 도 2, 도 3a 그리고 도 3b로 이루어진 본 발명에 대한 동작설명을 좀더 구체적으로 살펴보기로 한다.
로오 디코더 프리차지 신호(xdp)가 "로우"로 되어 제1 노드(N1)(일반적으로 "공통 노드"라 한다.)가 "하이"로 프리차지 된다.
도 2의 AX01〈3〉을 받는 리페어 어드레스 래치부(20)의 데이타가 "로우"로 저장되어 있다면(즉, 리페어 모드 셋팅 동작시 리페어 어드레스의 반전된 값이 저장됨) 리페어 어드레스 래치신호 패드(RPAD)로 수신되는 신호가 "하이", AX01〈0〉 이 로우, AX01〈1〉이 로우, AX01〈2〉가 로우, AX01〈3〉이 하이, AX23〈0:3〉이 로우, AX45〈0:3〉이 로우, A×67〈0 : 3〉이 로우인 어드레스가 들어오면, 모든 AX 어드레스가 로우이기 때문에 접지단자와 연결되어 있는 모든 트랜지스터, 즉 제2 리페어 트랜지스터는 턴-오프되고, 이때 AX01〈3〉만이 "하이"이기 때문에 여기에 접속되어 있는 제2 리페어 트랜지스터만이 턴-온된다.
그러나, 이미 AX01〈3〉에 해당하는 리페어 어드레스 래치부(20)에 리페어 어드레스가 "로우"로 저장되어 있기 때문에 해당 제1 리페어 트랜지스터가 턴-오프되어 제1 노드(N1)상에 프리차지되어 있는 "하이" 신호는 그대로 유지되어 결국 "하이"가 출력되므로서 내부 어드레스 로직에 리페어 어드레스임을 알려 준다.
지금까지 설명한 본 발명을 기존회로와 비교하면, 기존회로에서는 폴리실리콘으로 퓨즈를 구성하고 리페어 어드레스에 따라서 퓨즈를 절단하여 주는 것이었다.
본 발명은 퓨즈 대신에 트랜지스터를 사용하고 트랜지스터의 게이트 전압을 제어하는 장치를 이용하여 퓨즈와 동일한 기능을 갖도록 한 것이다.
이상에서 설명한 본 발명에 따른 리페어 방식을 반도체 메모리 소자에 구현하게 되면 리페어 타임을 단축시키고, 리페어 수율을 개선시키며, ESI Key 및 리페어 퓨즈 오픈 영역으로의 습기 침투 요인을 제거할 수 있다.
또한 리페어 마스크, 리페어 절단 장비가 불필요하며 퓨즈 절단에 따른 리페어 페일이 발생하지 않는 효과가 있다.
본 발명의 바람직한 실시예는 예시의 목적을 위한 것으로 당업자라면 첨부된 특허청구의 범위에 개시된 본 발명의 사상과 범위를 통해 각종 수정, 변경, 대체 및 부가가 가능할 것이다.
Claims (3)
- 복수개의 어드레스를 수신하여 결함 셀을 리페어하는 기능을 갖는 반도체 메모리 소자의 리페어 장치에 있어서, 로오 디코더 프리차지 신호에 의해 동작하여 전원전압을 출력하는 리페어용 프리차지부와, 상기 리페어용 프리차지부 출력단에 연결되는 리페어 드라이버와, 상기 리페어용 프리차지부의 출력단과 상기 각 어드레스 입력단 사이에 연결되는 복수개의 리페어 퓨즈 박스를 구비하며, 상기 리페어 퓨즈 박스는 리페어 어드레스 래치신호 패드로 수신되는 신호에 동작하여 리페어 어드레스를 전달하는 리페어 어드레스 패스 제어수단과, 상기 리페어 어드레스 패스 제어수단의 출력신호를 래치하여 제어하는 리페어 어드레스 래치수단과, 상기 리페어 어드레스 래치수단의 출력신호에 제어되어 상기 리페어용 프리차지부 출력단의 전위를 유지시키는 제1 리페어 트랜지스터와, 상기 제1 리페어 트랜지스터의 일측 단자에 접속되고 리페어 어드레스를 수신하는 제2 리페어 트랜지스터를 구비하는 것을 특징으로 하는 반도체 메모리 소자의 리페어 장치.
- 제1항에 있어서, 상기 리페어 어드레스 패스 제어수단은 리페어 모드 셋팅 동작시 리페어 어드레스 래치신호 패드로 수신되는 소정의 신호에 의해 턴-온되어 리페어 어드레스를 상기 리페어 어드레스 제어수단으로 전달하고, 그 이외의 동작시 턴-오프되어 리페어 어드레스를 차단하는 것을 특징으로 하는 반도체 메모리 소자의 리페어 장치.
- 제1항에 있어서, 상기 리페어 어드레스 래치수단은 리페어 모드 셋팅 동작시 상기 리페어 어드레스 패스 제어수단의 출력신호를 반전시켜 저장하고, 리페어 동작시 트랜지스터 게이트 전위를 제어하여 리페어를 수행시키는 것을 특징으로 하는 반도체 메모리 소자의 리페어 장치.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970026191A KR100256127B1 (ko) | 1997-06-20 | 1997-06-20 | 반도체 메모리 소자의 리페어 장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970026191A KR100256127B1 (ko) | 1997-06-20 | 1997-06-20 | 반도체 메모리 소자의 리페어 장치 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19990002557A KR19990002557A (ko) | 1999-01-15 |
| KR100256127B1 true KR100256127B1 (ko) | 2000-05-15 |
Family
ID=19510485
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019970026191A KR100256127B1 (ko) | 1997-06-20 | 1997-06-20 | 반도체 메모리 소자의 리페어 장치 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100256127B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8724405B2 (en) | 2012-04-20 | 2014-05-13 | SK Hynix Inc. | Semiconductor apparatus |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100732746B1 (ko) * | 2001-06-29 | 2007-06-27 | 주식회사 하이닉스반도체 | 동기 메모리 소자의 칼럼 리던던시 프리차지 회로 |
-
1997
- 1997-06-20 KR KR1019970026191A patent/KR100256127B1/ko not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8724405B2 (en) | 2012-04-20 | 2014-05-13 | SK Hynix Inc. | Semiconductor apparatus |
Also Published As
| Publication number | Publication date |
|---|---|
| KR19990002557A (ko) | 1999-01-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6128241A (en) | Repair circuit of semiconductor memory device using anti-fuse | |
| US4829480A (en) | Column redundancy circuit for CMOS dynamic random access memory | |
| KR100306103B1 (ko) | 반도체장치및그제어방법 | |
| US6108261A (en) | Repair circuit for redundancy circuit with anti-fuse | |
| KR19990076659A (ko) | 다중 메모리 소자 모듈에서 기능을 인에이블시키기 위한 회로및 방법 | |
| US20060203580A1 (en) | Programmable element latch circuit | |
| US6256237B1 (en) | Semiconductor device and method for repairing failed memory cell by directly programming fuse memory cell | |
| US6741117B2 (en) | Antifuse circuit | |
| US6026036A (en) | Synchronous semiconductor memory device having set up time of external address signal reduced | |
| US6208570B1 (en) | Redundancy test method for a semiconductor memory | |
| KR20020016538A (ko) | 반도체 집적 회로 장치 | |
| KR100519512B1 (ko) | 앤티퓨즈를 이용한 저전력 칼럼 리페어 회로 | |
| US7075848B2 (en) | Redundancy circuit in semiconductor memory device having a multiblock structure | |
| KR100256127B1 (ko) | 반도체 메모리 소자의 리페어 장치 | |
| US6178125B1 (en) | Semiconductor memory device preventing repeated use of spare memory cell and repairable by cell substitution up to two times | |
| KR100266665B1 (ko) | 반도체 메모리의 퓨즈 리페어회로 | |
| US5481498A (en) | Redundancy circuit for semiconductor memory device | |
| GB2349249A (en) | Repair circuit of a semiconductor memory device | |
| KR100586068B1 (ko) | 메모리장치의 리페어 회로 | |
| US6275443B1 (en) | Latched row or column select enable driver | |
| US20020167847A1 (en) | Semiconductor memory device having test mode | |
| KR100338812B1 (ko) | 반도체 메모리 장치 | |
| US6650576B2 (en) | Semiconductor memory and memory board therewith | |
| KR200325128Y1 (ko) | 디램의리던던시회로 | |
| KR100582397B1 (ko) | 전력소모를 줄인 반도체메모리소자의 리던던시회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20100126 Year of fee payment: 11 |
|
| LAPS | Lapse due to unpaid annual fee |