KR200325128Y1 - 디램의리던던시회로 - Google Patents

디램의리던던시회로 Download PDF

Info

Publication number
KR200325128Y1
KR200325128Y1 KR2019980018844U KR19980018844U KR200325128Y1 KR 200325128 Y1 KR200325128 Y1 KR 200325128Y1 KR 2019980018844 U KR2019980018844 U KR 2019980018844U KR 19980018844 U KR19980018844 U KR 19980018844U KR 200325128 Y1 KR200325128 Y1 KR 200325128Y1
Authority
KR
South Korea
Prior art keywords
word line
redundancy
address
line driver
fuse
Prior art date
Application number
KR2019980018844U
Other languages
English (en)
Other versions
KR20000007422U (ko
Inventor
김정웅
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR2019980018844U priority Critical patent/KR200325128Y1/ko
Publication of KR20000007422U publication Critical patent/KR20000007422U/ko
Application granted granted Critical
Publication of KR200325128Y1 publication Critical patent/KR200325128Y1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/80—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G11C11/4085—Word line control circuits, e.g. word line drivers, - boosters, - pull-up, - pull-down, - precharge
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G11C11/4087—Address decoders, e.g. bit - or word line decoders; Multiple line decoders

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Dram (AREA)

Abstract

본 고안은 디램의 리던던시 회로에 관한 것으로, 종래의 디램의 결함 구제에 있어서 웨이퍼상에 폴리실리콘으로 형성된 퓨즈를 레이저빔을 이용하여 끊음에 따라 상기 퓨즈 위에 금속배선을 할 수 없을뿐만 아니라 상기 폴리실리콘으로 된 퓨즈의 크기가 커서 설계면적이 넓어지고, 또한, 상기 웨이퍼 상에서만 상기 퓨즈를 끊을 수 있으므로 실장(package)을 한 후에는 결함 구제를 할수 없는 문제점이 있었다. 따라서, 본 고안은 상기와 같은 종래의 문제점을 해결하기 위하여 안출된 것으로, 워드라인을 구동하는 워드라인 구동부와; 리던던시 워드라인을 구동하는 리던던시 워드라인 구동부와; 불량 메모리 셀에 해당하는 워드라인을 선택하는 주소가 입력되면 상기 워드라인 구동부를 디스에이블시키는 어드레스 디코더부와; 리던던시 셀의 주소를 저장하는 롬 어레이부와; 상기 롬 어레이부에 저장된 주소에 따라 상기 리던던시 워드라인 구동부를 디스에이블시키는 복수의 스위치부로 구성한 장치를 제공하여 상기 롬 어레이에 리던던시 셀의 주소를 저장함으로써, 칩의 설계면적을 최소화하고 실장후에도 효율적으로 결함구제를 할 수 있는 효과가 있다.

Description

디램의 리던던시 회로
본 고안은 디램의 리던던시 회로에 관한 것으로, 특히 디램의 리던던시 회로에 있어서 프로그램이 가능한 롬 어레이에 리던던시 셀의 주소를 저장하여 칩의 면적을 최소화함과 동시에 효율적인 결함 구제를 가능하도록 한 디램의 리던던시 회로에 관한 것이다.
일반적으로 디램의 공정이 종료되면 시험을 통해서 불량 메모리 셀을 골라내어 그에 해당하는 주소를 리던던시 셀의 주소 신호로 바꾸어 주는 프로그램을 실행함에 있어서 레이저 빔으로 폴리 실리콘(polysilicon)으로 된 퓨즈를 태워 끊어 버리는 방식이 널리 이용되고 있다.
도 1은 종래 디램의 리던던시 회로도로서, 이에 도시된 바와 같이 정상적인 워드라인(W/L)을 구동하는 워드라인 구동부(10)와; 리던던시 워드라인(RW/L)을 구동하는 리던던시 워드라인 구동부(20)와; 불량 메모리 셀에 해당하는 워드라인을 선택하는 주소가 입력되면 상기 워드라인 구동부(10)를 디스에이블시키는 어드레스 디코더부(30)와; 불량 워드라인의 주소를 리던던시 워드라인의 주소와 일치하도록 퓨즈를 끊어 상기 리던던시 구동부(20)로 출력하는 퓨즈부(40)로 구성되며, 상기 어드레스 디코더부(30)는 병렬연결되어 디코더 주소를 각각 게이트에 입력받아 접지전압(VSS)을 출력하는 복수의 엔모스 트랜지스터(NM1)(NM2)로 구성되며, 이와 같이 구성된 종래 기술에 따른 일실시예의 동작과정을 상세히 설명하면 다음과 같다.
우선, 정상적으로 워드라인(W/L)을 구동하는 경우, 정상 디코더의 주소(Ai)(Aj)는 모두 저전위로 워드라인 구동부(10)에 인가되어 정상 워드라인(W/L)을 구동하나, 상기 주소(Ai)(Aj)중 하나라도 고전위로 상기 워드라인 구동부(10)에 인가되면 상기 정상 위드라인(W/L)은 구동되지 않는다.
여기서, 불량 메모리 셀에 해당하는 디코더 주소가 상기 정상 디코더의 주소와 일치하는 경우, 고전위의 제어신호(NRD)를 상기 워드라인 구동부(10) 및 리던던시 워드라인 구동부(20)로 출력하게 되고, 이에 상기 워드라인 구동부(10)는 구동되지 않는다.
즉, 외부에서 레이저 빔으로 불량 어드레스에 해당하는 퓨즈부(40)의 폴리 실리콘(polysilicon)으로 된 퓨즈를 끊어 버림과 아울러 상기 제어신호(NRD)를 고전위로 인가함으로써, 상기 워드라인 구동부(10)는 해당 워드라인(W/L)을 방전시켜 상기 정상 워드라인(W/L)은 구동되지 않고, 상기 리던던시 워드라인 구동부(20)는 리던던시 워드라인(RW/L)을 구동하게 된다.
상기와 같이 종래의 디램의 결함 구제에 있어서 웨이퍼 상에 폴리실리콘으로 형성된 퓨즈를 레이저빔을 이용하여 끊음에 따라 상기 퓨즈 위에 금속배선을 할 수 없을뿐만 아니라 상기 폴리실리콘으로 된 퓨즈의 크기가 커서 설계면적이 넓어지고, 또한, 상기 웨이퍼 상에서만 상기 퓨즈를 끊을 수 있으므로 실장(package)을 한 후에는 결함 구제를 할 수 없는 문제점이 있었다.
따라서, 본 고안은 상기와 같은 종래의 문제점을 해결하기 위하여 안출된 것으로, 프로그램이 가능한 롬 어레이에 리던던시 셀의 주소를 저장하여 칩의 면적을 최소화함과 동시에 효율적인 결함 구제를 가능하도록 한 디램의 리던던시 회로를 제공함에 그 목적이 있다.
도 1은 종래 디램의 리던던시 회로도.
도 2는 본 고안 디램의 리던던시 회로도.
***도면의 주요 부분에 대한 부호의 설명***
10 : 워드라인 구동부 20 : 리던던시 워드라인 구동부
30 : 어드레스 디코더부 100 : 롬 어레이부
110 ∼ 140 : 스위치부 NM1 ∼ NM8 : 엔모스 트랜지스터
상기와 같은 목적을 달성하기 위한 본 고안 디램의 리던던시 회로의 구성은 정상적인 워드라인을 구동하는 워드라인 구동부와; 리던던시 워드라인을 구동하는 리던던시 워드라인 구동부와; 불량 메모리 셀에 해당하는 워드라인을 선택하는 주소가 입력되면 상기 워드라인 구동부를 디스에이블시키는 어드레스 디코더부와; 리던던시 셀의 주소를 저장하는 롬 어레이부와; 상기 롬 어레이부에 저장된 주소에 따라 상기 리던던시 워드라인 구동부를 디스에이블시키는 복수의 스위치부로 구성하여 된 것을 특징으로 한다.
상기 복수의 스위치부의 구성은 게이트에 디코더 주소를 인가받아 소오스의 접지전압을 출력하는 제1 엔모스 트랜지스터와; 게이트에 상기 롬 어레이부의 출력신호를 인가받아 소오스의 상기 제1 엔모스 트랜지스터를 통해 인가되는 접지전위를 출력하는 제2 엔모스 트랜지스터로 구성하여 된 것을 특징으로 한다.
이하, 본 고안에 따른 일실시예에 대한 동작과 작용효과를 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.
도 2는 본 고안 디램의 리던던시 회로도로서, 이에 도시한 바와 같이 정상적인 워드라인(W/L)을 구동하는 워드라인 구동부(10)와; 리던던시 워드라인(RW/L)을 구동하는 리던던시 워드라인 구동부(20)와; 불량 메모리 셀에 해당하는 워드라인(W/L)을 선택하는 주소(Ai)(Aj)가 입력되면 상기 워드라인 구동부(10)를 디스에이블시키는 어드레스 디코더부(30)와; 리던던시 셀의 주소를 저장하는 롬 어레이부(100)와; 상기 롬 어레이부(100)에 저장된 주소에 따라 상기 리던던시 워드라인 구동부(20)를 디스에이블시키는 복수의 스위치부(110)(120)(130)(140)로 구성하며, 상기 복수의 스위치부(110)(120)(130)(140)는 게이트에 디코더 주소(Ai)(Aj)를 인가받아 소오스의 접지전압(VSS)을 출력하는 제2 엔모스 트랜지스터(NM6)(NM8)(NM2)(NM4)와; 게이트에 상기 롬 어레이부(100)의 출력신호를 인가받아 소오스의 상기 제2 엔모스 트랜지스터(NM2)(NM4)(NM6)(NM8)를 통해 인가되는 접지전위(VSS)를 출력하는 제1 엔모스 트랜지스터(NM1)(NM3)(NM5)(NM7)로 구성하며, 이와 같이 구성한 본 고안에 따른 일실시예의 동작과정을 상세히 설명하면다음과 같다.
디램의 공정이 종료된 후 테스트(test)를 통해서 불량 메모리 셀을 골라내어 그에 해당하는 주소를 리던던시 셀의 주소 신호로 바꾸어 주어 테스트 모드시에 롬 어레이부(100)에 저장한다.
그리고, 사용할 때에 정상주소가 입력되면 상기 롬 어레이부(100)와 병렬로 연결된 복수의 스위치부(110)(120)(130)(140)의 엔모스 트랜지스터(NM1)(NM3)(NM5)(NM7)가 퓨즈 대신 스위치 역할을 한다.
즉, 상기 롬 어레이부(100)로 부터 나오는 신호가 상기 복수의 앤모스 트랜지스터(NM1)(NM3)(NM5)(NM7)의 게이트에 연결되어 있으므로, 고전위가 출력되면 퓨즈를 끊지 않은 상태와 동일하게 되고, 저전위가 출력되면 퓨즈를 끊은 상태와 동일하게 동작한다.
따라서, 불량 워드라인에 해당하는 주소가 입력되면, 상기 롬 어레이 부(100)와 연결된 복수의 엔모스 트랜지스터(NM1)(NM3)(NM5)(NM7)가 턴오프됨과 아울러 고전위의 제어신호(NRD)가 워드라인 구동부(10)에 인가되어 워드라인(W/L)을 방전시킨다.
여기서, 리던던시 워드라인 구동부(20)는 상기 고전위의 제어신호(NRD)를 인가받아 리던던시 워드라인(RW/L)을 구동한다.
반면에, 저전위의 제어신호(NRD)가 인가되면, 상기 저전위 제어신호(NRD)를 인가받은 상기 워드라인 구동부(10)는 상기 정상적인 워드라인(W/L)을 구동한다.
상기에서 상세히 설명한 바와 같이, 본 고안은 롬 어레이에 리던던시 셀의 주소를 저장함으로써, 칩의 설계면적을 최소화하고 실장후에도 효율적으로 결함구제를 할수 있는 효과가 있다.

Claims (1)

  1. 워드라인을 구동하는 워드라인 구동부와; 리던던시 워드라인을 구동하는 리던던시 워드라인 구동부와; 불량 메모리 셀에 해당하는 워드라인을 선택하는 주소가 입력되면 상기 워드라인 구동부를 디스에이블시키는 어드레스 디코더부와; 리던던시 셀의 주소를 저장하는 롬 어레이부와; 디코더 주소를 게이트에 인가받는 엔모스 트랜지스터 및 상기 롬 어레이부의 출력신호를 게이트에 인가받는 엔모스 트랜지스터로 구성되어, 상기 롬 어레이부에 저장된 주소에 따라 상기 리던던시 워드라인 구동부를 디스에이블시키는 복수의 스위치부로 구성하여 된 것을 특징으로 하는 디램의 리던던시 회로
KR2019980018844U 1998-09-30 1998-09-30 디램의리던던시회로 KR200325128Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019980018844U KR200325128Y1 (ko) 1998-09-30 1998-09-30 디램의리던던시회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019980018844U KR200325128Y1 (ko) 1998-09-30 1998-09-30 디램의리던던시회로

Publications (2)

Publication Number Publication Date
KR20000007422U KR20000007422U (ko) 2000-04-25
KR200325128Y1 true KR200325128Y1 (ko) 2003-12-24

Family

ID=49414141

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019980018844U KR200325128Y1 (ko) 1998-09-30 1998-09-30 디램의리던던시회로

Country Status (1)

Country Link
KR (1) KR200325128Y1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100412135B1 (ko) * 2001-10-08 2003-12-31 주식회사 하이닉스반도체 램버스 디램

Also Published As

Publication number Publication date
KR20000007422U (ko) 2000-04-25

Similar Documents

Publication Publication Date Title
US5699306A (en) Row redundancy for nonvolatile semiconductor memories
KR100504433B1 (ko) 앤티퓨즈를 이용한 메모리소자의 리페어 회로
US6026036A (en) Synchronous semiconductor memory device having set up time of external address signal reduced
KR100370232B1 (ko) 결함 셀을 리던던시 셀로의 대체를 반복 수행할 수 있는 리던던시 회로
US7050349B2 (en) Semiconductor integrated circuit device and semiconductor memory device reprogrammable after assembly
US7075848B2 (en) Redundancy circuit in semiconductor memory device having a multiblock structure
KR200325128Y1 (ko) 디램의리던던시회로
US6545920B2 (en) Defective address storage scheme for memory device
GB2349249A (en) Repair circuit of a semiconductor memory device
JP2001023393A (ja) 半導体記憶装置
KR960002011B1 (ko) 반도체 메모리 장치용 용장 회로
KR20140085222A (ko) 퓨즈 회로 및 리페어 퓨즈 회로
KR100535021B1 (ko) 리페어 장치
JP2630274B2 (ja) 半導体記憶装置
KR100256127B1 (ko) 반도체 메모리 소자의 리페어 장치
KR100338812B1 (ko) 반도체 메모리 장치
KR19990011067A (ko) 리던던시 회로 및 이를 구비하는 반도체장치
KR100570204B1 (ko) 메모리장치의 리페어 회로
KR0172349B1 (ko) 로우 리던던시 회로를 가지는 반도체 메모리 장치
KR100649970B1 (ko) 리던던시 회로
JP2875992B2 (ja) スペアデコーダ回路及び不良セルアドレスのコーディング方法
JP4607360B2 (ja) 半導体記憶装置
JPH05243386A (ja) 半導体記憶装置
KR960003404B1 (ko) 리던던시 장치를 가지는 반도체 메모리 장치
KR100315027B1 (ko) 반도체메모리장치의리페어회로

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 20080728

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee