SU1278842A1 - Генератор случайного марковского процесса - Google Patents

Abstract

Изобретение относитс  к области автоматики и вычислительной техники и может использоватьс  дл  генерации входных последовательностей при стохастическом контроле дискретных объектов. Цель изобретени  - упрощение генератора. Генератор содержит блок 1 управлени , выходной регистр 2 пам ти, датчик 3 равномерно распределенных случайных чисел, группу блоf .f Ч.2 tt.K ков преобразователей 5 код-веро тность . Вместе с очередным тактовым сигналом блока 1 управлени  датчик 3 вырабатывает km-разр дных случайных чисел, поступающих на вторые входы преобразователей 5.-Номер текущего состо ни  марковского процесса поступает с выхода регистра 3 на группы адресных входов всех блоков 4 пам ти. Из блока 4.1 считываетс  код веро тности первого бита номера нового состо ни  процесса и поступает на первую группу входов преобразовател  5.2, на выходе которого формируетс  значение этого бита , которое поступает на адресные «б входы блоков 4.2,...,4.k пам ти. Код Л веро тности второго бита поступает с выхода блока 4.2 пам ти на группу входов преобразовател  5.2 и т.д.. Процесс продолжаетс  асинхронно, последовательно , поразр дно-и завершаетс  после формировани  k-ro бита записью номера нового состо ни  в регистр 2. 1 з.п. ф-лы, 4 ил. 3 табл, ю 00 5/00 4 to дмад gJ J

Description

1 Изобретение относитс  к области автоматики и врлчислителтэной техники и может быть использовано дл  модели ровани  однородных марковских про-цессов , а также в качест е сиецнал-Изгфованного стохастического, генератора тестовь х последова.телыюстей к манд и операндов в составе систем стохастического функционального кон рол  дискретных объектов, включа  микропроцессорные, Цель изобретени  - упро1цение ген ратора. На фиг. 1 нзобралсена структурна  ,схема генератора случайного марковс кого процесса на фиг„ 2 - структур нал схема преобразовател  код-веро т1юсть;- на фиг„ 3 - электрическа  схема генератора слзчай.ного марковс кого г/роцесса; на фиг, 4 - элсггрическа  схема преобразовател  ро тность. FeifepaTop случайного марковского процесса содержит блок 1 си11хронизации , регистр 2 пам ти, датчик 3 равпомерно распределенпых случа11ньгх чисел, гру1ит:у блоков 4, пам ти, группу преобразователей 5.1 5 о 1,, о ,., 5 „k код-веро т.ность, Калу.|;ый преобразоваге:.(ь 5 код-ве- ро тность группы 5 .15,,.,... 5. k (фиг. 2) содерлсчт сумматор б и э.памент ПЛИ 7 Генератор случа.йного марковского процесса, имеющего восемь состо .ний, может быть изготов.пен по схемам, при . веденным на фиг, 3-5 Блок 1 синхронизации (фиг, 3) содержит генератор 8 тактовых, импульсов , счетный триггер 9, элементы .И 10 и 11, Датчи .с 3 равномерно распределенных случайных чисел содерлшт регистр 12 сдвига с цепью обратной св зи,, Сформированной путем выиолнепи} .ногической операции ИСЮПОЧЛКЛДЕЕ ИЛЛ над его 13--м и 31-м разр дам-: при помощи элемента 13 ИСКГ1ЮЧА ОЩ.ЕЕ 1ШИ, выход которого соединен с информационным входом первого разр да регистр 12 сдвига. Генератор работает следующи7 образом . Пусть задан марковский процесс, описываемьш конечным множеством сое то ний , , п и сто хастической матрицей переходов Р II PjglJ 5 где P;f, - веро тность перехо ,да за один такт из состо ни  42 состо ние SP, i, 1 -OjU-l двоичное число номер состолги-  (b, , ,b,) i, bj6 0,1, J S . 3- J П1ИЙ разр д ЧИСЛЕ. из числовой последовательности 0;1,2,..,,, Количество разр дов (бит), необходимое Д.ЛЯ представлени  каждого из номеров состо ний Sj ,,.,53 цепи Маркова, k 1ор,п„ Выходной рег.истр 2 пам ти, имею1ЦИЙ k раз э дов, предназначен д.л  Х1)анени  номера текущего состо ни  цепи Маркова,  вл ющегос  одновремеипо адресом  чейки блока 4,1 и старшей частью адреса  чеек блоков 4.2,,,,,,4,k пам ти, необходимого дл  формировани  номера случайного состо ни  цепи Маркова, Количество преобразователей 5 код-веро тност1, необходимое дл  построени  генератора, -равно k. Марковский процесс следует рассматривать как пос.ледовательность реа лизахщй случайнь;х зависимых сложных событий переходов в одно из состо 1 0,11-1 из состо ни  S i-ой строкой (Р: ,. . . ,Pj.,.,, переходов Р. Форькирозание номера следующего состо  и  может осуществл тьс  поразр д,но и тогда упом. путое сложное событие молсет быть представлено как совокупность элементарных событий: формирование значени  калэдого разр да bu, номера (Ъ, jb,.-. bj,)g с„чеду1о.ще1О событи  Sg в зависимости как от номера текущего событи  (Ь( jbg ,. о,/Ь,); , так и от реализации случайного процесса формггровани  значений всех разр дов (Ь, ,., „,,b,;)g предшествующих ()-My разр ду. Направление поразр дного формировани; -о .г с1арше:го разр да Ь к младшему Ъ,. Так как старший разр д b, не имеет предшествующего разр да, дл  него двойна  зависимость выра каетс  в одиночную (только от номера i текущего состо ни  Si)„ При переходе к упом нутым э.пементарныл 1 соб,ыти. м необходимо стохастическзпо матр1,(цу переходов Р прообразовать в стохастическ.ио матри.цу А зн.зче-ний ус.повных веро тностей по влени  логической 1 в разр де; . номера СОСТО.ЯНИЯ Sg в зависимости от номера текущего состо ни  Sj и логических знамений предшеств ющих л тарших разр дов (b|,.,.,b: . Столбец А; матрицы А //а,// , , 0,n-1 соответствует состо нию Sj и формируетс  путем преобразова ни  строки исходной матрицы пере ходов Р. При1.этом элемент стобца А; содержит значение веро тности по вл ни  логической 1 в старщем разр д Ь, номера состо ни  Sg. Элементы а содержат значени  условных веро тностей по в лени  логической 1 во втором разр де bj номера состо ни  Sp при ус ловии, что разр д Ь( прин л значен логических О и 1 соответственно Элементы а j,,,,,a j1(; содержа значени  условных веро тностей по в лени  логической разр де номера состо ни  Sg. Их количество равно 2 . Суммарное количество элементов столбца составл ет 2 -1, Дл  получени  значени  элемента необходимо строку Р/ матрицы Р а разделить на две половины: нулевую чР;п, и единичну о Р,- ,... ,Р; Р Тогда а. - Р.„- cyi-iMa веро тное 1К тей единичной половины. Дл  получени  значени  элемента а2 необходимо полученную ранее нулевую половину разделить снова на .Р;а., две половины: нулевую единичную Р.п ,. „ , ,Р; п ., Дл  получени  значени  п,.- необ ходимо полученную ранее дл  а,; еди ничную половину также разделить на две половины: нулевую Р-л , . . . ,Pji п и единичную Р. , „ i P.D Дл  получени  каждого следующего значени  aj. кажда  из полученных на предьщущем шаге половина делитс  пополам, выбираетс  ее единична  по ловина и суммируютс  значени  веро  тностей P;g , вошедших в нее. Полученна  сумма нормируетс  по сумме значений веро тностей исходной поло вины. Вычислени  завершаютс  при до тижении значени  d 2 -1. Например, марковский процесс имеет восемь состо ний и описьшаетс  матрицей переходов Р, представленной в табл. 1. После преобразовани  указанной матрицы Р получена матрица А условных веро тностей по влени  логической 1 в каждом разр де bj номера каждого состо ни  Sg, котора  представлена в табл. 2. Блок 4.1 пам ти предназначен дл  хранени  значений кодов условных веро тностей по влени  логической 1 в старшем разр де Ь, номера состо ни . Число  чеек блока 4.1 пам ти равно числу столбцов 2 матрицы А, причем содержимое  чеек, расположенных последовательно по адресам Г 0,1,...,п-1, соответствует значени м элементов о((о ,... ,. строки А, этой матрицы. Выбор  чеек осуществл етс  при помош адресных входов, подключенных к выходу выходного регистра 2 пам ти. Содержимом},  чеек блока 4.2 пам ти соответствуют значени  элементов строк А2 и A3 матрицы А , задающие значени  условных веро тностей логической 1 в следующем, младшем разр де Ь2 номера состо ни . Дл  обеспечени  выбора одной из строк А2 и A3 блок 4.2 пам ти содержит дополнительный адресньй вход, подключенный к выходу преобразовател  5.1 код-веро тность, при помоп1;и которого учитываетс  текущее значение разр да Ь, (условие) формируемого номера состо ни  SP . Содержимому  чеек блока 4.3 пам ти соответствуют значени  элементов строк А4, А5, А6, А7 матри1да А , задаюБще значени  условных веро тностей по влени  логической 1 в разр де bg номера состо ни . Дл  обеспечени  выбора одной из указанных строк блок 4.3 содержит два дополнительных адресных входа, подключен .ных к выходам преобразователей 5.1 и 5.2 код-веро тность, при помош которых учитываютс  текущие значени  разр дов Ь, и Ь формируемого номера состо ни  Sf. . Содержимому  чеек блока 4 (j+l) пам ти соответствуют элементы строк ,. . . ,A2Jti, , задающие значени , условных веро тностей по влени  логической 1 ра зр де Ь; номера состо ни . Дл  обеспечени  выбора одной из указанный строк блок 4.(j+1) содершгт j дополиительньк ад.ресньпс входов, подключенных к выходам преобразовлтелей 5 ,1 ,. ,., 5 , j код-веро  тность, прн помощи KOTopp.ix учитываютс  текур-гне зтгачени  разр дов b.,,.,,bj формируемого номера состо ни  Sg ,, Дл  обеснечени  выбора  чеек бло ков 4 .,2,, . „, j4„k пам ти, соотлетству юцих номеру столбца матр1- цн А j гру пы старших адресных входов упом нутых 6;iiOKon пам ти соединены одио тгмвнпыми разр дами между собой и по ключень к соответс зугащим разр дам вькода выходного регпстр.а. 2 пам ти, Л занисьшагогс  в блоков 4 ,1 , . . ,,. f Jc пам ти л виде тсодов уп равлеп1-   П 5еобразовател5гм,1 5.1 ,, ,. ,, ,5 код-веро тность 5 котор- е форг-ируют логические пна-гетти  разр /тол Ь , .. . , номера следуюитего состо ни  Sn мар кб7; ск:ого ироцесса с }- еро т1м-.1Ст мИр i-taTpT ueii Л , -о, /лос15ал1ие зна илний т еро тностей c(j, осуществл етс  исход  сос то ни  С m - разр дное .и,елое д5О1-чиое чи;сло. ) значе.нм  0,,,х.1П-Ц га 3 ада в т 1 р е б у емую т очл о с т} . пр е о б р а з о вани  код-веро тноеть,, равную 1/2 in pel одноразр дное двоичное число значение которого оггредел етс  с.т едующим оС разом: р(у| 1. если а j,- 1 т,е, по вление лошческол 1 в нек тором разр де о а 1. - I , I-e.. в разр де доллсно ,1ть Беро1гт ос. или невозможиьи (при этом - О, следовательн-о,, и.(Хд.; 0) с.обытиеь;,. Значени  3аииеываютс  в М11.ад) и разр д кода веро тности. Это значение , )юда1 аемое на Jiepjryio группу вх дов гфеобраз(.пча.гел  5 ,;i гсод-веро тпость ,, доллсно поступать на .второй : ВХОД лохического элемента H.llVi 7, об обеспечива.  реализацию достоперн.ого I ири р,; ;; j и событи  а () Н 1 с т о X а с т.ич е ; к о г 6 О :рг и.и AI, 0, (.кедуюпще гп разр дов разр да Bi .кода веро тности исполь эуютс  дл.  . ггписи значени ; ul,,,. , разр ды KOvoporo сдвинуты влево на один разр д (.(.JO3Towy значен.и  Значение э.гог части жаютс  на 1 26 кода, постунавт на первую группу входов п1.-разр7{дного д.воичного сумматора 6 преобразовател  5 код-веро тность . Дл  кодировани  значени  веро тностей ,  чейки блоков 4.1,...,,4,k пам ти должны содержать т+1 разр дов , В таблс 3 нре.дставлены значени  четырех разр дных кодов веро тностей О.,., получети ьгх в эезультате кодироваПИЯ еодерйммого табл. 2. Если дл  построе ти  блоков 4 ,1, , . ., 4 .k пам ти исполт:|3у1отс  интегральные схемрл типа (155РУ2,, то приведен.ные в табл. 3 значени  кодов необходимо проинвертироззать перед записью в  чейки, так как в тходной каскад этлх интегральных схем  вл етс  и:ивертиру7опг1г. Младшему правому разр ду кода веро тности соответству :Т G утса.з пнной ин7егральт- ой схекгз.В начальный момент , до прихода первого трактующего сигнала от блока 1 . триг1.р 9 дл  определе ности па: содитс  в ньлевом сосм-о нни, регистр 12 датчика 3 равномерно распределенных случаГнгых чисел - в произвольном еосто нии, выходной регистр 2 пам ти дл  стределепности }- нулевом состо нии. Генератор 8 вг.грабатывает на своем В1мходе нев:рерь:вну1о последовательность сигна.чов со скважнсстыо два, которые гфеобразукггс  н два сдвинутых по фазе сигнала со скважностью четыре счч.ма.смых с зькодов ло.гичЗС. элеь)е;1тов и 10 ; 11, Преобразова- ч.ие ос.у1 ествл етс.  пп.и номоип-т счетного тт.1иггера 9, обесвечизаюцтего коммута .и, каждого очередног-о сигнала генератора 8 на. одкн из вьпсодо.в блока 1 , Сипал с первого выхода блока 1.т.1П.-и.;иирует работу 3 ра.вномер но ра.с.пределе.чных чисел. При этом регистр 12 тенератора. М гтоследовательнсстей осуществл еч кольцевой с;двиг и.11форман,и.И5 заггнеапной j;a нем. Нелщу з. ачени ми 13-го и 31-го разр дов указанн.ого регистра выполн етс  логическа  операци  MCiaiKMAIOlliEE ИЛИ при n.,H элемента 13, результат записыва етс  з первый разр д регистра 12., Сигнал с второго выхода блока 1 управлени  осуществл ет запись номера следующего состо ни  5р, сформированного поразр дно на выходах преобразователей 5 код-веро тность в выходной регистр 2 пан ти. Один такт работы устройства сострит из двух тактов генератора 8 тактирующих сигЬалов .

Пусть в некоторый момент времени выходной регистр 2 пам ти содержит номер (Ь|, bj, ,. . . ,Ь|) , т.е. моделируемый , .процесс находитс  в состо нии S. При выходе из блока 1 управлени  очередного тактирующего сигнала датчик 3 равномерно распределенных случайных чисел вырабатывает на группах 1 .2,.. ., k выходов т-разр дных чисел (в примере - три тре :разр дных числа ) .Значение веро тности каждого числа

равно 2

Калодое из указанных случайных чисел поступает через соответствующие вторые группы входов преобразователей 5,1,,..,5.k на вторые группы входов т разр дных сумматоров 6.

Номер (Ь, ,Ь,,. .. ,Ь) состо ни  S; поступает на соответствующие адресные входы всех блоков A.1,...,4.k пам ти, обеспечива  конкретизацию услови  выборки номера столбца матрицы А . При этом из блока А.1 пам ти происходит считывание  чейки, определ емой номером состо ни  S;, содержимое которой  вл етс  кодом веро тности 2d,.+ ,; по влени  логической 1 в разр де Ь, номера следующего состо ни  Sg.

Если элемент - указанного кода веро тности равен логической 1, то на выходе преобразовател  5,1 код-веро тность произойдет установка логической 1 с веро тностью достоверного событи  a,j 1, обеспечиваемое логическим элементом ИЛИ 7, независимо от состо ни  выхода переноса сумматора 6. В противном случае, когда О, сумматор 6 осуществл ет арифметическое сложение значени  с га-.разр дным двоичном числом и на выходе переноса сумматора 6 по вл етс  значение разр да Ь| с веро тностью по влени  логической 1 , которое

через логический элемент ИЛИ .7 поступаетна выход преобразовател  5.1 код-веро тность. Таким образом, обеспечиваетс  формирование значени  разр да Ь( номера состо ни  Sg с веро тностью по влени  логической 1, лежащей в диапазоне 0.,.1 включительно Использование известного преобразовател  код-веро тность, состо щего

только из сумматора, не позвол ет перекрыть указанный диапазон значений веро тности логической 1, так как при этом максимальна  величина веро тности ограничена значением

1 .

По окончании формировани  полученное значение разр да Ъ поступает

fO на соответствую1цие адресные входы

всех следующих блоков 4.2,,.. ,4.k пам ти, что обеспечивает конкретизацию дополнительного услови  выборки адресов  чеек этих блоков в зависимости от конкретного значени  разр да Ь.. Эти услови  станов тс  полностью определенньми только дл  блока 4.2 пам ти, у которого иъшетс  всего один дополнительный адресный

вход услови  реализации значени  т предшествующего разр да Ь, . Из блока 4.2 пам ти происходит считывание  чейки, определенной номером состо ни  S; и сформированным стохастическим значением разр да Ь, , содержимое которой  вл етс  кодом условной веро тности 2(,.+ р,) по влени  логической 1 в разр де Ь номера состо ни  SP. Код веро тности поступает

на первую группу входов преобразо- вател  5.2 код-веро тность, которьй осуществл ет стохастическое формирование значени  разр да Ь номера состо ни  So. Процесс формировани  значени  разр да Ъ аналогичен изложенному процессу формировани  значенрг  разр да Ь,.

Таким образом, процесс 4)ормировани  номера состо ни  развиваетс  последовательно по направлению от старшего разр да Ь|. к младшему bj асинхронно , так как врем  установки значени  каждого разр да Ь: зависит

только от времени чтени  блоков 4.1 4 . 1,... ,4 . j пам тии задержки преобразователей 5.1,...,5.k код-веро тность соответствуюп1;их предшествующих разр дов Ь| ,...,bj. При этом

Claims (1)

1. на первую группу входов преобразовател  5.k код-веро тность поступает код веро тности по влени  логической 1 в разр де Ъ, считываемой из  чейки блока 4.k пам ти, адрес которого определен номером состо ни  5 и сформированными значени ми всех предшествующих разр дов Ь ,...,Ь,, номера состо ни  Sg. На выходе преобразовател  5.k код-веро тность устанавливаетс  стохастическое значе5ше . разр да bj, Сформ Ерозанное значение номера (Ь. ,.,-. ,b),.)jj состо  -пш S ( записывает с  на В1 1ходт1ой регистр2 пам ти при помощи трактиру.ющего сигнала поступающего с второго блока I т; поступа ет на вглход генератора, заперта  процесс перехода моделируемого марковского процесса из состо  и.  S| в состо. пие Sg с задаппотт веро тность Р . Полученное значение номера (Ь J 5 5 Ь|-)р состо ни  SP поступает на адресные входы блоков А о 1, , .., 4 ,k пам ти, обеспечива  под-готовку перехода проп,есса в следующем такте из состо ни  S,-, в некоторо состо  -п-те S: . с веро тностью Р„ определ емое новым значением случайных чисел, поступающих с rpyrni выходов датчика 3 равномерно расп.реде .пе.П1ы.х случайных чисел и код.ов веройтностей .по влени  логическо.й 1 з калсдом разр де (Ь ,,. , „ Ъ,/) , счи.тыва мых из соответствующих  чеек блоков 4.1, с.,4/л пам ти па соответствующие входы преобразователей .3,1,,,,, ,4,k код-веро- тность и ТоД. Таким образом, нроисходтгг моделирование случайного марковского процесса с конечн:/им числом состо ний п. Суммарный объем пам ти группы бло ков 4.1.0,о,4,k пам ти, в которые за писаны коды веро тностей,, соответствуюпще элементам матрицы А /д п () (m-s-t) . бит, (Збьем матричной пам ти, в которую заниса-нь; элементы матрицы В предлгггаемого устро11ства, т - о П log п. Поэтому составл ет V г . П--1 ,. J. суммарньгй объем при -, т+ ,4.k пам ти Уд V, . блоков 4.1, Наибольший эффект от применеи.и  предлагаемого генератора случайн.ого марковского процесса досттггаетс  в системах задаваемых стохастишским матрицам переходов, значе и-1  веро тностей пере.ходоз которых лел;ат в т ирокск дпапазоне чисел н:а отрезке ( О, 0,1) у Тов при СИЛЬНО ОТ::(ЛОНе1-П1И раснр;делен   веролткостей Е строках матрицы Р от равномерното. Так, напpiiMep , в случае, когда m - 10 н m 8, что соответствует процессу моделировани  потока случайньк микрокоманд микропроцессора, относительное сокращение объема пам ти составл ет VB 2 logoii т- 40, так как V. Уд (n-1)(m+1) д - лизависит от in показательно нейно. Формула изобретени  1, Генератор случайного марковского процессаJ содержащий блок синхронизации ., регистр пам ти, датчик равномерно распределенных случайных чисел , вход Опрос которого подключен к первому выходу блока синхронизации , второй вькод которого соединен с синхронизирующим входом регистра пам ти, вькод которого  вл етс  выходом генератора, о т л и ч а ю щ и и с   тем, что, с целью упрощеНИН , он содержит группу блоков па-м ти и группу преобразователей кодверо тность , выходы которых соединены с выходами соответстБ тощ1-гх: разр дов регистров пам ти ..выход которого соединен с первьп-ш адресными входа№-1 блоков пам ти группы, выходцы которых соединены с вход,а:-1И задани  веро тности соотватствующи;;;: преобразователей 1.од веро тность групшз, информацио И1ые входы которых подключепы к выходам датчика равномерно }:)а.спределенн 11х случайных чисел соответственно/ выход j-ro лреобразовател  код-веро тность (, , k число блоков пам ти в группе) соединен с (j-J-l)-bM адоесным входом , начина  с (j + O-ro, блоков пам ти, группы. 2„ Генератор по п, 1,, от л и ч а ю щ н и с   тем, что ка;кдый преобразо .ватель код-;веро.гпность содерЖ} Т элемент ИЛИ и су -:маторз выход ггереноса которого соединен с первым входом элемента ШБ-,, второй вход которого совместно с .нервьы входом сумьзатора  вл етс  yr;paвл юlo fм входом преобразо.вател , информационньм входом которого  вл етс  второй вход суьшатора, - выход элемента ИЛИ  вл етс  выходом преобразовател .

   11

   12

   1278842 Таблица 1

   7/8

   О

   О

   О

   1/8

   1/8

   3/8

   О

   3/8

   О

   О

   О

   О

   О

   5/8

   О

   о о

   1/8

   О

   О

   о

   3/8

   5/8

   О

   О

   3/8

   /8

   О

   О

   О

   О

   1/8

   О

   3/8

   О

   1/8

   /8

   1/8

   1/8

   О

   О

   О

   2/8 3/8

   3/8

   О

   О

   1/8

   7/8

   О

   О

   О

   3/8

   О

   О

   О

   О

   1/8

   1 о О 1 1 О 5/8

   О

   О

   о 1

   о о

   3/4

   3/8

   1/4

   1/2

   1 О

   О 1/2

   /4

   1/4 1 1 О

   О О О

   о о о

   1

   О

   /2

   О

   О

   1 о

   /2

   о

   1

   7/8

   о

   1/2

   О

   1/2

   о О

   1/4 О

   Таблица 3

   Фиг. 2

   On, If

   HaZ

   Фиг.Л