SU799008A1 - Сдвигающий регистр - Google Patents

Description

Изобретение относится к автоматике и вычислительной технике и может быть использовано в счетно-решающих устройствах для преобразования параллельного кода в последовательной и обратной операции, а также для реализации функции сдвига. ⁵

Известен* сдвигающий _ регистр, содержащий пару триггеров в каждом разряде (1].

Наиболее близким техническим решением к предлагаемому изобретению является^гсдвитающий^ регистр, содержащий в каждом разряде информационный и буферный триггеры, построенные на основе элементов И-ИЛИ с перекрестными связями (21.

Недостатком известных сдвигающих регистров^ является их сложность, поскольку на каждый разряд информационного слова приходится пара триггеров.

Целью изобретения является упрощение сдвигаю щего регистра. _м

Поставленная цель достигается тем, что сдвигающий регистр, содержащий триггеры памяти и буферные триггеры, каждый из которых состоит из двух элементов И-ИЛИ, причем выходы перво· го и второго элементов И-ИЛИ подключены к первому из Перлой группы входов соответственно второго и первого элементов И-ИЛИ, содержит .дополнительный триггер, причем выход первого и выход второго элементов И-ИЛИ i-ro .буферного триггера (i=1.....n;2n - число разрядов сдвигающего регистра) подключены к первому входу второй труппы первого элемента И-ИЛИ соответственно (2i-1)-го и 2i-ro триггеров памяти, выход первого и выход второго элементов И-ИЛИ (2j-l)-ro триггера памяти (j=l,...,n-l) подключены к первому входу второй группы соответственно первого й второго элементов И-ИЛИ (У+1)-го буферного триггера, выход первого и выход второго элементов И—ИЛИ 2j-ro триггера памяти (1=1 ,...,п-1) подключены к первому входу третьей грунпы соответственно первого и второго элементов И-ИЛИ ()+1)-го буферного триггера, вторые-входы второй и третьей групп элементов И-ИЛИ всех буферных триггеров подключены к первому тактовому входу, а вторые входы вторых групп элементов И-ИЛИ всех триггеров памяти, а также счетный вход дополнительного триггера —ко второму тактовому входу сдвигаю щего регистра, прямой выход дополнительного триггера подключен к третьим входам второй группы элементов И-ИЛИ всех буферных триггеров и триггеров памяти с номерами 2Ϊ-1, инверсный выход дополнительного триггера — к $ третьим входам третьей группы элементов И-ИЛИ всех буферных триггеров и к третьим входам второй группы элементов И-ИЛИ триггеров памяти с номерами 2i, BTopuet входы второй группы элементов И-ИЛИ, первого буферного W триггера являются информационными входами, а выходы (2п-1)-го и 2п-го триггеров памяти информационными выходами сдвигающего регистра.

Функциональная схема сдвигающего регистра и представлена на чертеже.

Устройство содержит информационные триггеры памяти 1-4, буферные триггеры 5 и 6, даухразрядные ячейки 7,образованные парами информационных и одним буферным триггеров, ₂о дополнительный триггер 8.

Сдвигающий регистр работает следующим об ды первого и второго элементов И-ИЛИ подключены к первому- из первой группы входов соответственно второго и первого элементов И-ИЛИ, отличающийся тем, что. с целью упрощения сдвигающего регистра, он содержит дополнительный триггер, причем выход первого и выход второго элементов И-ИЛИ i-ro буферного триггера (i=1,...,n; 2п - число разрядов сдвигающего регистра) подключены к первому входу второй группы первого элемента И-ИЛИ соответственно (2i-l)-ro и 2i-ro триггеров памяти, выход первого и выход второго элементов И-ИЛИ (2jf-l)го триггера памяти (j=1,...,n-l) подключены к первому входу второй группы соответственно первого и второго элементов И-ИЛИ (j+l)-ro буферного триггера, выход первого и выход второго элементов И-ИЛИ 2 j -го триггера памяти ()=1,...,п-1) подключены к первому входу третьей группы соответственно первого и второго элементов И-ИЛИ (j+l)-ro буферного триггера, вторые входы второй и третьей групп элементов И-ИЛИ всех буферных триггеров подключены разом.

Первый тактовый импульс на шине 1 Т вызывает прием информации со вхоДов А и Б в первый буферный триггер 5 и передачу информации из левого (правого) ряда, информационных триггеров в соответствующие буферные триггеры последующих я^еек и на выходы сдвигающего регистра. Первый тактовый импульс на шине 2 Т вызывает передачу информации из буферных триггеров в информационные триггеры левого (правого) ряда своих ячеек и изменяет состояние дополнительного триггера 8. Вторые тактовые импульсы по шинам 1Т и 2Т вызывают аналогичныедействия_} но с участием правого (лево- ³⁵ го ряда информационных триггеров, что. определяется состоянием дополнительного триггера. В .результате происходит сдвиг информации на одну двухразрядную ячейку и т.д.

В предлагаемом регистре на каждую пару информационных разрядов приходится всего лишь один буферный триггер.

Claims (2)

1. Изобретение относитс  к автоматике и вычислительной технике и может быть использовано в счетно-решающих устройствах дл  преобразовани  параллельного крда в последовательной и обратной операции, а также дл  реализации функции сдвига. Известен-сдвигающий , регистр, содержащий пару тргатеров в каждом разр де (1. Наивнее близким техническим решением к предлагаемому изобретению  вл етс  двигающий регистр, содержащий в каждом разр де информашюшшй и буферный триггеры, построенные на основе элементов И-ИЛИ с перекрестными св з ми (2. Недостатком известных сдвигающих регистров  вл етс  их сложность, поскольку на каждый разр д информационного слова приходитс  вара триггеров. Целью изобретени   вл етс  упрощение сдвигаю щего регистра., Поставленна  цель достигаетс  тем, что сдвигаю щий регис тр, содержащий триггеры пам ти и буферные триггеры, каждый из которых состоит из даух элементов И-ИЛИ, причем выходы первого и второго элементов И-ИЛИ подключены к первому из грулпы входов соответственно второго к первого элементов И-ИЛИ, содержит .дополнительный триггер, причем выход первого и выход второго элементов И-ИЛИ i-ro буферного трнггера (1 1п;2п - число разр дов сдвигающего регистра) подаслючены к первому входу второй группы первого элемента И-ИЛИ соответственно (2i-l)-ro и 2i-ro триггеров пам ти, выход первого н выход второго элементов И-ИЛИ (2j-l)-ro триггера пам ти (,.,.,n-l) подключим к первому входувторой группы соответственно первого и второго элементов И-ИЛИ (;/+)-го буферного триггера, выход первого и выход втоppto элементов И-ИЛИ 2j-ro тригг а пам ти (i,...,n-) подклюшны к первому входу третьей группы соответственно первого и второго элементов И-ИЛИ (ffl)-ro буферного триггера, вторые-входы второй и третьей групп элементов И-ИЛИ всех буферных т жггеров подключош к первому тактовому входу, а вторые входы вторых групп элементов И-ИЛИ всех триггеров пам ти, а также счетньЕЙ вход дополнительного триггера -ко второму тактовому входу сдвигаюшего регистра, пр мой выход дополнительного триггера подключен к третьим входам второй группы элементов И-ИЛИ всех буферных триггеров и триггеров пам ти с номерами 2i4, инверсный выход дополнительного триггера - к третьим входам третьей группы элементов И-ИЛИ всех буферных триггеров и к третьим входам второй группы элементов И-ИЛИ триггеров пам ти с номерами 2i, BTOpbiet входы второй группы элементов И-ИЛИ, первого буферного триггера  вл ютс  информационными входами, а выходы ()-го и 2п-го триггеров пам ти информационными выходами сдвигающего регис ра. Функциональна  схема сдвигающего регистра представлена на чертеже. Устройство содер ю т информационнь1е триггеры пам ти 1-4, буферные триггеры 5 и 6, двухразр дные  чейки 7,образованные парами информационных и одним буферным триггерол, дополнительный триггер 8. Сдвигающий регистр работает следующим образом . Первый тактовый импульс на шине 1 Т вызывает прием информации со вхоДов А и Б в первый буферный триггер 5 и передачу информа ции из левого (правого) р да; информационных триггеров в соответствующие буферные триггеры последующих и на выходы сдвигающего регистра. Первый тактовый импульс на щине 2 Т вызывает передачу информащ1и из буферных триггеров в информадаонные триггеры левого (правого) р да своих  чеек и измен ет состо ние дополнительного триггера 8. Вторые тактовые импульсы по шинам IT и 2Т вызывают аналогичные ействи , но с участием npaaorja (лев го р да информационных триггеров, что.определ етс  состо нием дополнительного триггера. В .результате происходит сдвиг информации на одну двухразр дную  чейку и т.д. В предлагаемом регистре на каждую пару информационных разр дов приходитс  всего лищь один буферный триггер. Формула изобретени  Сдвигающий регистр, содержащий триггеры пам ти и буфер1ше триггеры, каждый из которы состоит из двух элементов И-ИЛИ, причем выхо ы первого и второго элементов И-ИЛИ подклюены к первому- йз первой группы входов соответственно второго и первого элементов И-ИЛИ, тличающийс  тем, что,с целью упрощеи  сдвигающего регистра, он содержит дополительный триггер, причем выход первого и в| 1ход второго элементов И-ИЛИ i-ro буферного триггера (,...,n; 2п - число разр дов сдвигающего регистра) подключены к первому входу второй группы первого элемента И-ИЛИ соответственно (2М)-го и 2i-ro триггеров пам ти, выход первого и выход второго элементов И-ИЛИ (2jf-l)го триггера пам ти (,...,n-l) подключены к первому входу второй группы соответственно первого и второго элементов И-ИЛИ (j+l)-ro буферного триггера, выход первого и выход второго элементов И-ИЛИ 2 j -го триггера пам ти (,...,n-l) подключены к первому входу третьей группы соответственно первого и второго элементов И-ИЛИ (j+l)-ro буферного триггера, вторые входы второй и третьей групп элементов И-ИЛИ всех буферных триггеров подключены к первому тактовому входу, а вторые входы вторых групп элементов И-ИЛИ всех триггеров пам ти, а также счетный вход дополнительного триггера - ко второму тактовому входу сдвигающего регистра, пр мой выход дополнительного триггера подключен к третьим входам второй группы элементов И-ИЛИ всех буферных триггеров ,и триггеров пам ти с номерами 21-1, инверсный выход дополнительного триггера-к третьим входам третьей группы элементов И-ИЛИ всех буферных триггеров и к третьим входам второй группы элементов И-ИЛИ триггеров пам ти с номерами 2i, вторые входы второй группы элементов И-ИЛИ первого буферного триггера  вл ютс  информационными, входами, а выходы (2п-1) -го и 2п-го триггеров пам ти- Ш1формационными выходами сдвигающего регистра . Источники информации, прин тые во внимание при экспертизе 1.Букреев Н.Н. и др. Микроэлектронные схемы цифровых устройств. М., Советское радио , 1973.
2. 2.Шл поберский В.Н. Основы техники передачи дискретных сообщений. М., Св зь, 1973, с. 109, рис.3.5. (прототип).

   . а

   га

   вых.}

   Bwx.n-;

    чейка