SU558275A1 - Устройство дл минмизации логических функций - Google Patents
Устройство дл минмизации логических функцийInfo
- Publication number
- SU558275A1 SU558275A1 SU2031236A SU2031236A SU558275A1 SU 558275 A1 SU558275 A1 SU 558275A1 SU 2031236 A SU2031236 A SU 2031236A SU 2031236 A SU2031236 A SU 2031236A SU 558275 A1 SU558275 A1 SU 558275A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- vertices
- edges
- symmetry
- logic functions
- terminal
- Prior art date
Links
Landscapes
- Image Generation (AREA)
- Calculators And Similar Devices (AREA)
Description
- Из рассмотрени лутей в графе видно, что каждый путь из вершины ki к вершине Ро есть конституента ki. Через каждую вершину графа, исключа концевые, проводим оси симметрии (в виде штрих-пунктирных линий), отмечаем концевые вершины (кружочками), конституанты единицы -которых есть в исходном задании логического выражени , и цроизводим разметку ребер графа. Дл этого сравниваем между собой все концевые вершины относительно всех осей симметрии. Дл двух сравниваемых относительно какой-либо оси симметрии -вершин могут иметь место следуюш ,ие три случа : когда обе вершины отмечены , когда обе вершины не отмечены, когда отмечена одна из вершин. Если имеют место первые два случа , то ни одно ребро графа не отмечаетс . Если одна из вершин помечена , а друга -нет, то рассматриваютс два ребра, инциндентные вершине, через которую проходит ось симметрии двух сравниваемых концевых вершин. Отмечаетс ребро (пунктирной линией), .которое входит в кратчайший путь от отмеченной концевой вершины до корн .
Например, рассмотрим логическое выражение , заданное в совершенной дизъюнктивной нормальной форме
г 2 V 0 V
/ 2 Хц Х Y .
Дл краткости заменим каждую конституенту единицы дес тичным эквивалентом, а знак дизъюнкции - зап той: F(, 2, 3, 4, 5,
7).
На графе (см. фиг. 1) отметим (кружочками ) следуюшие концевые вершины ki, соответствующие заданным конституентам единицы- (ki, kz, kz, ki, kb, k). Нроизведем разметку ребер, лежаших в поле переменной XQ, дл этого сравниваем концевые вершины относительно осей симметрии, проход ших через вершины (1, 2, 3, 4). Разметка выдел ет ребра (ki, 1) и (К 4). Далее лроизводим разметку ребер, лежаших в поле переменной х, сравнива концевые вершины относительно осей симметрии, проход ших через вершины 5 и 6. Вершины ko, ki, Й4, Й5 сравниваютс соответственно с вершинами kz, kz, ke, k-j и так далее до полной разметки всех ребер дерева. ПОСле разметки проходим всевозможные пути от РО к концевым вершинам и понадаюшиес отмеченные ребра записываем в виде буквы или ее отрицани , объедин все буквы одного пути знаком конъюнкции, а каждую конъюнкцию одного пути соедин ем с конъюнкцией другого пути знаком дизъюнкции . Носле рассмотрени всех путей, полученное выражение эквивалентно исходному и представл ет собой .сокраш,енную дизъюнктивную нормальную форму логического выражени , котора в некоторых случа х совпадает с тупиковой или минимальной формой. Дл примера, рассмотренного на фиг. 1, получаетс следующа сокращенна форма 5 функции
F х.Х V 2-«о V V .
iQ Структурна схема устройства реализуюшего рассмотренный алгоритм, состоит из преобразовател 1 дизъюнктивной нормальной формы логических выражений в совершенную дизъюнктивную нормальную форму, выход которого соединен с ;регистром пам ти 2, св занным с блоком 3 элементов И, подключенным к выходному блоку 4 и управл емым счетчиком 5 через дешифратор 6. Кроме того, в состав устройства вход т пульт управлени 7, управл ющий преобразователем 1, и блок
регистрации 8, на который подаютс сигналы от выходного блока 4. На пульте управлени 7 тумблерами набираютс интервалы функции , заданной в дизъюнктивной нормальной форме, которые с пульта управлени поступают на регистр пам ти 2. После набора тумблерами комбинации переменных на пульте управлени 7 сигналом УП (управл юший импульс) открываютс элементы И блока 3 и на их выходах по вл ютс сигналы, соот0 ветствующне конституентам единицы функции дл данного интервала, причем выход одного элемента И обозначает одну конституенту единицы функции. Перед началом работы все разр ды регистра 2 перевод тс в нулевое состо ние, и единица в данном разр де свидетельствует о наличии конституенты единицы логического выражени , соответствующей этому разр ду. После расширени всего логического выраже0 ки до совершенной дизъюнктивной нормальной формы и запоминани всех конституент единиц в регистре 2 начинаетс следующий этап - этап разметки и получени сокращенной формы функции , дл чего используютс
5 элементы И блока 3, счетчик 5 и дешифратор 6.
Элементы И блока 3 разбиты на три группы . Перва группа сравнивает концевые вершины ki графа-дерева относительно осей
0 симметрии, проход ших через вершины (1, 2, 3, 4)., втора группа - относительно осей симметрии , проход щих через верщины (5, 6), и т. д. Подключение элементов И к регистру пам ти 2 происходит согласно графу-дереву
5 (см. фиг. 1).
После окончани переходных процессов на счетчик 5 подаютс тактирующие импульсы (ТИ), число состо ний счетчика равно числу
0 путей от концевых верщин графа ki к вершине РО. Выходы счетчика 5 соединены со входом дешифратора 6, число выходов которого равно числу ребер дерева. Состо ние этих выходов в зависимости от состо ни счетчика лриведено в таблице.
Таблица
В соответствии с таблицей дешифратор 6 последовательно подает сигналы на элементы И блока 3, так что одновременно оказываютс включенными элементы И, представл ющие один путь от концевой вершины ki до вершины РОПосле просмотра всех путей и выдачи всех интервалов на блок регистрации 8, например алфавитно-цифровое печатающее устройство, процесс минимизации считаетс законченным.
Скорость подачи ТИ зависит от скорости работы блока регистрации 8.
Claims (2)
1.Вычислительна техника. Справочник под ред. Г. Хаски и Г. Корна, т II, М.-Л., Энерги , 1964.
2.Авторское свидетельство ЛЬ 177692, М. Кл.2 G 06F7/00, 16.11.64.
ffr
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU2031236A SU558275A1 (ru) | 1974-05-31 | 1974-05-31 | Устройство дл минмизации логических функций |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU2031236A SU558275A1 (ru) | 1974-05-31 | 1974-05-31 | Устройство дл минмизации логических функций |
Publications (1)
Publication Number | Publication Date |
---|---|
SU558275A1 true SU558275A1 (ru) | 1977-05-15 |
Family
ID=20586849
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU2031236A SU558275A1 (ru) | 1974-05-31 | 1974-05-31 | Устройство дл минмизации логических функций |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU558275A1 (ru) |
-
1974
- 1974-05-31 SU SU2031236A patent/SU558275A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
GB1454209A (ru) | ||
SU558275A1 (ru) | Устройство дл минмизации логических функций | |
KR0134659B1 (ko) | 고속화한 시험패턴 발생기 | |
GB1375029A (ru) | ||
GB1272860A (en) | Improvements relating to pulse counters | |
US3986128A (en) | Phase selective device | |
US3257548A (en) | Division techniques | |
KR930015431A (ko) | 중재자 | |
SU700865A1 (ru) | Устройство дл параллельного сдвига информации | |
GB991765A (en) | Incremental integrator and differential analyser | |
US3250471A (en) | Fluid logic ring counter | |
US2890831A (en) | Serial adder with radix correction | |
GB942219A (en) | Improvements in or relating to digital electrical calculating apparatus | |
SU364094A1 (ru) | Разностно-дискретный модулятор | |
GB1083838A (en) | Apparatus for combining arithmetically two numbers | |
SU651339A1 (ru) | Устройство дл определени максимального числа | |
SU497583A1 (ru) | Устройство дл сравнени чисел | |
SU881735A1 (ru) | Устройство дл сортировки чисел | |
SU375789A1 (ru) | Коммутирующее устройство | |
SU832711A1 (ru) | Резервированное триггерное устрой-CTBO | |
SU1262573A1 (ru) | Устройство дл формировани кода маски | |
SU744590A1 (ru) | Цифровой функциональный преобразователь | |
SU454548A1 (ru) | Узел дл сортировки информации | |
SU1388843A1 (ru) | Устройство дл вычислени булевых производных | |
US3343137A (en) | Pulse distribution system |