KR910700566A - 고속 프리스케일러 - Google Patents

고속 프리스케일러

Info

Publication number
KR910700566A
KR910700566A KR1019900702084A KR900702084A KR910700566A KR 910700566 A KR910700566 A KR 910700566A KR 1019900702084 A KR1019900702084 A KR 1019900702084A KR 900702084 A KR900702084 A KR 900702084A KR 910700566 A KR910700566 A KR 910700566A
Authority
KR
South Korea
Prior art keywords
output
circuit
input
inverter circuit
coupled
Prior art date
Application number
KR1019900702084A
Other languages
English (en)
Inventor
웨인 해롤드 배리
타허니아 오미드
Original Assignee
빈센트 죠셉 로너
모토로라 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 빈센트 죠셉 로너, 모토로라 인코포레이티드 filed Critical 빈센트 죠셉 로너
Priority claimed from PCT/JP1990/000161 external-priority patent/WO1990009277A1/ja
Publication of KR910700566A publication Critical patent/KR910700566A/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K23/00—Pulse counters comprising counting chains; Frequency dividers comprising counting chains
    • H03K23/64—Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two
    • H03K23/66—Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two with a variable counting base, e.g. by presetting or by adding or suppressing pulses
    • H03K23/667—Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two with a variable counting base, e.g. by presetting or by adding or suppressing pulses by switching the base during a counting cycle
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K23/00—Pulse counters comprising counting chains; Frequency dividers comprising counting chains
    • H03K23/40—Gating or clocking signals applied to all stages, i.e. synchronous counters
    • H03K23/48—Gating or clocking signals applied to all stages, i.e. synchronous counters with a base or radix other than a power of two

Landscapes

  • Logic Circuits (AREA)

Abstract

내용 없음.

Description

고속 프리스케일러
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 프리스케일러 회로의 배선도,
제2도는 제1도 회로의 각 인버트 스테이지의 모듈라스 4 및 모듈라스 5출력을 나타내는 진리치표.

Claims (14)

  1. 고속 프리스케일러 회로로써, 각기 제1 및 제2입력 및 출력을 가진 캐스케이드된 다수의 기수 인버터회로를 포함하며, 상기 제1입력은 입력신호를 수신하고, 상기 입력 신호를 수신하기 위한 제1입력, 상기 캐스케이드된 다수의 인버터 회로중 마지막 회로의 출력에 연결된 제2 입력 및 출력을 가진 중간 인버터 회로를포함하며, 제1, 제2, 및 제3입력 및 출력을 가진 출력 인버터 회로를 포함하며, 상기 출력인버터 회로의 상기 제1입력은 상기 입력신호를 수신하고, 상기 출력 인버터 회로의 제2입력은 상기 중간 인버터 회로의 출력에연결되며, 상기 출력 인버터 회로의 출력은 상기 캐스케이드된 인버터 회로중 첫 번째 회로의 제2입력에 연결되며, 상기 프리스케일러 회로의 출력을 형성하고, 상기 캐스케이드된 다수의 인버터 회로중 앞서 선택된 첫 번째회로의 출력에 연결된 제1입력 및 상기 출력 인버터 회로의 출력이 예정된 스테이트를 유지하도록 상기 출력인버터 회로의 제3입력에 연결된 출력을 가진 피드 포워드 회로수단을 포함하는 고속 프리스케일러 회로.
  2. 제1항에 있어서, 상기 피드 포워드 회로 수단이 제어신호를 수신하도록 연결된 최소한 하나의 제2 입력을 가지며, 상기 제어신호는 제1 및 제2스테이트를 나타내고, 상기 제어신호가 상기 제1스테이트에 존재할 때 상기 출력 인버터 회로의 출력이 상기 예정된 스테이트에 존재하게 되는 고속 프리스케일러 회로.
  3. 제2항에 있어서, 상기 제어신호에 연결된 제1 입력, 상기 캐스케이드된 다수의 인버터 회로중 마지막 회로의 출력에 연결된 제2입력, 및 상기 제어신호가 상기 제1스테이트에 존재하고 상기 캐스케이드된 다수의 인버터 회로중 마지막 회로의 출력이 예정된 스테이트에 존재할 때 상기 중간 인버터 회로의 출력이 예정된 스테이트에 존재하도록 상기 중간 인버터 회로에 연결된 출력을 가진 제1회로 수단을 포함하는 고속 프리스케일러 회로.
  4. 제3항에 있어서, 상기 입력 신호가 주파수 f를 가진 클럭 신호이며, 상기 제어신호가 상기 제1스테이트에 존재할 때는 상기 출력 인버터 회로의 출력이 모듈라스 X 출력이고 상기 제어신호가 상기 제2스테이트에 존재할 때는 모듈라스 Y 출력이며, 이때 X 및 Y가 정수인 고속 프리스케일러 회로.
  5. 제4항에 있어서, 상기 캐시케이드된 다수의 인버터 회로가 캐스케이드된 세 개의 인버터회로를 포함하며 이때 X는 4이고, Y는 5인 고속 프리스케일러 회로.
  6. 각각 클럭 신호를 수신하도록 연결된 제1 입력 및 출력을 가진 제1, 제2, 제3, 제4 및 제5인버터 회로를 포함하는 4/5 프리스케일러 회로에 의한 고속 분할로서, 상기 제2, 제3, 제4 및 제5반전 회로가 각각 선행 인버터 회로의 출력에 연결된 제2입력을 가지며, 상기 제1인버터 회로가 상기 제5인버터 회로의 출력에 연결된 제2입력을 가지는 4/5고속 분할 프리스케일러 회로로서, 제1 및 제2스테이트를 나타낼 수 있는 모듈라스 제어 신호를 수신하기 위한 수단, 및 상기 제5인버터 회로에 연결되고 상기 제5인버터 회로의 출력에 나타나는 출력 신호의 모듈라스를 변화시키기 위해 상기 모듈라스 제어신호에 응답하는 피드 포워드 회로수단을 포함하는 4/5고속 분할 프리스케일러 회로.
  7. 제6항에 있어서, 상기 피드 포워드 회로 수단이 입력으로써 상기 제2인버터 회로의 출력을 갖는 4/5 고속분할 프리스케일러 회로.
  8. 제7항에 있어서, 상기 각각의 제1, 제2, 제3, 제4 및 제5인버터 회로가, 제1공급 전압을 수신하도록 연결된 소스. 입력 신호를 수신하도록 연결된 게이트, 및 드레인을 가진 제1P-채널 전계 효과 트랜지스터, 상기 제1P-채널 전계 효과 트랜지스터의 드레인에 연결된 소스, 클럭신호를 수신하기 위한 게이트, 및 인버터 회로의 출력을 형성하는 드레인을 가진 제2P-채널 전계효과 트랜지스터, 상기 제2P-채널 전계 효과 트랜지스터의 드레인에 연결된 드레인, 상기 클럭 신호를 수신하도록 연결된 게이트 및 소스를 가진 제1N-채널 효과 트랜지스터, 및 상기 제1N-채널 전계 효과 트랜지스터의 소스에 연결된 드레인, 상기 입력 신호를 수신하도록 연결된 게이트, 및 제2공급 전압원을 수신하도록 연결된 게이트, 및 소스를 가진 제2N-채널 전계 효과 트랜지스터를 포함하는 4/5고속 분할 프리스케일로 회로.
  9. 제8항에 있어서, 상기 모듈라스 제어신호가 상기 제1스테이트에 존재할 때 상기 제5인버터회로의 출력이 모듈라스 4출력이 되는 4/5 고속 분할 프레스케일러 회로.
  10. 제8항에 있어서, 상기 모듈라스 제어 신호가 상기 제2스테이트에존재할 때 상기 제5인버터 회로의 출력이 모듈라스 5출력이 되는 4/5 고속분할 프리스케일러 회로.
  11. 제8항에 있어서, 상기 피드 포워드 회로가, 상기 제5인버터 회로안의 제1N-채널 전계 효과 트랜지스터의소스에 연결된 드레인, 상기 제2인버터 회로의 출력에 연결된 게이트, 및 소스를 가진 제3N-채널 전계 효과 트랜지스터 및 상기 제3N-채널 전계 효과 트랜지스트의 소스에 연결된 드레인, 상기 제어신호를 수신하도록 연결된 게이트, 및 상기 제2공급 전압원을 수신하도록 연결된 소스를 가진 제4N-채널 전계 효과 트랜지스터를 포함하는 4/5고속 분할 프리스케일러 회로.
  12. 제11항에 있어서, 상기 피드 포워드 회로수단이, 상기 제4인버터 회로안의 제1P-채널 전계 효과 트랜지스트의 소스에 연결된 소스, 상기 제어신호를 수신하도록 연결된 게이트 및 드레인을 가진 제3P-채널 전계 효과 트랜지스터, 상기 제3P-채널 전계 효과 프랜지스터의 드레인에 연결된 소스, 상기 제3인버터 회로의 출력에 연결된 게이트, 및 상기 제4인버터 회로의 출력에 연결된 드레인을 가진 제4P-채널 전계 효과 트랜지스터, 상기 제5인버터 회로의 출력에 연결된 드레인, 상기 제4인버터 회로의 출력에 연결된 게이트, 및 소스를 가진 제5N-채널 전계 효과 트랜지스터, 및 상기 제5N-채널 전계 효과 트랜지스터의 소스에 연결된 드레인, 상기 제어신호를 수신하도록 연결된 게이트, 및 상기 제2공급 전압원에 연결된 소스를 가진 제6N-채널 전계 효과 트랜지스터를 포함하는 4/5고속 분할 프리스케일러 회로.
  13. 고속 프리스케일러 회로로써, 각기 제1 및 제2입력 및 출력을 가진 캐스케이드된 다수의 기수 인버터 회로를 포함하며, 상기 제1입력은 입력 신호를 수신하고, 상기 입력 신호를 수신하기 위한 제1입력, 상기 캐스케이드된 다수의 인버터 회로중 마지막 회로의 출력에 연결된 제2입력, 및 출력을 가진 중간 인버터 회로를 포함하며, 제1, 제2 및 제3입력 및 출력을 가진 출력 인버터 회로의 포함하며, 상기 출력 인버터회로의 상기 제1입력은 상기 입력신호를 수신하고, 상기 출력 인버터 회로의 제2입력은 상기 중간 인버터 회로의 출력에 연결되며, 상기 출력인버터 회로의 출력은 상기 캐스케이드된 다수의 인버터 회로중 첫 번째 회로의 상기 제2입력에 연결되며 상기 프리스케일러 회로의 출력을 형성하고, 모듈라스 제어 신호를 수신하도록 연결된 제1입력, 상기 캐스케이드된 다수의 인버터 회로중 두 번째 회로의 출력에 연결된 제2입력, 및 상기 모듈라스 제어신호의 스테이트에 응답하여 상기 출력 인버터 회로의 출력에 나타나는 출력신호의 모듈라스를 변화시키기 위해 상기 출력 인버터 회로에 연결된 출력을 가진 피드 포워드 회로를 포함하는 고속 프리스케일로 회로.
  14. 제13항에 있어서, 상기 캐스케이드된 다수의 인버터 회로가 세 개의 캐스케이드된 인버터 회로로 구성되며, 상기 출력 인버터 회로의 출력에 나타나는 출력이 상기 제어신호가 제1 스테이트에 존재할 때는 모듈라스 4출력이고 상기 제어신호가 제2스테이트에 존재할 때는 모듈라스 5출력인 고속 프리스케일로 회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019900702084A 1989-01-23 1990-01-16 고속 프리스케일러 KR910700566A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US07/300,449 US4953187A (en) 1989-01-23 1989-01-23 High speed prescaler
US300,449 1989-01-23
PCT/JP1990/000161 WO1990009277A1 (en) 1989-02-10 1990-02-09 Heat-insulating composite panel

Publications (1)

Publication Number Publication Date
KR910700566A true KR910700566A (ko) 1991-03-15

Family

ID=23159146

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019900702084A KR910700566A (ko) 1989-01-23 1990-01-16 고속 프리스케일러

Country Status (8)

Country Link
US (1) US4953187A (ko)
EP (1) EP0454790A4 (ko)
JP (1) JPH04503135A (ko)
KR (1) KR910700566A (ko)
CN (1) CN1016659B (ko)
DK (1) DK124191A (ko)
FI (1) FI913521A0 (ko)
WO (1) WO1990008428A1 (ko)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3451099B2 (ja) 1991-12-06 2003-09-29 株式会社日立製作所 外部記憶サブシステム
US5430393A (en) * 1993-05-10 1995-07-04 Motorola, Inc. Integrated circuit with a low-power mode and clock amplifier circuit for same
FR2737066B1 (fr) * 1995-07-20 1997-09-19 Matra Mhs Dispositif de conversion analogique-numerique
US5859890A (en) * 1997-02-26 1999-01-12 Motorola, Inc. Dual modulus prescaler
EP0903858B1 (de) * 1997-09-18 2004-12-22 Infineon Technologies AG Frequenzteiler mit geringem Stromverbrauch
GB9727244D0 (en) 1997-12-23 1998-02-25 Sgs Thomson Microelectronics A dividing circuit and transistor stage therefor
GB9727247D0 (en) * 1997-12-23 1998-02-25 Sgs Thomson Microelectronics A dividing circuit for dividing by even numbers
GB9727245D0 (en) * 1997-12-23 1998-02-25 Sgs Thomson Microelectronics A programmable divider circuit
US5939911A (en) * 1998-03-05 1999-08-17 Motorola, Inc. Frequency prescaler method and apparatus responsive to low input drive levels
DE19843199A1 (de) * 1998-09-15 2000-03-16 Hans Gustat Frequenzteiler
KR20010034076A (ko) * 1998-11-13 2001-04-25 롤페스 요하네스 게라투스 알베르투스 Ｃｍｏｓ 이중 계수 링 카운터
US6100730A (en) * 1998-11-30 2000-08-08 Motorola Prescaler system circuits
SE519472C2 (sv) * 2000-10-23 2003-03-04 Spirea Ab Prescaler innefattande en pulssväljarkrets; plussväljarkrets samt frekvenssyntesator
US6779010B2 (en) 2001-06-12 2004-08-17 Rf Micro Devices, Inc. Accumulator with programmable full-scale range
US6448831B1 (en) 2001-06-12 2002-09-10 Rf Micro Devices, Inc. True single-phase flip-flop
US7003049B2 (en) * 2001-06-12 2006-02-21 Rf Micro Devices, Inc. Fractional-N digital modulation with analog IQ interface
US6385276B1 (en) 2001-06-12 2002-05-07 Rf Micro Devices, Inc. Dual-modulus prescaler
US6693468B2 (en) 2001-06-12 2004-02-17 Rf Micro Devices, Inc. Fractional-N synthesizer with improved noise performance
US6917662B2 (en) 2003-09-11 2005-07-12 International Business Machines Corporation Programmable low-power high-frequency divider
CN101534108B (zh) * 2009-04-14 2011-05-11 清华大学 一种独立调节两相脉宽的不交叠时钟产生电路
US8344765B2 (en) * 2009-07-16 2013-01-01 Qualcomm, Incorporated Frequency divider with a configurable dividing ratio
CN102664624B (zh) * 2012-03-29 2014-05-28 杭州电子科技大学 一种低功耗吞吐脉冲式分频器电路
US10177773B2 (en) 2016-10-19 2019-01-08 Stmicroelectronics International N.V. Programmable clock divider
CN115149943B (zh) * 2022-08-31 2022-11-22 上海韬润半导体有限公司 分频电路

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4193037A (en) * 1978-03-20 1980-03-11 Motorola, Inc. Frequency divider circuit with selectable integer/non-integer division
JPS5673907A (en) * 1979-11-21 1981-06-19 Hitachi Ltd Frequency divider
JPS5696532A (en) * 1979-12-29 1981-08-04 Citizen Watch Co Ltd Frequency divider
US4394769A (en) * 1981-06-15 1983-07-19 Hughes Aircraft Company Dual modulus counter having non-inverting feedback
JPS59181831A (ja) * 1983-03-31 1984-10-16 Toshiba Corp 可変分周器
FR2587568B1 (fr) * 1985-09-19 1987-12-11 France Etat Circuit numerique diviseur de frequence

Also Published As

Publication number Publication date
EP0454790A1 (en) 1991-11-06
JPH04503135A (ja) 1992-06-04
US4953187A (en) 1990-08-28
CN1016659B (zh) 1992-05-13
DK124191D0 (da) 1991-06-25
WO1990008428A1 (en) 1990-07-26
CN1044556A (zh) 1990-08-08
DK124191A (da) 1991-06-25
EP0454790A4 (en) 1992-09-30
FI913521A0 (fi) 1991-07-23

Similar Documents

Publication Publication Date Title
KR910700566A (ko) 고속 프리스케일러
US4424460A (en) Apparatus and method for providing a logical exclusive OR/exclusive NOR function
KR920005493A (ko) 출력 전압 레벨을 임시로 시프트하는 고속 출력 버퍼 장치
US5041740A (en) Parallel clocked latch
KR900015464A (ko) 논리신호 기억과 전송회로
KR900005455A (ko) 레벨 변환 기능을 갖는 출력버퍼회로
KR840008075A (ko) 스위칭 제어신호 발생용 반도체 집적회로장치
KR920704428A (ko) 고속 프리스케일러
US5907589A (en) GHZ range frequency divider in CMOS
US4801819A (en) Clocked CMOS circuit with at least one CMOS switch
KR870009552A (ko) 논리회로
KR860001643A (ko) 위상변경회로
KR950010366A (ko) 2 입력 기능들을 전부 제공하기 위한 베이스 셀 소자
KR900001043A (ko) Cmos용 속도향상 방법
GB1506234A (en) Complementary field effect transistor logic circuits
KR900015465A (ko) Cmos 전압레벨 시프팅 및 함수회로
KR880008535A (ko) 3스테이트부 상보형 mos 집적회로
US4758744A (en) Decoder circuitry with reduced number of inverters and bus lines
KR890007286A (ko) 제어신호 출력회로
KR860009419A (ko) 집적 전자 다중 회로
EP0435389A2 (en) Differential input, differential output BiCMOS multiplexers and logic gates and an adder utilizing the same
KR920702901A (ko) 프로그램 가능한 논리소자
KR100207014B1 (ko) 주파수 분주회로
ES380476A1 (es) Disposicion de circuitos electronicos.
KR940000256Y1 (ko) 반가산기 회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application