KR920702901A - 프로그램 가능한 논리소자 - Google Patents

프로그램 가능한 논리소자

Info

Publication number
KR920702901A
KR920702901A KR1019910700862A KR910700862A KR920702901A KR 920702901 A KR920702901 A KR 920702901A KR 1019910700862 A KR1019910700862 A KR 1019910700862A KR 910700862 A KR910700862 A KR 910700862A KR 920702901 A KR920702901 A KR 920702901A
Authority
KR
South Korea
Prior art keywords
pull
switching element
logic
level potential
input signal
Prior art date
Application number
KR1019910700862A
Other languages
English (en)
Other versions
KR940010677B1 (ko
Inventor
마사토 요네다
히사야 게이다
Original Assignee
토자끼 시노부
가와사끼 세이데쯔 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 토자끼 시노부, 가와사끼 세이데쯔 가부시끼가이샤 filed Critical 토자끼 시노부
Publication of KR920702901A publication Critical patent/KR920702901A/ko
Application granted granted Critical
Publication of KR940010677B1 publication Critical patent/KR940010677B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/177—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
    • H03K19/17748—Structural details of configuration resources
    • H03K19/1776—Structural details of configuration resources for memories
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/1733—Controllable logic circuits
    • H03K19/1735—Controllable logic circuits by wiring, e.g. uncommitted logic arrays
    • H03K19/1736—Controllable logic circuits by wiring, e.g. uncommitted logic arrays in which the wiring can be modified
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/177—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
    • H03K19/17704—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form the logic functions being realised by the interconnection of rows and columns
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/177—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
    • H03K19/17724—Structural details of logic blocks
    • H03K19/17728—Reconfigurable logic blocks, e.g. lookup tables
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/177—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
    • H03K19/1778—Structural details for adapting physical parameters
    • H03K19/17792—Structural details for adapting physical parameters for operating speed

Landscapes

  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Logic Circuits (AREA)

Abstract

내용 없음

Description

프로그램 가능한 논리소자
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는, 본 발명에 따른 프로그램 가능한 논리소자의 제1실시예로 사용된 일치 검출회로를 나타낸 회로블럭 다이어그램;
제2도는, 제1실시예에 있어서, 메모리셀의 기억내용과 셀렉터의 출력의 관계를 나타낸 테이블;
제3도는, 제1실시예에 있어서, 메모리셀에 기록회로를 나타낸 회로 다이어그램;
제4도는, 본 발명의 제2실시예로 사용된 메모리셀에 기록회로를 나타낸 회로 다이어그램;
제5도는, 본 발명의 제3실시예로 사용된 일치검출회로의 요부를 나타낸 회로 다이어그램

Claims (10)

  1. 적어도 입력신호와 동일한 논리의 정논리 신호와, 입력신호의 반전에 의하여 가해지는 부논리 신호와, 입력신호에 의존하지 않고, 고정된 신호를 포함하는 적어도 하나를 선택적으로 각각 출력시키는 셀렉터를 포함하는 프로그램 가능한 논리장치에 있어서, 상기 셀렉터는, 적어도 입력신호의 신호를 반전하는 인버터와; 인버터 출력을 도통 또는 차단하는 부논리 스위칭 소자와; 상기 입력신호를 그대로 도통 또는 차단하는 정논리 스위칭 소자와; 정논리 스위칭 소자의 출력과 부논리 스위칭 소자의 접속점과 설정된 전위라인을 접속시키거나 차단하는, 각각 직렬로 접속된 복수의 고정된 전위 스위칭 소자와; 상기 부논리 스위칭 소자와 상기 고정된 전위 스위칭 소자의 하니를 온-오프 상태로 제어하기 위한 제1메모리셀과; 상기 정논리 스위칭 소자와의 상기 고정된 전위 스위치 소자의 다른 하나를 온-오프 상태로 제어하기 위한 제2메모리셀과; 로 구성된 프로그램 가능한 논리장치.
  2. 제1항에 있어서, 상기 동일 소자의 다른 하나가 온 상태일 때, 상기 부, 정 스위칭 소자의 어느하나가 강제적으로 오프 절환하는 수단이 공급되는 것을 특징으로 하는 프로그램 가능한 논리장치.
  3. 제1항에 있어서, 상기 고정된 전위 스위칭 소자는 p채널 MOS트랜지스터인 것을 특징으로 하는 프로그램 가능한 논리장치.
  4. 제1항에 있어서, 상기 설정된 전위라인은, 고레벨 전위라인 또는 저레벨 전위라인이 되게하고 상기 고, 저레벨 전위라인의 어느것을 선택할 수 있는 수단이 공급되는 프로그램 가능한 논리장치.
  5. 제4항에 있어서, 상기 고레벨 전위라인이, 전원라인이고, 상기 저레벨 전위라인을 그라운드 라인이 되는 것을 특징으로 하는 프로그램 가능한 논리장치.
  6. 제4항에 있어서, 상기 고, 저레벨 전위라인을 적어도 선택할 수 있는 수단은, 모두 고정 전위 스위칭 소자와는 별개로 상기 접속점과 고레벨 전위라인을 접속 또는 차단하는 풀업 스위칭소자와, 고, 상기 접속점과 저레벨 전위라인을 접속 또는 차단하는 풀다운 스위칭소자와, 풀업 및 풀다운 스위칭소자의 온-오프 상태를 보상적으로 제어하기 위한 제3메모리셀과;를 포함하는 프로그램 가능한 논리장치.
  7. 제6항에 있어서, 상기 풀업 스위칭소자는 p채널 MOS트랜지스터이고, 상기 풀다운 스위칭소자는 n채널 MOS트랜지스터인것을 특징으로 하는 프로그램 가능한 논리장치.
  8. 제4항에 있어서, 상기 고, 저레벨 전위라인을 적어도 선택할 수 있는 수단은, 상기 고정된 전위 스위칭 소자로 공유되는 풀업 및 풀다운 스위칭소자와 제1 및 제2메모리셀의 출력의 조합에 의하여 상기 부,정논리 스위칭 소자 또는 상기 풀업 및 풀다운 스위칭소자의 온-오프 상태를 제어하기 위한 조합회로와;를 포함하는 프로그램 가능한 논리장치.
  9. 제4항에 있어서, 앤드 게이트는 복수의 셀렉터 출력의 논리곱을 출력하기 위하여 제공되고, 풀업수단은 고레벨 전위라인에 연결된 모든 셀렉터내에 제공되고, 풀다운 수단은, 상기 앤드 게이트에 접속된 셀렉터의 적어도 어느 하나에 저레벨 전위라인에 연결하기 위하여 제공되는 것을 특징으로 하는 프로그램 가능한 논리장치.
  10. 적어도 입력신호와 동일한 논리의 정논리 신호와, 입력신호를 반전하는 부논리 신호와, 입력신호에 의존하지 않은 고정신호를 포함하는 신호중에 어느 하나를 선택적으로 출력하기 위한 셀렉터를 포함하는 프로그램 가능한 논리장치에 있어서, 복수의 셀렉터 출력의 논리곱을 출력하는 엔드 게이트를 포함하는 복수의 일치 검출회로와; 상기 복수의 일치 검출회로의 출력의 논리합을 출력시키는 오아 게이트와; 상기 복수의 일치검출회로의 출력의 논리곱을 출력시키는 엔드 게이트와;로 구성된 프로그램 가능한 논리장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019910700862A 1989-12-08 1990-12-07 프로그램 가능한 논리소자 KR940010677B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP319624 1989-12-08
JP1319624A JP2726529B2 (ja) 1989-12-08 1989-12-08 プログラマブル論理素子
PCT/JP1990/001597 WO1991009468A1 (fr) 1989-12-08 1990-12-07 Element logique programmable

Publications (2)

Publication Number Publication Date
KR920702901A true KR920702901A (ko) 1992-10-28
KR940010677B1 KR940010677B1 (ko) 1994-10-24

Family

ID=18112360

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910700862A KR940010677B1 (ko) 1989-12-08 1990-12-07 프로그램 가능한 논리소자

Country Status (6)

Country Link
US (1) US5202592A (ko)
EP (1) EP0460222A4 (ko)
JP (1) JP2726529B2 (ko)
KR (1) KR940010677B1 (ko)
CA (1) CA2046280A1 (ko)
WO (1) WO1991009468A1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5432388A (en) * 1992-08-27 1995-07-11 At&T Global Information Solutions Company Repeatedly programmable logic array using dynamic access memory
US5636368A (en) * 1994-12-23 1997-06-03 Xilinx, Inc. Method for programming complex PLD having more than one function block type
US5712790A (en) * 1995-04-11 1998-01-27 International Business Machines Corporation Method of power reduction in pla's
US5719505A (en) * 1995-04-11 1998-02-17 International Business Machines Corporation Reduced power PLA
JPH11145397A (ja) * 1997-11-11 1999-05-28 Mitsubishi Electric Corp 半導体集積回路装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57119946U (ko) * 1981-01-19 1982-07-26
JPS57152842U (ko) * 1981-03-20 1982-09-25
US4796229A (en) * 1986-07-08 1989-01-03 Texas Instruments Incorporated Writable logic array
US4935737A (en) * 1986-11-05 1990-06-19 Bull Hn Information Systems Inc. Data selection matrix
JPS63254822A (ja) * 1987-04-10 1988-10-21 Mitsubishi Electric Corp 排他的ｎｏｒ回路
JP2541248B2 (ja) * 1987-11-20 1996-10-09 三菱電機株式会社 プログラマブル・ロジック・アレイ
JPH01155716A (ja) * 1987-12-11 1989-06-19 Nec Corp 入力回路
JPH0611113B2 (ja) * 1988-01-14 1994-02-09 川崎製鉄株式会社 プログラマブル論理素子
US4930098A (en) * 1988-12-30 1990-05-29 Intel Corporation Shift register programming for a programmable logic device

Also Published As

Publication number Publication date
EP0460222A4 (en) 1993-10-27
US5202592A (en) 1993-04-13
WO1991009468A1 (fr) 1991-06-27
KR940010677B1 (ko) 1994-10-24
EP0460222A1 (en) 1991-12-11
JPH03179917A (ja) 1991-08-05
JP2726529B2 (ja) 1998-03-11
CA2046280A1 (en) 1991-06-09

Similar Documents

Publication Publication Date Title
KR870006701A (ko) 출력제한 전류비를 제공하는 출력버퍼 및 제어회로
KR900015464A (ko) 논리신호 기억과 전송회로
KR960016140A (ko) 메모리소자의 출력버퍼회로
KR890015425A (ko) 바이폴라 트랜지스터와 cmos 트랜지스터를 사용한 반도체 집적회로
KR840008075A (ko) 스위칭 제어신호 발생용 반도체 집적회로장치
KR930011221A (ko) 사용자가 프로그램할 수 있는 집적회로 디바이스
KR960005921A (ko) 반도체 집적 회로
KR920702901A (ko) 프로그램 가능한 논리소자
KR910017768A (ko) 논리 출력 제어회로
KR940020690A (ko) 저전력소모 및 고속 노아게이트 집적회로
KR930006875A (ko) 집적회로
KR950010366A (ko) 2 입력 기능들을 전부 제공하기 위한 베이스 셀 소자
KR930005014A (ko) 반도체 기억장치
US5532622A (en) Multi-input transition detector with a single delay
KR930001208A (ko) 저잡음 데이타 출력 버퍼
KR890007286A (ko) 제어신호 출력회로
SU743200A1 (ru) Элемент с трем состо ни ми
KR100451422B1 (ko) 파워 소모 감소 회로
KR970017605A (ko) 가변논리회로와 그것을 사용한 반도체집적회로장치
KR970002828A (ko) 인에이블을 가진 풀업/풀다운 양방향 데이타 입출력단회로
KR950022139A (ko) 반도체메모리장치의 입력버퍼
FR2352449A1 (fr) Dispositif logique a trois etats en technologie mos complementaire
KR900019382A (ko) 전 출력 전압 스윙을 갖는 고성능 BiCMOS 논리회로
KR970013754A (ko) 레벨 쉬프트 회로
KR860002616Y1 (ko) 2진 로직신호 출력회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20011017

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee