SU790304A1 - Коммутатор - Google Patents
Коммутатор Download PDFInfo
- Publication number
- SU790304A1 SU790304A1 SU792726446A SU2726446A SU790304A1 SU 790304 A1 SU790304 A1 SU 790304A1 SU 792726446 A SU792726446 A SU 792726446A SU 2726446 A SU2726446 A SU 2726446A SU 790304 A1 SU790304 A1 SU 790304A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- inputs
- outputs
- bus
- output
- Prior art date
Links
Landscapes
- Programmable Controllers (AREA)
Description
(54) КОММУТАТОР
1
Изобретение относитс к автоматике и вычислительной технике.
Известны коммутаторы, содержащие слвиговый и статический регистры, дешифратор и в каждом канале ключ 5
Недостаток известного устройства - низка надежность .функционировани .
Наиболее близким техническим ре- 10 шением к предлагаемому вл етс коммутатор , содержащий сдвиговый регистр , вход которого соединен с шиной управлени , статический регистр, выходы которого подключены ко вхо- 5 дам дешифратора, а также в каждом канале ключ, информационный вход каждого из которых соединен с соответствуквдей информационной входной шиной, а управл ющий вход подключен 20 к соответствующему выходу дешифратора , причем выходы ключей объединены и подключены к выходной шине 2.
Недостатком известного устройства вл етс низка надежность функ- 25 ционировани .
Цель изобретени - повышение надежности коммутатора.
Указанна цель достигаетс за счет того, что в коммутатор, содер- JQ
жащий сдвиговый регистр, вход которого соединен с шиной управлени , статический регистр, выходы которо- . го подключены ко входам дешифратора , а также в каждом канале ключ, информационный вход каждого из которых соединен с соответствующей информационной входной шиной, а управл ющий вход подключен к соответствующему выходу дешифратора, причем выходы ключей объединены и подключены к выходной Шине, введены два элемента И, элемент задержки, триггер , два мультиплексора и счетчик, перва группа выходов которого соединена с управл ющими входами первого мультиплексора и соответствующими информационными входами статического регистра, втора группа выходов счетчика подключена к управл ющим входам второго мультиплексора и соответствуюсшм информационным входам статического регистра, вход записи которого соединен с первой тактовой шиной и через элемент задержки с единичным входом триггера, единичный выход которого подключен к одному из входов первого элемента И, другой вход которого соединен со второй тактовой шиной, а выход - со
входом счетчика, при этом перва и втора группа выходов сдвигового регистра подключены соответственно к информационным входам первого и второго мультиплексоров, выходы которых соединены со входами второго элемента И, выход которого подключен к нулевому входу триггера.
На чертеже представлена функциональна схема коммутатора.
Устройство содержит сдвиговый регистр 1, вход которого соединен с шиной 2 управлени , статический регистр 3, выходы которого подключены ко входам дешифратора 4, в каждом канале ключ 5, информационный вход каждого из которых соединен с соответствующей информационной входной шиной 6, а управл ющий вход подключен к соответствующему выходу дешифратора 4, причем выходы ключей 5 объединены и подключены к выходной шине 7, счетчик 8, перва группа выходов которого соединена с управл ющими входами первого мультиплексора 9 и соответствующими информационными входами статического регистра 3, втора группа выходов счетчика 8 подключена к управл ющим входам второго мультиплексора 10 и соответствующим информационным входам статического регистра 3, вход записи которого соединен с первой тактовой шиной 11 и через элемент 12 задержки с единичным входом триггера 13, единичный выход которого подключен к одному из входов первого элемента И 14, другой вход которого соединен со второй тактовой шиной 15, а выход - со входом счетчика 8, перва и втора группа выходов сдвигового регистра 1 подключены соответственно к информационным входам мультиплексоров 9 и 10, выходы которых соединены со входами второго элемента И 16, выход которого подключен к нулевому входу триггера 13.
Функционирование коммутатора осуществл етс следующим образом. Число разр дов кода по шине 2 управлени L 2+2 , где п1+п2 п, п1 - число информационных входов мультиплексора 9, а п2 - информационных входов мультиплексора 10. Соотношение между частотами импульсов, подаваемых на тактовые шины 15 и 11 должно быть , где N - число каналов коммутатора и . Код программы опроса каналов поступает по шине 2 управлени , запоминаетс в сдвиговом регистре 1 и поступает на информационные входы мультиплексоров 9 и 10. После прохождени им ульса Г, устанавливающего триггер 13 в единичное состо ние, импульсы Г/(5 через элемент И 14 поступают на вход счетчика 8. Счетчик 8 производит поочередный перебор номеров каналов до момента по влени единиц на выходах мультиплексоров 9 и 10. Это означает,, что данный номер по счетчику 8 вл етс номером следующего по программе опроса канала, поэтому от выходного сигнала элемента И 16 устанавливаетс в нулевое состо ние триггер 13, с единичного выхода которого поступает запрет прохождени импульсов через элемент и 14 на вход счетчика 8, где запоминаетс номер следующего по программе канала , который по следующему импульсу f переноситс в статический регист 3 и далее на дешифратор 4, открывающий соответствующий ключ 5 на врем Т.„,.
С задержкой, формируе-Кан pTi
мой элементом 12 задержки, врем которой определ етс временем переноса кода из счетчика 8 в статический регистр 3, импульс F устанавливает триггер 13 в единичное состо ние , разреша поиск следующего по программе канала. Смена программы в сдвиговом регистре 1 происходит независимо от F-t-t и Ffj.
Claims (2)
1. Авторское свидетельство СССР 375789, кл. Н 03 К 17/00, 15.06.70.
2. Авторское свидетельство СССР 414738, кл. Н 03 К 17/64, 10.Q4.72 (прототип).
Г
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU792726446A SU790304A1 (ru) | 1979-02-19 | 1979-02-19 | Коммутатор |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU792726446A SU790304A1 (ru) | 1979-02-19 | 1979-02-19 | Коммутатор |
Publications (1)
Publication Number | Publication Date |
---|---|
SU790304A1 true SU790304A1 (ru) | 1980-12-23 |
Family
ID=20810949
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU792726446A SU790304A1 (ru) | 1979-02-19 | 1979-02-19 | Коммутатор |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU790304A1 (ru) |
-
1979
- 1979-02-19 SU SU792726446A patent/SU790304A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU790304A1 (ru) | Коммутатор | |
SU894714A1 (ru) | Микропроцессорный модуль | |
SU743036A1 (ru) | Устройство сдвига цифровой информации | |
SU552600A1 (ru) | Устройство дл синхронизации операндов в однородных структурах | |
SU864584A1 (ru) | Многоканальный счетчик импульсов | |
SU840850A1 (ru) | Пневматический счетчик импульсов | |
SU1441384A1 (ru) | Устройство сортировки чисел | |
SU843249A1 (ru) | Делитель частоты | |
SU679984A1 (ru) | Устройство дл контрол регистра сдвига | |
SU1425825A1 (ru) | Делитель частоты с переменным коэффициентом делени | |
SU602939A1 (ru) | Устройство сдвига информации | |
SU944105A1 (ru) | Коммутатор | |
SU716041A1 (ru) | Устройство дл определени количества едениц в двоичном числе | |
SU962916A1 (ru) | Арифметико-логический модуль | |
SU1529444A1 (ru) | Двоичный счетчик | |
SU847509A1 (ru) | Декодер | |
SU567208A2 (ru) | Многоразр дный декадный счетчик | |
SU842785A1 (ru) | Преобразователь последовательногодВОичНОгО КВАзиКАНОНичЕСКОгО МОдифи-циРОВАННОгО КОдА B пАРАллЕльНыйКАНОНичЕСКий КОд | |
SU651339A1 (ru) | Устройство дл определени максимального числа | |
SU680172A1 (ru) | Распределитель импульсов | |
SU1578714A1 (ru) | Генератор тестов | |
SU842789A1 (ru) | Микропроцессорна секци | |
SU556500A1 (ru) | Ячейка пам ти дл сдвигового регистра | |
SU637810A1 (ru) | Устройство дл сортировки разр дных чисел | |
SU834691A1 (ru) | Устройство дл ввода информации |