SU1624439A1 - Устройство дл определени среднего из @ -чисел - Google Patents

Устройство дл определени среднего из @ -чисел Download PDF

Info

Publication number
SU1624439A1
SU1624439A1 SU894648947A SU4648947A SU1624439A1 SU 1624439 A1 SU1624439 A1 SU 1624439A1 SU 894648947 A SU894648947 A SU 894648947A SU 4648947 A SU4648947 A SU 4648947A SU 1624439 A1 SU1624439 A1 SU 1624439A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
analysis
output
node
group
Prior art date
Application number
SU894648947A
Other languages
English (en)
Inventor
Виктор Евгеньевич Чернявский
Михаил Михайлович Маханек
Original Assignee
Институт Технической Кибернетики Ан Бсср
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Институт Технической Кибернетики Ан Бсср filed Critical Институт Технической Кибернетики Ан Бсср
Priority to SU894648947A priority Critical patent/SU1624439A1/ru
Application granted granted Critical
Publication of SU1624439A1 publication Critical patent/SU1624439A1/ru

Links

Landscapes

  • Hardware Redundancy (AREA)
  • Logic Circuits (AREA)

Abstract

Изобретение относитс  к автоматике и вычислительной технике и может быть использовано при создании цифровых систем переработки информации . Цель изобретени  - повышение быстродействи . Устройство содержит п мажоритарных элементов , где п- количество разр дов анализируемых чисел , и m групп , состо щих из

Description

СЭ
Јь
СО
с©
п-1 узлов анализа (УЛ) кажда . УА содержит элементы ИЛИ 4 и 5, элемент равнозначности 6, элемент разв зки 7. Устройство содержит также входы анализируемых чисел и выходы 9ц-9fl разр дов среднего числа. Устройство реализует следующий алгоритм: 1) выдел етс  значение а,, преобладающее в первых (старших) разр - J дах анализируемых чисел, 2) если а A,; (i 1,2,...,n), то в УЛ 3 1-й
Изобретение относитс  к автоматике и вычислительной технике и может быть использовано при создании цифровых систем переработки информации.
Цель изобретени  - повышение быстродействи  .
На чертеже приведена схема предлагаемого устройства.
Устройство содержит п мажоритарных элементов п n количество разр дов анализируемых чисел и m групп 2,- .т, состо щие из (п-1) узлов анализа . Каждый узел
анализа содержит элементы ИЛИ 4 и 5, элемент 6 равнозначности, элемент 7 разв зки. Устройство содержит также входы 8,-8т анализируемых чисел и выходы 9,-9п разр дов среднего числа Устройство работает следующим образом .
Анализируемые числа А,-Атпоступают на входы 8,-Bfpn параллельных кодах . Старшие разр ды всех чисел подаютс  на входы мажоритарного элемента 1, где происходит выделение преобладающего значени  at , Это значение сравниваетс  элементами 6 в первых узлах 3 всех групп 2 со значени ми старших разр дов. В случае совпадени  (не совпадени ) старшего разр да чиузла анализа сформируетс  единичный (нулевой) сигнал. Единичный сигнал, поступа  на инверсный вход элемента ИЛИ 4 и устанавлива  единичное значение сигнала на выходе элемента ИЛИ 5, обеспечит по принципу логики монтажного И по вление на выходе Ь, (i 1, 2,. . . , т) узла 3 анализа значени  второго разр да соответствующего сравниваемого числа. Нулевой сигнал , образовавшийс  на выходе элемента 6 равнозначности, сформирует на
5
Q
44394
группы поступает дл  анализа А
если
а
2, аналогично
Л ,; , то Af , 3)
п.1 анализируютс  следующие (j 2,3,...,п) разр ды чисел и выдел етс  преобладающее значение а, 4) поданный в УЛ 3j на анализ разр д сравниваетс  с а- .. При их совпадении и совпадении старшего разр да с далее анализируетс  , в противном случае - значение разр да, анализировавшеес  в предыдущем УА. 1 ил.
0
5
0
5
Q 5
0
5
выходе элемента ИЛИ 4 единичный сигнал и обеспечит прохождение через элемент ИЛИ 5 по монтажному И на выход Ъ 2 узла 3 старшего разр да а у 1 соответствующего числа. Кроме того, этот нулевой сигнал, проход  через элементы 7 разв зки последующих узлов 32-3П, данной группы, обеспечит поступление на входы этих узлон старшего разр да соответствующего числа.
Сигналы, образовавшиес  на выходах Ь-2; узлов 3.) анализа всех групп, поступают на мажоритарный элемент 12, который выдел ет преобладающее значение а .
Последующие разр ды чисел подобным образом анализируютс  в следующих узлах Зг всех групп: при поступлении на вход элемента 7 разв зки какого-либо узла 3 нулевого сигнала или при несовпадении сигналов на входах элемента равнозначности этого узла 3 на его выходе ь устанавливаетс  тог же сигнал, что и на выходе предыдущего узла данного канала, а на другом выходе узла - нулевой сигнал .
В противном случае, на выход О узла 3 проходит соответствующий разр д q анализируемого числа, а на второй - единичный сигнал, указывающий на совпадение проанализированных разр дов числа с оответстнующими разр дами среднего из тп чисел.
Мажоритарный элемент 1j (j - 1,2, ...,п) выдел ет преобладающее значение из сигналов Ь Л , b : , . . . ,Ь |, сформированных на выходах узлов 3 анализа всех групп.
В результате срабатывани  устройства на выходах а , а „,...,ап мажоритарных элементов 1/-1/L образуетс  значение двоичного числа, равное сред516244
нему из анализируемых читал, которое поступает на выходы 9,- устРонства .
п

Claims (1)

  1. Формула изобретени 
    Устройство дл  определени  среднего из m чисел, содержащее п мажоритарных элементов (п - количество разр дов анализируемых чисел) и m групп из (п-1) узлов анализа кажда , где m - нечетное, каждый узел анализа содержит два элемента ИЛИ, причем вход первого разр да 1-го числа устройств где i 1,2,...,m соединен с i-м вхо- дом первого мажоритарного элемента, вход разр да 1-го числа устройства , где j 2,3,...,n соединен с первым входом j-ro узла анализа 1-й группы, первый выход которого соединен с i-м входом j-ro мажоритарного элемента, выход которого соединен с вторыми входами j-x узлов анализа всех групп, второй выход К-го узла анализа i-й группы, где К 2,3,..., (п-1), соединен с третьим входом (К+1)-го узла анализа той же группы, выход 1-го мажоритарного элемента  вл етс  выходом 1-го разр да среднего числа устройства, в каждом узле
    0
    0
    5
    396
    анализа его первый вход, соединен с пр мым входом первого элемента ИЛИ, четвертый вход, соединен с первым входом второго элемента ИЛИ, о т л и - чающеес  том, что, с полью повышени  быстродействи , каждый узел анализа содержит элемент разв зки и элемент равнозначности, причем в каждом узле анализа его третий вход соединен с входом элемента разв зки , а иторой и четвертый входы соединены соответственно с первым и вторым входами элемента равнозначности , выход Kivropoi о объединен монтажным И с выходом элемента разв зки,  вл етс  вторым выходом узла анализа и соединен с инверсным входом первого и вторым входом второго элементов ИЛИ, выходы которых объединены монтажным И и подключены к первому выходу узла анализа, вход первого разр да i-ro числа устройства соединен с четвертым входом первого узла анализа i-й группы , третьи входы первых узлов анализа всех групп подклкик н ы к входу логической единицы устройства, первый выход К-го узла анализа i-й группы соединен с четвертым входом (К+1)-го узла анализа той же группы.
SU894648947A 1989-02-06 1989-02-06 Устройство дл определени среднего из @ -чисел SU1624439A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU894648947A SU1624439A1 (ru) 1989-02-06 1989-02-06 Устройство дл определени среднего из @ -чисел

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU894648947A SU1624439A1 (ru) 1989-02-06 1989-02-06 Устройство дл определени среднего из @ -чисел

Publications (1)

Publication Number Publication Date
SU1624439A1 true SU1624439A1 (ru) 1991-01-30

Family

ID=21428016

Family Applications (1)

Application Number Title Priority Date Filing Date
SU894648947A SU1624439A1 (ru) 1989-02-06 1989-02-06 Устройство дл определени среднего из @ -чисел

Country Status (1)

Country Link
SU (1) SU1624439A1 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Авторское свидетельство СССР 746501, кл. R 06 F 7/02, 1978. Авторское свидетельство СССР 1211717, кл. Г 06 F 7/02, 1984. *

Similar Documents

Publication Publication Date Title
SU1624439A1 (ru) Устройство дл определени среднего из @ -чисел
RU1774377C (ru) Ассоциативное запоминающее устройство
SU1571798A1 (ru) Многовыходное мажоритарное устройство дл исправлени арифметических ошибок
SU1552171A1 (ru) Устройство дл сравнени чисел в системе остаточных классов
SU1411768A1 (ru) Устройство дл решени логических уравнений
SU1700767A1 (ru) Цифровой ранговый фильтр видеосигнала телевизионного изображени
SU739522A1 (ru) Устройство дл преобразовани кодов
SU1596463A1 (ru) Устройство дл преобразовани двоичного равновесного кода в полный двоичный код
SU1575168A1 (ru) Устройство дл выделени медианы трех чисел
SU1238056A1 (ru) Устройство дл сравнени @ -разр дных двоичных чисел
SU1411746A1 (ru) Устройство циклического приоритета
SU1278811A1 (ru) Устройство дл ситуационного управлени
SU1363209A1 (ru) Устройство приоритета
SU1234865A2 (ru) Устройство дл приема команд телеуправлени и телесигнализации
SU1043636A1 (ru) Устройство дл округлени числа
SU1211717A1 (ru) Устройство дл определени среднего из @ чисел
SU1187161A1 (ru) Устройство дл умножени чисел по модулю
SU1187170A1 (ru) Адаптивное вычислительное устройство
SU1383411A1 (ru) Устройство дл вычислени квадратного корн
SU1215108A1 (ru) Устройство дл определени наименьшего из @ чисел
SU1416980A2 (ru) Цифровой коррел тор
SU1043631A1 (ru) Устройство дл сравнени
SU1615702A1 (ru) Устройство дл нумерации перестановок
SU1539795A1 (ru) Устройство дл редактировани списка
SU1571613A1 (ru) Конвейерное вычислительное устройство