SU1571613A1

SU1571613A1 - Конвейерное вычислительное устройство

Info

Publication number: SU1571613A1
Application number: SU884410456A
Authority: SU
Inventors: Владимир Владимирович Грицык; Андрей Юлианович Луцык; Роман Мирославович Паленичка; Александр Николаевич Семашко
Original assignee: Физико-механический институт им.Г.В.Карпенко
Priority date: 1988-04-14
Filing date: 1988-04-14
Publication date: 1990-06-15

Abstract

Изобретение относитс к автоматике и вычислительной технике и может быть использовано в системах цифровой обработки и распознавани сигналов. Целью изобретени вл етс расширение функциональных возможностей устройства за счет распознавани сигналов. Это достигаетс за счет введени в устройство, содержащее блок 8 пам ти, L групп вычислительных блоков 1 первого типа по K блоков в каждой, где L - количество классов сигналов, K - максимальное количество отсчетов распознаваемого сигнала, группу элементов И 6, генератор 9 тактовых импульсов, дополнительно К вычислительных блоков 2 второго типа, селектора 3 максимума, блока 4 умножени , компаратора 5 и функционального преобразовател 7. Это позвол ет использовать устройство не только дл вычислени свертки, но и дл распознавани сигналов на основе согласованной фильтрации. 3 ил.

Description

Вход г

фиг. 2

фиг.З

Claims

Формула изобретения

Конвейерное вычислительное устройство, содержащее блок памяти, L групп.вычислительных блоков первого типа по К блоков в каждой, группу . элементов И, генератор тактовых импульсов, первый и второй входы i-ro вычислительного блока первого типа (где i=2,K) j-й группы (где j=1,L) соединены соответственно с первыми· и вторыми выходами (i-1)-ro вычислительного блока первого типа, выход генератора тактовых импульсов подключен к входам синхронизации вычислительных блоков первого типа, L первых входов первых вычислительных блоков первого типа каждой группы соединены между собой и являются входом устройства, L вторых входов этих же блоков соединены между собой и являются входом логического нуля устройства, а выход группы элементов И является выходом устройства, отличающеес я тем, что, с целью расширения функциональных возможностей устройства за счет распознайания сигналов, в него введены К вычислительных блоков второго типа, селектор максимума, блок умножения, компаратор и функциональный преобразователь, первый и второй входы j-ro вычислительного блока второго типа соединены соответственно с первым й вторым выходами (1-1)-го вычислительного блока второго типа 20 (где ϊ=2,К), а вход устройства соединен с первым входом первого вычислительного блока второго типа, второй вход которого соединен с входом логического нуля устройства, второй выход 25 К-го вычислительного блока второго типа соединен с входом функционального преобразователя, выход которого соединен с первым входом блока умножения, второй вход которого соединен с выхо30 дом блока памяти, второй выход К-го вычислительного блока первого типа j-й группы подключен к j-му входу селектора максимума (где j=1,L), первый выход селектора максимума соединен с 35 первым входом компаратора, второй вход которого соединен с выходом блока умножения, выход компаратора соединен с первым входом группы элементов И, второй вход которой соединен с вторым выходом селектора максимума, а выход генератора тактовых импульсов соединен с входами синхронизации вычислительных блоков второго типа, селектора максимума и блока умножения.

фиг. 2

Фиг.З