SU1700767A1 - Цифровой ранговый фильтр видеосигнала телевизионного изображени - Google Patents
Цифровой ранговый фильтр видеосигнала телевизионного изображени Download PDFInfo
- Publication number
- SU1700767A1 SU1700767A1 SU894740756A SU4740756A SU1700767A1 SU 1700767 A1 SU1700767 A1 SU 1700767A1 SU 894740756 A SU894740756 A SU 894740756A SU 4740756 A SU4740756 A SU 4740756A SU 1700767 A1 SU1700767 A1 SU 1700767A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- output
- comparator
- cell
- inputs
- Prior art date
Links
Landscapes
- Image Processing (AREA)
Abstract
Изобретение относитс к радиотехнике и вычислительной технике. Целью изобретени вл етс повышение быстродействи фильтрации. Цифровой ранговый фильтр содержит входной блок пам ти 1 , состо щий из (п+1 ) регистров пам ти 2; п компараторных
Description
+
сг
С
оъ -а
31
чеек 3, п блоков совпадени k, сумматор 5, выходной умножитель 6, блок пам ти коэффициентов 7 и генератор тактовых импульсов 8. Компараторна чейка 3 состоит из регистра ранговой статистики, двух компараторов, двух арифметико-логических блоков и
Изобретение относитс к радиотехнике и вычислительной технике и может быть использовано дл фильтрации видеосигнала телевизионного изображен и .
Целью изобретени вл етс повышение быстродействи .
На фиг. приведена структурна электрическа схема цифрового рангового фильтра видеосигнала телевизионного изображени (ЦРФВТИ); на фиг.. - структурна схема компара- торной чейки; на фиг.З логическа схема первого арифметико-логического блока.
Цифровой ранговый фильтр видеосиг нала телевизионного изображени содержит входной блок 1 пам ти, состо щий из (п+1) регистров пам ти 2, где п - пор док фильтра, п компараторных чеек 3, п блоков совпадени k (умножителей на посто нный коэффициент ), сумматор 5, выходной умножитель 6, блок 7 пам ти коэффициентов и генератор 8 тактовых импульсов (ГТИ). Компараторна чейка 3 состоит из регистра 9 ранговой статистики , первого и второго компараторов 10 и 11, первого и второго арифметико-логических блоков 12 и 13j первого и второго коммутаторов k и 15. Первый арифметико-логический блок 12 состоит из двух элементов И и элемента ИЛИ-НЕ. Второй арифметике- логический блок 13 выполнен в виде коммутатора дл двух одноразр дных входов (сигналов), имеющего одноразр дный управл ющий вход.
ЦРФВТИ осуществл ет обобщенную ранговую фильтрацию входного сигнала представленного в цифровой форме, по следующему соотношению:
Y(k) (k-n+J),,..,X(k)
1 ы L d)J
двух коммутаторов. Цель изобретени достигаетс за счет введени п компа раторных чеек и (п-М)-го регистра пам ти, а также организации параллельно-конвейерного режима работы. 1 з.п. ф-лы, 3 ил.
s
0
5
0
5
0
5
0
5
где Т; x(k-n-1 ) , ...fx(k)- i- рангова статистика дл п последователь-, ных текущих отсчетов сигнала;
Y(k) - значение k-ro отсчета на 1 выходе фильтра;
Otl весовой коэффициент; А - коэффициент усилени (нор .м ровани ).
В случае, когда ft 1 , tfj 1 , где i (п+1 )/2, а остальные весовые коэффициенты равны 0, осуществл етс медианна фильтраци сигнала, котора очень эффективна дл устоанени импульсных помех. Если 0ij 1, i 1, 2,...п и fb 1/п, то получим обычный сглаживающий фильтр, реализующий операцию усреднени . При других значени х коэффициентов фильтра получаютс фильтры, которые могут быть использованы дл решени различных частных задач цифровой фильтрации.
ЦРФВТИ работает следующим образом.
Отсчеты входного сигнала последовательно в соответствии с частотой ГТИ 8 поступают на информационный вход ЦРФВТИ, котооый вл етс входом первого регистра } пам ти. С выхода первого регистра 2 пам ти i-и отсчет сигнала X(i) и (1-п)-й отсчет X(i-n) с выхода (п+1)-го регистра 2 пам ти одновременно поступают на первый и второй входы каждой из п компараторной чейки 3;. В совокупности все п компараторных чеек 3 образуют блок параллельной сортировки п чисел (отсчетов сигнала), который предназначен дл параллельного вычислени всех ранговых статистик дл п последовательных отсчетов сигнала X(k-n+1),...,X(k). Кажда ком- параторна чейка 3{ содержит регистр 9 ранговой статистики, в который в конце 1-го такта работы ЦРФВТИ записываетс значение j-й ранговой
статистики iR (i) Т : fX(i-n+1),..., X(i)J. Компараторные чейки З; реализуют параллельный алгоритм рекурсивного вычислени всех ранговых статистик последовательности п отсчетов
Rj(i-l), при X(i)5 Rj(i-l) X(i-n);
Rj(i-l), при X(i)Ј Rj(i-l)x(i-n);
мин (x(i)j RJH(i-1)j, при X(i) R/(i-1)bX(i-n);
макс x(i) ; Rj-1(i-1)j, при X(i)jЈ F,/(i-1) Ј X(i-n) .
Посредством первого и второго компараторов 1 Г1 и 11 реализуетс сравне- ние Rj(i-l) с X(i )и X(i-n) соответственно . При этом значение Rj(i-1) хранитс в регистре 9 ранговой статистики . Посредством первого арифметико-логического блока 12 вырэбатыва- етс управл ющий сигнал дл разрешени записи в регистр 9 ранговой статистики очередного значени j-й ранговой статистики. В случае, когда на выходе арифметико-логического блока 12 имеетс единичный управл ющий сигнал, в регистр 9 ранговой статистики записываетс одно из трех значений X(i) , Rj(i-1), R;f1() как новое значение Rj(i) согласно соотношени (2). j-й компараторной чейки 3 результат сравнени X(i) с Rj-jd-l) поступает с третьего информационного выхода (j-1)n чейки 3 на третий управл ю- щий вход чейки в виде сигнала ВХ1, а результат сравнени X(i.) с Rj+1(i+1) с управл ющего выхода (j + O-й чейки 3 на управл ющий вход в виде сигнала ВХ2. Эти сигналы одновременно подаютс на второй и третий одноразр дные входы второго арифметико-логического . блока 13, которые вл ютс информационными входами одноразр дного коммутатора. На первый вход второ- го арифметико-логического блока 13 поступает выходной сигнал Меньше с первого выхода второго компаратора 11 . Этот сигнал также подаетс на пер-- вый вход первого компаратора 1. В случае, когда этот сигнал вл етс логической единицей, то на выходе первого коммутатора 1 имеетс значение (двоичный код числа Rj, (i-1). В противоположном случае на его вы- ходе присутствует значение Rj+(i-1) В зависимости от выходного сигнала второго арифметико-логического блока 13 на выходе второго коммутатора
сигнала, в котором j- чейка вычисл ет значение j-й ранговой статистики Rl(i) в 1-м такте работы ЦРФВТИ относительно входного отсчета 4(1)
(2)
15 присутствует или значение X(i) или выходное значение первого коммутатора 14. При поступлении тактового импульса на вход синхронизации регистра 9 ранговой статистики происходит запись в нем выходного значени коммутатора 15- Поскольку вычислни во всех чейках 3 происходит одновременно , то за один факт работы фильтра в п регистрах 9 ранговой статистики имеетс отсортированна последовательность чисел X(k-n+0
X(k), т.е. значени всех п ранговых статистик относительно k-ro отсчета сигнала. Эти значени затем параллельно поступают на вторые входы п блоков k совпадени . Каждый из блоков k совпадени реализован в виде посто нного запоминающего устройства (ПЗУ), в котором М-разр дный адресный вход вл етс первым и вторым входами. При этом первые К разр дов адресного входа ПЗУ составл ют первый вход, а остальные (М-К) разр дов вл ютс вторым входом блока совпадени , где 2К М, например , а . На первый вход всех блоков k совпадени подаетс одинаковый код (номер) набора коэффициентов (V;. где ,2,...п, на которые таблично умножаютс выходные значени компара- торных чеек 3, т.е. процесс умножени вл етс процессом выборки информации (результата умножени ) из ПЗУ. В блоке 7 пам ти коэффициентов записаны коды (номера) наборов посто нных коэффициентов, на которые таблично умножаютс вычисленные ранговые статистики в блоках 4 совпадени . Конкретный набор коэффициентов в зависимости от решаемой задачи фильтрации задаетс с управл ющего входа (ЦРФВТИ, который вл етс адресным входом блока 7 пам ти коэффициентов. Сумматор 5 предназначен дл суммировани п чисел и может быть реалиэован в виде древовидной структуры из (п-1) двухвходовых сумматоров. С целью повышени быстродействи ЦРФВТИ сумматор 5 работает в параллельно- конвейерном режиме и имеет Ј ступеней параллельного попарного суммировани , где 3 С знак округлени до ближайшего целого, не меньшего данного числа. Выходной умножитель 6 вл етс умножителем на посто нный коэффициент, который может .быть реализован в виде ПЗУ аналогично блоком 4 совпадени на посто нный коэффициент. При этом каждому набору коэффициентов {&( , i 1,2,...,п соответствует определенное значение ($. В целом,ЦРФВТИ рабртает в параллель но-конвейерном режиме, т.е. вычислени в блоках 1,3,-6 реализуютс параллельно и синхронно по тактам путем синхронизации от ГТИ 8. Вследствие этого один отсчет Y(i) результата фильтрации вычисл етс всего за один такт работы фильтрач.
За счет введени массива п компа- раторных чеек и (п+1)-го регистра пам ти и организации параллельно- конвейерного режима работы ЦРФВТИ обладает повышенным быстродействием и возможностью ранговой фильтрации в реальном времени, т.е. в темпе построчной развертки.
Claims (2)
1. Цифровой ранговый фильтр видеосигнала телевизионного изображени , содержащий последовательно соединенные п регистров пам ти, вход первого из которых, вл етс информационным входом цифрового рангового фильтра видеосигнала телевизионного изображени (ЦРФВТИ), где п - пор док филът ра, т; блоков совпадени , выходы кото- рых соединены соответственно с входами сумматора, блок пам ти коэффициентов , вход которого вл етс входом ЦРФВТИ, а выход соединен с первыми входами п блоков совпадени и первым входом выходного умножител , выход которого вл етс выходом ЦРФВТИ, а второй вход соединен с выходом сумматора , а также генератор тактовых импульсов (ГТИ), выход которого соеди- нен с синхровходами п регистров пам ти п блоков совпадени , сумматора и выходного умножител , о т л и ч а - ю щ и и с тем, что, с целью повыше 5 0 5
0
5
0 5 0 5
ни быстродействи , введены п компа- раторных чеек и (п+1)-й регистр пам ти , вход которого подключен к выходу n-го регистра пам ти, при этом выход первого регистра пам ти подключен к первым информационным входам всех компараторных чеек, выход (п+1)-го регистра пам ти подключен к вторым информационным вхбдам всех компзра- торных чеек, первый информационный выход i-й компараторной чейки соединен с третьим информационным входом (1-1)-й компараторной чейки и с вторым входом 1-го блока совпадени , где ,2,...,п, первый управл ющий выход j-й компараторной чейки соединен с первым управл ющим входом (j-1)-u компараторной чейки, где j 2,3,...,n, второй и третий управл ющие входы первой компараторной чейки подключены к шине логического нул , первый управл ющий и третий информационные входы компараторной чейки подключены к шине логической единицы, второй и третий информационные выходы m-й компараторной чейки соединены соответственно с вторым и третьим управл ющими входами (т-И)-й компараторной чейки, где m 1,2,...,п-1, примем выход ГТИ соединен с синхровходами (п-Н)-го регистра пам ти и всех компараторных чеек.
2. Фильтр по п.1 , о т л и ч a tout и и с тем, что компараторна чейка содержит два коммутатора, два компаратора, два арифметико-логических блока, регистр ранговой статистики, при этом выход первого коммутатора через второй коммутатор подключен к первому входу регистра ранговой статистики, выход которого соединен с первыми входами двух компараторов и вл етс первым и вторым информационным выходом компараторной чейки, первый выход первого компаратора соединен с первым входом первого арифметико-логического блока и вл етс первым управл ющим входом компараторной чейки, второй выход первого компаратора соединен с вторым входом первого арифметико-логического блока и вл етс третьим информационным выходом компараторной чейки, первый выход второго компаратора соединен с третьим входом первого арифметико-логического блока, с первым входом второго арифметикелогического блока и первым входом первого коммутатора, второй выход второго компаратора подключен к четвертому входу первого арифметико-ло- гического блока, выход которого соединен с вторым входом регистра ранговой статистики, выход второго арифметико-логического блока подключен к второму входу второго коммутатора, причем второй вход первого компаратора соединен с третьим входом второго компаратора и вл етс первым информационным входом компараторной чейки , вторым информационным входом ко-
торой вл етс второй вход второго компаратора, второй вход первого коммутатора вл етс третьим информационным входом компараторной чейки, второй вход второго арифметико-логического блока вл етс первым управл ющим входом компараторной чейки, вторым управл ющим входом которой вл етс третий вход первого коммутатора , а третьим управл ющим входом - третий вход второго арифметико-логического блока, синхровход регистра ранговой статистики вл етс синхровходом компараторной чейки.
Фиг. 2
Фиг.З
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU894740756A SU1700767A1 (ru) | 1989-07-04 | 1989-07-04 | Цифровой ранговый фильтр видеосигнала телевизионного изображени |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU894740756A SU1700767A1 (ru) | 1989-07-04 | 1989-07-04 | Цифровой ранговый фильтр видеосигнала телевизионного изображени |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1700767A1 true SU1700767A1 (ru) | 1991-12-23 |
Family
ID=21471366
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU894740756A SU1700767A1 (ru) | 1989-07-04 | 1989-07-04 | Цифровой ранговый фильтр видеосигнала телевизионного изображени |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1700767A1 (ru) |
-
1989
- 1989-07-04 SU SU894740756A patent/SU1700767A1/ru active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР (Г 1327281, кл. Н 03 К 17/04, 1987. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Lee et al. | Bit-sliced median filter design based on majority gate | |
US4802108A (en) | Circuit for providing a select rank-order number from a plurality of numbers | |
US4811265A (en) | Basic cell type full search vector quantization coder | |
SU1700767A1 (ru) | Цифровой ранговый фильтр видеосигнала телевизионного изображени | |
US4546445A (en) | Systolic computational array | |
US5031137A (en) | Two input bit-serial multiplier | |
SU1624439A1 (ru) | Устройство дл определени среднего из @ -чисел | |
SU1272329A1 (ru) | Вычислительное устройство | |
SU1658376A1 (ru) | Рекурсивный цифровой фильтр | |
SU1107291A2 (ru) | Цифровой фильтр | |
SU1566471A1 (ru) | Цифровой фильтр | |
Chen et al. | A bit-level pipelined VLSI architecture for the running order algorithm | |
SU1432554A1 (ru) | Устройство дл умножени полиномов | |
SU1188856A1 (ru) | Цифровой рекурсивный фильтр | |
SU1698953A2 (ru) | Нерекурсивный цифровой фильтр-дециматор | |
SU987804A1 (ru) | Устройство дл вычислени коэффициентов цифрового фильтра | |
SU1569955A1 (ru) | Многоканальный перестраиваемый цифровой фильтр | |
SU1104529A1 (ru) | Цифровой автокоррел тор | |
SU1059669A1 (ru) | Цифровой фильтр | |
SU1238056A1 (ru) | Устройство дл сравнени @ -разр дных двоичных чисел | |
SU610117A1 (ru) | Цифровой коррел тор | |
SU1674107A1 (ru) | Устройство дл определени локальных экстремумов | |
SU1506525A1 (ru) | Генератор случайного процесса | |
SU1654838A1 (ru) | Устройство дл вычислени пор дковых статистик | |
SU1472899A1 (ru) | Устройство дл умножени |