SU610117A1 - Цифровой коррел тор - Google Patents

Description

(54) ЦИФРОВОЙ КОРРЕЛЯТОР

Изобретение относитс  к специализи рованным средствам вычислительной тех ники (как правило, работающим в двоичной системе счислени ) и предназначено дл  нахождени  оценок коррел ционных функций при исследовании динамических процессов, Преимущественна  область использовани  - цифрова  обработка сигналов, особенно представленных в цифровой форме и хран щихс  в оперативной пам ти ЭВМ, хот  не исключена и аналогова  форма входных сигналов при об зательном использовании на входе быстродействующих аналого-цифровых преобразователей (АЦП). Известен цифровой коррел тор 1 , служащий дл  нахождени  оценок коррел ционных функций, в котором осуществл етс  запоминание и сдвиг определенного отрезка одной из входных функ ций, представленной многоразр дными двоичными отсчетами, на определенный интервал времени и умножение ее отсчётов fia многоразр дные двоичные отсчеты другой входной функции, поступающие в реальном масштабе времени, в той же последоватёльностй. ES таком коррел торе имеетс  .несколько множительных устройств, служащих дл  получени  произведений типа у. , которые поступают в определенные  чейки пам ти дл  подсуммировани  и накоплени  текущих значений точек коррел ционной функции. Известен цифровой коррел тор 2, содержащий первый и второй АЦП,информационные входы которых  вл ютс  входами коррел тора; первый коммутатор, выход которого соединен с информационным входом регистра сдвига, выходом подключен ного к первому входу первого коммутатора второй коммутатор, выходы которого соединены со входами соответствующих накопителей, и блок синхронизации . Первый выход блока синхронизации подключен к управл ющим входам первого АЦП и первого коммутатора , второй выход блока синхронизации соединен с управл ющими входами регистра сдвига и второго коммутатора , а третий выход блока синхронизации подключен к управл ющему входу второго АЦП. Недостаток этого коррел тора состоит в том, что он содержит .сложные и медленно действующие множительные устройства. Это усложн ет цифровой коррел тор, особенно, если он многоканальный , ограничивает его быстродействие , особенно при быстродействующих АЦП ИЛИ в случае получени  данны из ЭВМ. Целью изобретени   вл етс  упроще ние коррел тора и позышение его быстродействи . Эта цель достигаетс  тем, что в коррел тор введены блок коррекции и сдвигова  матрица, причем первый и в рой входы сдвиговой матрицы подключе ны соответственно к выходу регистра сдвига и к выходу второго АЦП, а ее выход соединен с информационным входом второго коммутатора. Информационный вход блика коррекции подключен к выходу первого АЦП управл ющий вхо к первому выходу блока синхронизации а выход блока коррекции.соединен со вторым входом первого коммутатора. Другое отличие коррел тора состои в том, что блок коррекции содержит регистр, логический блок и сумматор, первый вход которого  вл етс  информационным входом блока коррекции, а второй подключен к выходу регистра. Первым входом соединенного с выходом сумматора. Вход логического блока сое динен с выходом регистра, а первый вы ход подключен ко второму входу регистра . Второй выход логического блока  вл етс  выходом блока коррекции, управл ющий вход которого соединен с управл ющими входами сумматора, регистра и логического блока. Особенностью описываемого коррел тора  вл етс  применение сдвиговой ма трицы (матрицы вентилей с управл емым сдвигом на CJ, разр дов вправо ; cj 0,1, включаемой аналогично и взамен умножи т.елю, и блока коррекции цифровых от счетов, включаемого мелоду выходом пер вого АЦП и входом первого коммутатора Замена блока умножени  сдвиговой матрицей позвол ет упростить коррел тор и повысить его быстродействие, иб засылка со сДвигом выполн етс  значительно проще и быстрее, чем перемножение двух чисел. Така  замена возможна в результате преобразовани  (ко рекции) цифровых отсчетов одной из входных функций к виду, облегчающему аппаратурную реализацию умножени  и свод щему его к простому сдвигу, а именно к виду, когда преобразованные цифровые отсчеты  вл ютс  унитарными кодами, т.е. представлены не более че одной 1 и остальным количеством О (например 0,10000; 0,00100 и т.д.), Различные положени  Ч в этих отсчетах могут быть закодированы более компактно, т.е. короче, чем сами цифровые отсчеты. Это потребует более простой схемы сдвига (т.е. на меньшее число разр дов). Включение в состав цифрового коррел тора блока .коррекции цифровых отсчетов одной из входных функций между источником цифровых отсчетов и первым коммутатором вкупе со сдвиговой матрицей на CJ, разр дов вправо, информационный вход которой св зан с источником цифровых отсчетов второй входной функции, например, с выходом АЦП, управл ющий вход - с выходом регистра сдвига, а выход через второй коммутатор-с соответствующими накопител ми, позвол ет исключить громоздкий умножитель с его малым быстродействием и сократить объем оборудовани  коррел тора с одновременным повышением быстродействи  ввиду отсутстви  врем емкой операции умножени  в ее классическом виде. Математическа  сущность замены операции умножени  операцией сдвига видна из алгоритма работы предложенного коррел тора. Дл  случа , когда цифровые отсчеты входных функций представлены двоичными числами с фиксированной перед первым старшим разр дом зап той, алгоритм выгл дит так: В(кТ)-11 У(). (0,1)4- SignX(TiT), Xi() вычисл етс  по рекурентной формуле : X(nT)Xi(nT-T)-(0,l).-gTiX(nT-T)tX(nT), а х(о) 1(о). Х(.т1Т),У(пТ) - входные функции (цифровые отсчёты) /x(nT)/iO,ll 0,если 1,.01 . /х(пТ),ОЦ 1,если 0,11 /х/пТ)/50,0011 10, если 0,011 -- - -чуццуу S, если 0,0.. .ОД1 (nT)/ 0,0...001 .. .iA;i22 00, если 0,0...001 (tiT)| ( S+2) - число разр дов, используемых дл  определени  cj, ; Т - шаг квантовани  по времени входных функций; N - база вычислени .коррел ции; 0,1 - двоичное изображение дроби 1/2; В(кТ) - выходна  функци  коррел ции (цифровые отсчеты). Физическа  сущность этого алгорит; ма состоит в .следующем: отсчеты одной из Функций, начина  с первого, округл ютс  до ближайшего значени  ±(0,1)11, где(с),о,1,г..,5 или нул . - разность между фактическим цифровым отсчетом.и округленным не тер етс , а алгебраически подсуммируетс  к следующему отсчету той же функ ции; - вновь полученный таким образом отсчет подвергаетс  той же самой процедуре . На фиг. 1 показана структурна  cxt ма ци4 рового коррел тора; на фиг,2 - схемы сдвиговой матрицы; на фиг. 3 схема блока коррекции. Сигналы x(-t) и у (.t) подаютс  на вх ды аналого-цифровых преобразователей (АЦП) 1 и 2. Выход АЦП 1 через блок коррекции 3 и первый коммутатор 4 сое динен со входом регистра сдвига 5, вы ход которого соединен со вторым информационным входом первого коммутатора и управл ющим входом сдвиговой матрицы б, второй (информационный) вх которой соединен с выходом АЦП 2. Выход сдвиговой матрицы б через второй коммутатор 7 подключен к соответствую щим входам группы накопителей 8, выхо ды которых  вл ютс  выходами коррел тора . Выходы блока си-нхронизации 9 соединены: первый - с.управл ющими входами АЦП 1, блока коррекции 3 и первого коммутатора 4, второй - с управл ющим входом АЦП 2, а третий - с управл ющими входами регистра сдвига 5, сдвиговой матрицы б и второго коммутатора 7. Сдвигова  матрица 6 с управл емым сдвигом вправо содержимого, поступающего на ее информационный вход содержит тп-п вентилей занесени  10 (схема совпадени ). Информационный вход вентил  10, например bij -го, св зан с i (1 4 L йтп) разр дной шиной, а управл ю щий (разрешающий) вход с шиной j( возбуждаемой при занесении входного кода дл  подсуммировани  частной суммы со сдвигом на j разр дов вправо. Выходы всех вентилей, дл  которых - 1 KCconst) , объединены и  вл ютс  выходом к-го разр да матрицы (1 к тп+-5 ) . Блок коррекции 3 (см.фиг.З) состоит из регистра 11 скорректированного отсчета, логического блока 12 и сумматора 13. Иногда он может включать шифратор 14. Вход блока коррекции 3 св зан с первым входом сумматора 13, второй вход которого соединен с выходом регистра 11. Информационный вхо регистра 11 св зан с выходом сумматора 13, вход коррекции содержимого регистра 11 св зан с первым выходом логического блока 12, выход регистра 11 св зан со вторым входом сумматора .13 и входом блока 12. Второй выход логического блока (через шифратор 14) сое динен с выходом-блока коррекции 3. Назначение блока коррекции 3 состоит в выполнении следующего алгоритма . Поступивший отсчет складываетс  на сумматоре .13 с остатком предыдущего отсчета и числовой код суммы .анализиоуетс  логическим блоком 12/ дл  чего В нем отыскивают первую единицу при просмотре числа слева направо (от старшего к младшему). Когда единица найдена в i-ом разр де , то при наличии единицы и в следующем ( i+l)-oM разр де логический блок 12 выдает число, состо щее из нулей и единицы в ( 1-1)-ом разр де (0-й разр д - знак - с весом 2, длл чисел с зап той, фиксированной перед первым старшим разр дом). При этом все разр ды от 1 до ( i-l)-ro включительно , т.е. сто щие левее разр да с первой , перебрасываютс  в i то же самое делаетс  и со знаковым разр дом. Полученное число  вл етс  остатком в -дополнительном коде (в данном случае он отрицательный). Когда единица найдена в i -ом разр де , то при наличии нул  в ( I +1)-6м разр де логический блок 12 выдает число , состо щее из нулей и единицы в L -ом разр де. При зтом I -и разр д сбрасываетс  в О. Полученное число  вл етс  остатком (в данном случае положительным) отсчета. Если все разр ды числа равны О, то корректировка его не производитс , выходное число О. Остаток отсчета передаетс  в сумматор 13, где подсуммируетс  алгебраически со следующим отсчетом, пришедшим на вход схемы анализа и коррекции . Выходное число, содержащее только одну единицу (остальные 0), может быть зашифровано шифратором 14 в код меньшей длины, чем исходные числа. Цифровой коррел тор работает следующим образом. Вычисление оценок коррел ционных функций происходит за N циклов длительностью .-т; каждый, где . - целое число, равное отношению числа накопителей 8 к числу каскадов в сдвигающем регистре 5. Циклы состо т из г тактов длительностью Т каждый, а каждый такт состоит из Ь подтактов равной длительности . Оцифровка отсчетов сигнала X (t1 производитс  АЦП 1 только в первом подтакте первого такта каждого цикла, а отсчетов сигнала y-(t)АЦП 2 - в первом, подтакте каждого такта каждого цикла, т.е. чаще. Оцифрованные АЦП 1 (или полученные из ЦВМ) отсчеты поступают на блок коррекции 3, который анализирует каждый поочередно, находит ближайшее значение из набора чисел i ( и 0 и округл ют до него каждый отсчет, вычисл ет разность между точным и округленным , значением и, запомнив ее до прихода следующего отсчета, подсуммирует к нему. Одновременно округленное . значение через ког мутатор 4 записываетс  и сдвигаетс  в регистре 5 только в первом подтакте первого такта

каждого цикла. В любом другом подтакте любого такта и цикла замыкаетс  цепь рециркул ции с выхода регистра сдвига 5 на его вход через первый коммутатора 4, и регистр сдвига 5 работает как кольцевой. Таким образом, в каждом I -ом подтакте { Е 1,2.,.,L ) j -го такта ( j 1, 2, ..., г ) 1 -го цикла (i 1,2,..., N ) с выхода регистра сдвига 5 на управл ющий вход матрицы вентилей занесени  подаетс  отсчет

i(T), где пТ irr (L- е )гГ.

На другой, информационный вход сдвиговой матрицы 6 в течение всего такта j подаетс  один и тот же отсчет Y 1г,т-г-кТ), гдe(nтtкт)f()r .

К выходу матрицы б в кахсдом t -ом подтакте j-го такта через второй коммутатор 7 подключен(Ь-1)г- j -и. накопитель 8f в котором после N циклов усреднени  получаетс  оценка коррел ционной функции В(.кт), где KT(L-t)r-t-j-ljt поскольку временной сдвиг меиоду отсчетами , поступающими на разные входы матрицы б в f-ом подтакте j -го такта , будет равен (L-t)- -j-11Т.

В зависимости от типа АЦП функции блока коррекции может выполн ть этот же АЦП, отличающийс  от обычного выходной характеристикой. Определ емой алгоритмом получени  числа „ при поступлении на вход величины х (t).

С целью сокращени  емкости регистра сдвига 5 полученные на выходе схемы анализа и коррекции числа (одна единица при остальных нул х) могут быть зашифрованы более коротким кодом. В этом случае на выходе регистра сдвига должен быть дешифратор, который можно считать составной частью сдвиговой матрицы 6. Шифратор и дешифратор могут уменьшить в два раза и более емкость (в дв.битах) регистра сдвига 5.

Особенно значительные технические затруднени  при создании цифровых коррел торов вызьшает реализаци  операции умножени . Используемые дл  этого блоки умножени  громоздки и неоперативны . Последнее обсто тельство особенно существенно, если учесть, чго половина арифметических операций, выполн емых в цифровом коррел торе операции умножени .

Использование вместо множительного устройства менее емкой по объему оборудова:ни  и имёклцей вследствие этого малое врем  выполнени  операции сдвиговой матрицы с управл емым сдвигом на заданное число разр дов вправо позвол ет значительно сократить количе ство элементов, потребное дл  создани  коррел тора, и существенно ускорить выполн-рчие операции, что/ в свою очередь, позвол ет обрабатывать высоко скоростные сигналы (в случае работы

с АЦП) или значительно сократить врем  обработки (дл  коррел торов, сочлененных с ЦВМ и (или) получающих от них цифровые отсчеты). В первом случае это позволит создать более простые по конструкции и дешевые по себестоимости коррел торы, обладающие широким частотным диапазоном входных сигналов при использовании одной и той же элементной базы (например, интегральных микросхем), что и прототипы.

Во втором случае оснащение ЦВМ, выполн ющих большой объем работ по коррел ционному анализу, по цифровой

фильтрации реальных физических сигналов , преобразованных в цифровую форму и записанных в пам ти ЦВМ (например, сейсмических, гидроакустических, электрических ) , позвол ет сократить машинное врем  этих машин ввиду более ускоренного выполнени  этих операций на цифровом коррел торе.

Claims (2)

1. Формула изобретени  1. Цифровой коррел тор, содержащий

   первый и второй аналого-цифровые преобразователи , информационные входы которых  вл ютс  входами коррел тора, первый коммутатор, выход которого сое .динен с информационным входом регистра сдвига, выход которого подключен к первому входу первого коммутатора, второй коммутатор, выходы которого соединены со входами соответствующих накопителей, и блок синхронизации,

   первый выход которого подключен к управл ющим входам первого аналого-цифрового преобразовател  и первого коммутатора , второй выход блока синхронизации соединен с управл ющими- входами регистра сдвига и второго коммутатора , а третий выход блока синхронизации подключен к управл ющему входу второго аналого-цифрового преобразовател , отличающийс 

   с: целью повышени  быстродействи  цифрового коррел тора и повышени  его точности, в него введены блок коррекции и сдвигова  матрица, причем первый и второй входы сдвиговой матрицы подключены соответственно к выходу регистра сдвига и к выходу второго аналого-цифрового преобразовател , а ее выход соединен с информационным входом второго коммутатора,

   информационный вход блока коррекции

   подключен к выходу первого аналогоцифрового преобразовател , управл ющий вход - к первому выходу блока синхронизации , а выход блока коррекции соединен со вторым входом первого коммутатора .
2. 2. Коррел тор ПОП.1, отличающийс  тем, что блок коррек-ции содержит регистр, логический блок и сумматор, первый вход которого  вл етс  информационным входом блока