SU732890A1 - Многоканальный статистический анализатор - Google Patents

Description

Изобретение относится к вычислительной и измерительной технике и может использйватьсяТ для анализа случайных 'процессов.

Известные статистические анализаторы случайных процессов с непосредственным вводом данных вычисляют или только знаковую корреляционную функцию, или только функцию распределений И · В известном статистическом анализаторе, ₁₀ содержащем два аналого-цифровых преобразователя, синхронизатор, регистр сдвига, два дешифратора, пересчетную схему, умножитель, четыре коммутатора и две группы накопителей, находятся · оценки авто- ₁₅ и корреляционных функций, одномерных и двумерных законов распределения.

Однако большое количество оборудования и последовательное вычисление корреляционных функций случайных сигналов 2й снижает быстродействие устройства.

Наиболее близким к изобретению по техническому решению является статистический анализатор, содержащий синхрони2 затор, связанный первым выходом с управляющими входами запоминающей ячейки и регистра сдвига, поразрядно соединенного по выходам с соответствующими дешифраторами соответствия, вторьте входы которых подключены к выходу запоминающей ячейки, а выходы - к накопителям первой группы, и в каждом из двух каналов двоичный счетчик, связанный по выходам с дешифрирующей матрицей и цифроаналоговым преобразователем, выход которого подключен к сумматору, соединенного по выходу с первым и вторым ограничителями, выходы которых подключены к схеме совпадения с триггерным выходом, соединенной по выходу с первым неподвижным контактом переключателя, второй неподвижный контакт которого подключен к выходу первого ограничителя, а подвижный контакт - ко входу запоминающей ячейки канала, связанной своими выходами со входом регистра сдвига и с первыми входами элементов И, вторые входы которых соединены с выходами дешиф— рируюшей матрицы, а выходы - с соответствующими накопителями данного канала, управляющие входы ячейки и двоичного счетчика первого канала подключены ко второму выходу синхронизатора, треть- 5 им выходом соединенного с двоичным счетчиком и запоминающей ячейкой второго канала, и кроме того, выход запоминающей ячейки второго канала соединен с пепервым неподвижным контактом третьего 1 переключателя, остальные неподвижные контакты которого подключены к соответствующим выходам регистра сдвига, а подвижный контакт соединен с третьими входами элементов И”’ второго ка- ¹ нала ^2| .

Недостатки данного анализатора большое количество оборудования и последовательный метод определения законов распределения, что снижает быстродействие устройства.

Цель данного изобретения -сокращение оборудования и повышение быстродействия анализатора при вычислении оценок законов распределения случайных процессов.

Цель достигается тем, что он дополнительно содержит три цифровых дискриминатора, генератор псевдослучайных чисел, коммутатор, второй регистр сдвига и два аналого-цифровых преобразователя, информационные входы которых являются соответствующими входами анализатора, а управляющие подключены к первому управляющему входу синхронизатора, выходы аналого-цифровых преобразователей подключены к первому входу соответственно первого и второго цифровых дискриминаторов, вторые входы которых объединены и подключены к выходу генератора псевдослучайных чисел, выход первого дискриминатора соединен с входом сдвига первого регистра сдвига^ выход второго цифрового дискриминатора соединен с информационным входом запоминающей ячейки, кроме того, выход второго аналого-цифрового преобразователя соединен с первым входом третьего цифрового дискриминатора, второй вход которого соединен с выходом счетчика, а выход третьего дискриминатора соединен с входом сдвига второго регистра» сдЬига, управляющий вход которого соединен с первым, управляющим выходом синхронизатора, а выход второго регистра сдвига подключен к информационному рходу коммутатора, управляющий вход которого соединен с третьим управляющим выходом синхронизатора, выход коммутатора подключен к первому информационному входу матричного дешифратора, второй информационный вход которого соединен с выходом первого аналого-цифрового преобразователя.

На чертеже приведена структурная схема многоканального статистического анализатора.

Входы 1 и 2 анализатора являются входами аналого-цифровых преобразователей 3 и 4. Выход первого аналогоцифрового преобразователя 3 подключен к первым входам матричного дешифратора 5 и первого цифрового дискриминатора 6, выход которого соединен с входом первой го регистра 7 сдвига. Выход второго аналого-цифрового преобразователя подключен к первым входам второго и третьего цифровых дискриминаторов 8 и 9, выходы которых подключены соответственно ко входу запоминающей ячейки 10 и ко входу второго регистра 11 сдвига. Ко вторым входам первого и второго дискриминаторов 6 и 8 подключен выход генератора 12 псевдослучайных чисел. Ко второму входу третьего дискриминатора 9 подключен выход счетчика 13, вход которого соединен с выходом 14 синхронизатора 15. Второй вход матричного дешифратора 5 подключен к выходу второго регистра 11 сдвига через коммутатор 16, управляющий вход которого соединен с Третьим·]' выходом 17 синхронизатора-15. Первый выход 18 синхронизатора 15 подключен к управляющим входам преобразователей 3 и 4, регистров 7 и 11 сдвига и запоминающей ячейки 10, выход которой подключен к первому входу всех дешифраторов 19 соответствия, второй вход которых соединен с соответствующим выходом первого регистра 7 сдвига, выход подключен к . соответствующему накопителю 20. К параллельным входам первого регистра 7 сдвига подключены соответствующие выходы матричного дешифратора 5.

Устройство работает в пяти режимах. Первый режим - вычисление оценок корреляционных функций в реальном масштабе времени по знаковому методу с применением вспомогательных сигналов.

Вычисление оценок корреляционных функций осуществляется параллельно за Н циклов (где N -объем использованной выборки). Период следования импульсов на выходе 18 синхронизатора 15 равен шагу задержки АХ . Регистр 7 сдвига ' работает в режиме последовательного сдвига информапии^поступающей с выхода первого цифрового дискриминатора

6. На входы 1 и 2 подаются исследуемые случайные сигналы X ( t ) и У (4. ), которые преобразуются в двоичный код аналого-цифровыми преобразователями 3 и 4; Цифровые дискриминаторы 6 и 8’ сравнивают коды, выдаваемые преобразователями 3 и 4, с кодами, поступающими от генератора 12 псевдослучайных чисел. Цифровые дискриминаторы 6 и 8 выдают логическую единицу, если код входного сигнала больше кода вспомогательного сигнала, и логический ноль в противном случае. Двоичная последовательность с выхода цифрового дискриминатора 6 задерживается регистром 7 сдвига и подается на один из входов соответствующего дешифратора 19 соответствия, на вторые входы которых подается двоичная 1послецовательность с выхода цифрового дискриминатора 8 через запоминающую ячейку 10. На выходе накопителей 20 в виде к. точек (к-число разрядов регистра-7 сдвига, равное числу интервалов квантования преобразователя 3), равностоящих вдоль аргумента с шагом получаем оценку корреляционной функции

Второй режим - вычисление оценок интегрального закона распределения F(x) случайного процесса х( t ).

Вычисление оценок Г (х) осуществляется параллельно за N циклов. Регистр 7 сдвига работает в режиме параллельной записи, а запоминающая ячейка 10 (триггер) и регистр 11 сдвига установлены в единичное состояние, которое не меняется в течение процесса измерения -Р(х).

Оценка --F(x) получается на выходе накопителей 20 в вице 2^п=К(п -число разрядов аяалого^хифрового пре обра- ₍ -зователя) точек, равноотстоящих вдоль оси аргумента с шагом АХ , равного уровню квантования преобразователей 3. Получение-F(xj) на выходе V -го нако— цителя группы 20 обеспечивается за счет работы дешифратора 5 в соответствии с соотношением ( 4 ПРИ to nv>w други* x(V)

При этом на соответствующем выходе дешифратора 5 получается единичный сигнал в соответствующий разряд регистра 7 сдвига и через соответствующий дешиф732890 ₆ ратор 19 соответствия — в соответствующий накопитель 20.

Таким образом, на выходе накопителей 20 после Н циклов усреднения будет получена оценка 2^П - В. точек интегрального закона распределения Р (х).

Третий режим., - вычисление оценок дифференциального закона распределения W(x) случайного процесса х( t ).· Данный режим отличается от предыдущего работой матричного дешифратора 5, который в данном случае работает в ветствии с соотношением coot—

ΑΧ д V 4 при + _кОП₽И ДРУГИХ x(i)

На выходе накопителей 20 после N циклов усреднения будет получена оценка 2^П = к точек дифференциального распределения W (х).

Четвертый режим - вычисление оценок интегрального двумерного закона распределения F(x;y; ? ) случайных процессов хЦ ) и у( i ).

Оценка Г(х;у; V ) получается на выходах накопителей 20 в виде оценок 2^,= ^ точек сечения по X пои .

У· У_} i - const, τ=(<v~4) ък, ⁼ const, где V =0,1,2,.....^, (2^й- 1) - состояние счетчика 13;

S =0,1,2......., _;Q номер разряда регистра 11 сдвига.

Период доследования импульсов на выходе 14 синхронизатора 15 равен AV -Η-ΑΧ + Θ ;

л 4А.

где о - время регистрации всех точек оценки с выходов накопителей 20 и установка их в исходное состояние. Период аЕд₇ следования импульсов с выхода 17 синхронизатора 15 .равен

Вычисление оценок -F(x;y; V ) осуществляется в ( Θ +1) этапов, в каждом из которых находится оценка Р(х;у; t ) при всех значениях х и у_}но при одном конкретном значении ΐ изменяющемся ступенчато с шагом ат . Переход от одного этапа к другому, т.е. изменение аргумента 'ΐ , осуществляется автоматически, с помощью коммутатора 16, импульсами с выхода 17 синхронизатора 15, Регистр 11 сдвига и коммутатор 16 позволяют изменять Т в пределах от О до flA't с шагом АТ .

Каждый этап состоит из К подэтапов, в каждом из которых находится оценка Г (х;у; Ф ) параллельно К точек, отстоящих равномерно вдоль оси х через

ΔΧ-, цриУ= const _; const ₍(_ГДеУ_к - значение кода входного сигнала У ( t ) при К'ом состоянии счетчика 13). Переход от одного подэтапа к другому, т.е. изменение уровня анализа у ₅ осуществляется импульсами с выхода 14 синхронизатора 15,

Каждый подавай состоит из N циклов, совпадающих по длительности с циклами вычисления корреляционных 10 'функций. В каждом цикле в дешифрирующую матрицу 5 преобразователя 3 подается код сигнала X ( t ). Вход матрицы 5 открывается сигналом с выхода цифрового дискриминатора 9, который ¹⁵ работает в таком же режиме, что и дешифратор 5. Уровень срабатывания· дискриминатора 9 задается счетчиком 13. Матричный дешифратор 5 и дискриминатор 9 работают в соответствии с соот- ²⁰ ношением аналогичным второму режиму.

За !Ч циклов вычисляется оценка F (х;у; t ) интегрального двумерного закона распределения случайных сигналов х( ί ) и У ( 1 ) в виде К точек, ²⁵ равноотстоящих по аргументу^X с шагом ΔΧ при ^У~ У/, (Κ'Όδ Г.

Все же сечения оценки Г(х;у; 4 ) получаются последовательно за время

Ι--Δ t_4? ³⁰

Пятый режим - вычисление оценок дифференциального двумерного закона распределения w (х;у; ) случайных, процессов X ( t- ) и у ( t ).

Данный режим отличается от предыду- ³⁵ щего тем, что дешифратор 5 и дискриминатор 9 работают в соответствии с соотношением аналогичным третьему· режиму.. _4о

Таким образом, данный анализатор требует меньших аппаратурных затрат, так как для измерения нескольких характеристик случайных процессов используется одна группа накопителей, а также уменьшается число счетчиков и эле-⁴⁵ ментов И. Аналоговые схемы задания уровня анализа и получения сигналов сравнения заменены цифровыми, что повысило надежность устройства и позволяет использовать современную элемент- ⁵⁰ ную базу на ИС.

В каждом цикле одновременно измеряется к точек характеристики случайного процесса, что увеличивает быстродействие устройства и позволяет производить вычисления в реальном масштабе времени.

Устройство также обеспечивает автоматическое изменение аргумента т при измерении двумерных законов распределения, что также повышает быстродействие устройства и его надежность.

Ожидаемый экономический эффект от использования предлагаем ого изобретения может быть вычислен путем определения объема сокращаемого оборудования, определяется путем сопоставительного анализа предлагаемого и известного устройств и его примерной стоимости. Дополнительное оборудование, вводимое в предлагаемое устройство, по своему объему примерно равно оборудованию входной части известного анализатора. При вычислении 64 точек случайной функции объем сокращаемого оборудования равен 128 схемам совпадения (16 схем 133ЛАЗ и 22 схемы 133ЛА4) и 128 накопителям (примерно 256 схем 133ИЕ5), что составляет в стоимостном выражении примерно 1600 руб.

Таким образом, ожидаемый экономический эффект на один анализатор составляет 1600 руб., при этом предлагаемое устройство имеет большое быстродействие и высокую надежность работы.

Claims (1)

1. Изобретение относитс  к вычислительной и измерительной технике и может использЬватъс  дл  анализа случайных т1роцессов. Известные статистические анализаторы случайных процессов с непосредственным вводом данных вычисл ют или только знаковую коррел ционную функцию, или только функцию распределений IJ . В известном статистическом анализаторе, содержащем два аналого-цифровых преобразовател , синхронизатор, регистр сдвиг два дешифратора, пересчетную схему, умн житель, четыре коммутатора и две группы накопителей, наход тс  оценки автои коррел ционных Функций, одномерных и двумерных законов распределени . Однако большое количество оборудовани  и последовательное вычисление кор рел ционных функций случайных сигналов снижает быстродействие устройства. Наиболее близким к изобретению по техническому решению  вл етс  статисти ческий анализатор, содержащий синхровизатор , св занный первым выходом с управл ющими входами запоминающей  чейки и регистра сдвига, поразр дно соеди- ненного по выходам с соответствующими дешифраторами соответстви , вторые входы которых подключены к выходу запоминаюшей  чейки, а выходы - к накопител м первой группы, и в каждом из двух каналов двоичный счетчик, св занный по выходам с дешифрирующей матрицей и цифроаналоговым преобразователем, выход которого подключен к сумматору, соединенного по выходу с первым и вторым огр аничитёл ми , выходы которых подключены к схеме совпадени  с триггерным выходом, соединенной по выходу с первым неподвижным контактом переключател , второй неподвижный контакт которого подключен к выходу первого ограничител , а подвижный контакт - ко входу запоминающей  чейки канала, св занной своими выходами со входом регистра сдвига и с первыми входами элементов И, вторые входы которых соединены с выходами дешиф- рирующей матрицы,а выходы - с сх ответствуюшими накопител ми данного ка нала, ут1равл5пошиё входы  чейки и двоичного счетчика первого канала подключены ко второму выходу синхронизатора, треть им выходом соединенного с двоичным сче чиком и запоминающей  чейкой второго канала, и кроме того, выход запоминающей  чейки второго канала соединен с пе первым неподвижным контактом третьего переключател , остальные неподвижные контакты которого подключены к соответствующим выходам регистра сдвига, а подвижный контакт соединен с третьими входами элементов И второго канала 2 , Недостатки данного анализатора большое количество оборудовани  и последовательный метод определени  законов распределени , что снижает быстродействие устройству. Цель данного изобретени  -сокращение оборудовани  и повышение быстродействи  анализатора при вычислении оце нок законов распределени  случайных пр цессов. Цель достигаетс  тем, что он дополнительно содержит три цифровых дискриминатора , генератор псевдослучайных чисел, коммутатор, второй регистр сдвига и два аналого-цифровых преобразовател , информационные вхэды которых  вл ютс  соответствующими входами ана лизатора, а управл ющие подключены к первому управл ющему входу синхронизатора , выходы аналого-цифровых преобразователей подключены к первому входу соответственно первого и второго цифровых дискриминаторов, вторые входы которых объединены и подключены к выходу генератора псевдослучайных чисел, выход первого дискриминатора соединен входом сдвиг;а первого регистра сдвига ;у выход второго цифрового дискриминатора соединен с информационным входом запоминающей  чейки, кроме того, выход второто аналого-цифрового преобразовател  соединен с первым входом третьего цифрового дискриминатора, второй вхо которого соединен с выходом счетчика, выход третьего дискриминатора соединен с входом сдвига второго регистра сдЬига, управл ющий вход которого соед нен с первым, управл ющим выходом син хронизатора, а выход второго регистра сдвига подключен к информационному (рходу коммутатора, управл ющий вход ко торого соединен с третьим управл ющим выходом синхронизатора, выход коммутатора подключен к первому информационному входу матричного дешифратора, второй информационный вход которого соединен с выходом первого аналого-цифрового преобразовател . На чертеже приведена структурна  схема многоканального статистического анализатора. Входы 1 и 2 анализатора  вл ютс  входами аналого-цифровых преобразователей 3 и 4. Выход первого аналогоцифрового преобразовател  3 подключен к первым входам матричного дешифратора 5 и первого цифрового дискриминатора 6, выход которого соединен с входом первой го регистра 7 сдвига. Выход второго аналого-цифрового , преобразовател  подключен к первым входам второго и третьего цифровых дискриминаторов 8 и 9, выходы которых подключены соответственно KD входу запоминающей  чейки 10 и ко входу втфого регистра 11 сдвига . Ко вторым входам первого и второго дискриминаторов 6 и 8 подключен выход генератора 12 псевдослучайных чисел, Ко второму входу третьего дискримина ,тора 9 подключен выход счетчика 1.3, вход которого соединен с выходом 14 синхронизатора 15. Второй вход матричного дешифратора 5 подключен к выходу второго регистра 11 сдвига через коммутатор 16, управл ющий вход которого соединен с - Третьим-j- выходом 17 синхронизатора-15 . Первый выход 18 синхронизатора 15 подключен к управл ющим входам преобразователей 3 и 4, регистров 7 и 11 сдвига и запоминающей  чейки 10, выход подключен к первому входу всех дешифраторов 19 соответстви , второй вход которых соединен с соответствующим выходом первого регистра 7 сдвига, выход подключен к соответствующему накопителю 20. К параллельным входам первого регистра 7 сдвига подключены соответствзгющие выходы матричного дешифратора 5. Устройство работает в п ти режимах. Первый режим - вычисление оценок коррел ционных функций в реальном масштабе времени по знаковому методу с лрименением вспомогательных сигналов. Вычисление оценок коррел ционных функций осуществл етс  параллельно за Ы циклов (где N -объем использованной ш.7борки). Период следовани  импульсов на вых1эде 18 синхронизатора 15 равен шагу задержки At. Регистр 7 сдвига работает в режиме псюлеповательного сдвига информашш поступающей с выхода первого цифрового дискриминатора 6. На входы 1 и 2 подаютс  исследуем случайные сигналы Х ( t ) и У (t ), которые преобразуютЬ  в двоичный код аналого-цифровыми преобразовател ми 3 и 4j Цифровые дискриминаторы 6 и 8сравнивают коды, выдаваемые преобразовател ми 3 и 4, с кодами, поступающими от генератора 12 псевдослучайных чисел. Цифровые дискриминаторы 6 и 8 выдают логическую единицу, если код входного сигнала больше кода вспомогательного сигнала, и логический ноль в противном случае. Двоична  последовательность с выхода цифрового дискриминатора 6 задерживаетс  регистром 7 сд га и подаетс  на один из входов соотве ствующего дешифратора 19 соответстви  на вторые входы которых подаетс  двои на  1последовательность, с выхода цифрового дискриминатора 8 через запоминаю щую  чейку 10, На выходе накопителей 20 в виде к точек (к-число разр дов регистра-7 сдвига, равное числу интервалов квантовани  преобразователи З), равносто5пдих вдоль а згумента с шагом i получаем оценку коррел 1шонной функции RXV Второй режим - вычисление оценок и тегрального закона распределений Р(х) случайного процесса х( t ). Вычисление оценок Г (х) осуществл ет с  параллельно за N циклов. Регистр 7 сдвига работает в режиме параллельной записи, а запоминающа   чейка 1О (три гер) и регистр 11 сдвига установлены в единичное состо ние, которое не мен етс  в течение процесса измерени  Р(х). Оценка-F(x) получаетс  на выходе накопителей 20 в виде (п -число разр дов а алог(41ифров6гопре обра -... -зовател ; точек, равноотсто щих вдоль оси аргумента с шагом АХ , равного уровню квантовани  преобразователей 3. Получение-F(xj) на выходе v -го нако- пител  группы 20 обеспечиваетс  за сче работы дешифратора 5 в соответствии с соотношением :/1 npH)t(iW Т Oppvv ДРУГИИ XW При этом на соответствующем выходе д шифратора 5 получаетс  единичный сигнал в соответствующий разр д регистра сдвига и через соответствующий дешифратор 19 соответстви  - в соответствующий накопитель 20, Таким образом, на выходе накопителей 20 после Ы циклов усреднени  будет получена оценка 2 Р точек интегрального закона распределени  F (х). Третий вычисление оценок дифференциального закона распределени  W(x) Зтучайного процесса х{ t ). Данный режим отличаетс  от предыдущего работой матричного дешифратора 5, который в данном случае работает в соответствии с соотношением . (AnpHX.-f.x(t)...f о ПРИ ДРУГИИ x(t) На выходе накопителей 2О после N циклов усреднени  будет получена оценка 2 К точек дифференциального распределени  W (х). Четвертый режим - вычисление оценсж интегрального двумерного aaicoHa распределени  F(x;y; t ) случай1Ш1х процессов х( ) и у( I ). Оценка Г(х;у; т ) получаетс  на выходах накопителей 20 в виде оценок 2 К точек сечени  по Х пои . V-y, i const,C((-H) const, гне ,l,2,....„, () - состо ние счетчика 13; V 0,1,2, Q номер разр да регистра 11 сдвига. Период д1 следовани  импульсов на выходе 14 синхронизатора 15 paBeii .., где 6 - врем  регистрации всех точек оценки с выходов накопителей 20 и установка их в исходное состо ние. Период Д.- следовани  импульсов с выхода 17 синхронизатора 15 .равен , Вычисление оценок Т ) осуществл етс  в (9 +1) этапов, в каждом из которых находитс  оценка F(x;y; t ) при всех значени х х и при одном конкретном значении tr t о. 1 измен ющемс  ступенчато с шагом дт:. Переход от одного этапа к другому, т.е. изменение аргумента , осуществл етс  автоматически , с помощью коммутатора 16, импульсами с выхода 17 синхронизатора 15, Регистр 11 сдвига и р;оммутатор 16 позвол ют измен ть Т; в пределах от О до ёд с шагом ut . Каждый этап состоит из К подэтапов-, в каждом из которых находитс  оценка f {х;у; f ) параллельно К точек, отсто щих равномерно вдоль оси х через ЛХ., npnV V -cons-l jT -c -con-bl Дрце УК - значение коаа входного сигнала V ( i ) при состо нии счетчика 13), Перехоп от одного подэтапа к другому , т.е. изменение уровн  анализа v осуществл етс  импульсами с выхода 14 синхронизатора 15, Каждый поцэтап .состоит из Н циклов , совпадающих по длительности с циклами вычислени  коррел ционных функций. В каждом цикле в дешифрирующую матрицу 5 преобразовател  3 подаетс  код сигнала X ( t ). Вход матрицы 5 открываетс  сигналом с выхода цифрового дискриминатора 9, который работает в таком же режиме, что и дешифратор 5. Уровень срабатывани - дискриминатора 9 задаетс  счетчиком 13. Матричный дешифратор 5 и дискриминатор 9 работают в соответствии с соот ношением аналогичным второму режиму. За Н циклов вычисл етс  оценка F (х;у; t ) интегрального двумерного закона распределени  случайных сигналов х( ) и У ( t ) в виде К точек, равноотсто щих по аргументу Л с шагом дх при У-Уц,с-(к-л)дг. Все же сечени  оце11ки Г(х;у; t ) получаютс  последовательно за врем  (N-u-c-v0).Q.K П тый режим - вычисление оценок дифференциального двумерного закона ра пределени  W (х;у; t: ) случайных, процессов X { t ) и V (А ). Данный режим отличаетс  от прецыду щего тем, что дешифратор 5 и дискрими натор 9 работают в соответствии с соо ношением аналогичным третьему режиму .. Таким образом, данный анализатор требует меньших аппаратурных затрат, так как дл  измерени  нескольких характеристик случайных процессов используетс  одна группа накопителей, а также уменьшаетс  число счетчиков и э ментов И. Аналоговые схемы задаьш  уровн  анализа и получени  сигналов сравнени  заменены цифровыми, что повысило надежность устройства и позвол ет использовать современную элемент ную базу на ИС. В каждом цикле одновременно измер етс  К точек характеристики случайного процесса, что увеличивает быстродействие устройства и позвол ет производить вычислени  в реальном масштабе времени. Устройство также обеспечивает автоматическое изменение аргумента t при измерении двумерных законов распределени , что также повышает быстродействие устройства и его нiaдeжнocть. Ожидаемый экономический эффект от использовани  предлагаем ого изобретени  может быть вычислен путем определени  объема сокращаемого оборудовани , определ етс  путем сопоставительного анализа предлагаемого и извесгного устройств и его примерной стоимости . Дополнительное оборудование, вводимое в предлагаемое устройство, по своему объему примерно равно оборудованию входной части известного анализатори . При вычислении 64 точек случайной функции объем сокращаемого оборудовани  равен 128-схемам совпадени  ( 16 схем 133ЛАЗ и 22 схемы 133ЛА4) и 128 накопител м (примерно 256 схем 133ИЕ5), что составл ет в стоимостном выражении примерно 1600 руб. Таким образом, ожидаемый экономический эффект на один анализатор составл ет 1600 руб., при этом предлагаемое устройство имеет большое быстродействие и высокую надежность работы. Формула изобретени  Многоканальный статистический анализатор , содержащий матричный дешифратор , синхронизатор, первый управл ющий выход которого подключен к управл ющим входам запоминающей  чейки и пер во ,гЬ регистра сдвига, разр дные выходы которого через дешифраторы соответстви  соединены с разр дными накопител ми , выход запоминающей  чейки соединен с управл ющим входом дешифраторов соответстви , второй управл ющий выход синхронизатора соединен с входом счетчика, отличающийс  тем, что, с целью сокращени  оборудовани  и повышени  быстродействи  анализатора, в него введены три цифровых дискриминатора , генератор псевдослучайных чисел, коммутатор, второй регистр сдвига и два аналого-цифровых преобразовател , информационные входы которых  вл ютс  соответствующими входами анализатора, а управл ющие подключены к первому jmравл юшему выходу синхронизатора, выходы аналого-цифровых преобразователей подключены к первому входу соответственно первого и второго Цифровых дискриминаторов , вторые входы которых объе