SU471567A1

SU471567A1 - Автоматический измеритель времени задержки

Info

Publication number: SU471567A1
Application number: SU1808172A
Authority: SU
Inventors: Валерий Олегович Чернышев; Яков Леонтьевич Мельцев
Original assignee: Минский радиотехнический институт
Priority date: 1972-07-10
Filing date: 1972-07-10
Publication date: 1975-05-25

Description

I

Изобретение относитс к измерител м вре; мени задержки стробируемых следующих пачками импульсных сигналов и может найти применение в радиолокации, гидролокации и других област х техники.

Известно устройство автоматического обнаружени сигналов, следующих пачками, с использованием цифровых накопителей, включающее регистр сдвига, генератор масщтабных импульсов временной дискретизации сигналов, схему совпадени и формировани импульсов, пороговое устройство, цифровые накопители и другие блоки.

Указанное устройство может примен тьс дл измерени времени задержки отраженных от цели импульсов пачки по отнощению к зондирующим импульсам, а также при измерении времени задержки предварительно стробируемых следующих пачками сигналов.

Однако такое устройство сложно по конструкции и громоздко.

Дл упрощени устройства в него введены генератор стробирующих импульсов, схема совпадени , два цифровых интегратора с тернарным кодированием приращений и блок управлени цифровыми интеграторами, причем выход генератора масщтабных импульсов св зан с у-входом первого цифрового интегратора и с импульсным входом схемы совпадени , потенциальный вход которой соединен с выходом

генератора стробирующих импульсов, а выход - с одним из входов схемы совпадени и формировани импульсов, второй вход которой соединен с выходом порогового устройства, а выход св зан с х-входом первого цифрового интегратора, соединенного своим выходом с у-входом второго интегратора. Благодар этому процессы многоканального накоплени и вычислени сигнала рассогласовани происход т одновременно.

На фиг. 1 изображена схема предложенного устройства; на фиг. 2 - диаграммы напр жений , по сн ющие работу блоков устройства.

Устройство (см. фиг. 1) содержит генератор I стробирующих импульсов; генератор 2 масщтабных импульсов; схему 3 совпадени , потенциальный вход которой соединен с генератором 1, а импульсный вход - с генератором 2; пороговое устройство 4, соединенное с одним из входов схемы 5 совпадени и формировани импульсов, второй вход которой соединен с выходом схемы 3; два цифровых интегратора 6 и 7 с тернарным кодированием приращений и блок 8 управлени цифровыми интеграторами .

Генератор 1 выдает стробы (см. фиг. 26), селектирующие отраженные сигналы пачки по времени задержки. Момент запуска генератора 2 масщтабных импульсов совпадает с моментом начала первого (или последующих) зондирующих импульсов пачки (см. фиг. 2в). Импульсы генератора 2, следующие с периодом А (см. фиг. 2в), поступают на импульсный вход схемы 3 совпадени , на второй вход которой подаетс напр жение стробов с генератора 1. Импульсы генератора 2 подаютс также на у-вход цифрового интегратора 6, игра роль единичных приращений времени вида где k - коэффициент пропорциональности . Отраженные сигналы пачки импульсов, представл ющие смесь полезных сигналов и помех (см. фиг. 2д), поступают на вход порогового устройства 4. Сигналы, превысившие порог (см. фиг. 2д), подаютс на вход схемы 5 совпадени и формировани импульсов, на второй вход которой поступают стробированные масштабные импульсы (см. фиг. 2г). Если в момент начала масштабного импульса напр жение отраженного сигнала превышает пороговый уровень, схема 5 генерирует единичный импульс стандартной амплитуды и длительности (см. фиг. 2е). Полученные таким образом стандартные импульсы поступают на х-вход цифрового интегратора 6, игра роль положительных единичных приращений независимой переменной интегратора. В у-регистр цифрового интегратора 6 предварительно записываетс из блока 8 управлени магнитный код числа йгоп, где Топ - опорное значение времени задержки, соответствующее положению центров стробирующих импульсов (см. фнг. 26). Так ка на у-вход интегратора 6 поступают приращени kfs.t с генератора 2, в регистре интегратора 6 посто нно находитс код опорного напр жени пилообразной формы k( - Топ) (см. фиг. 2л). Стандартные импульсы , поступающие па х-вход интегратора 6, вызывают по вление на выходе этого интегратора импульсов переполнени вида , О,-1 (см. фиг. 2з), которые подаютс на у-вход интегратора 7, суммируютс в у-регистре этого интегратора (см. фиг. 2и), образу код, иропорциональный сигналу рассогласовани - Топ. где То - истинное значение времени задержки. Введение устройства в режим слежени осуществл етс замыканием дополнительно введенной в него цени обратной св зи, котора может быть реализована с использованием известных средств, например, на цифровых интеграторах. Предмет изобретени Автоматический измеритель времени задержки стробируемых импульсных сигналов, следующих пачками, при бинарном квантовании входных сигналов, содержащий генератор масщтабных импульсов, пороговое устройство, схему совпадени и формированн импульсов, отличающийс тем, что, с целью упрощени устройства, в него введены генератор стробирующих импульсов, схема совпадени , два цифровых интегратора с тернарным кодированием приращений и блок управлени цифровыми интеграторами, причем выход генератора масштабных импульсов св зан с у-входом первого цифрового интегратора и с импульсным входом схемы совпадени , потенциальный вход которой соединен с выходом генератора стробирующих импульсов, а выход - с одним из входов схемы совпадени и формировани импульсов, второй вход которой соединен с выходом порогового устройства, а выход св зан с х-входом первого цифрового интегратора , соединенного своим выходом с у-входом второго иитегратора.

«/7

fpus 7

а

и

п