SU1108463A1 - Устройство дл определени взаимной коррел ционной функции - Google Patents

Abstract

УСТРОЙСТВО ДЛЯ ОПРЕДЕЛЕНИЯ ВЗАИМНОЙ КОРРЕЛЯЦИОННОЙ ФУНКЦИИ, содержащее первый аналого-цифровой .преобразователь, информационный вход которого  вл етс  первым входом уст .ройства, а выходы подключены к соответствующим информационн в { входам первого регистра, разр дные выходы которого подключены к первым входам соответствующих блоков умножени  первой группы, вторые входы которых объединены и подключены к выходу второго аналого-цифрового преобразовател , информационный вход которого  вл етс  вторым входом устройства, а управл ю1ЦИЙ вход объединен с управл ющими входами первого аналого-цифрового преобразовател  и первого регистра, и подключен к первому выходу первого генератора тактовых импульсов, выходы блоков умножени  первой группы под-, ключены к nepBbiM. входам соответствующих элементов И перйой группы, выходы которых соединены с информационными входами соответствующих блоков усреднени  первой группы, вхо ,ды элементов И первой группы объединены и подключены к второму выходу первого генератора тактовых импульсов, выходы блоков усреднени  первой группы соединены с первыми входами соответствующих элементов И второй группы , а управл ющие входы блоков усреднени  первой группы объединены и подк .гаочены к выходу первого элемента задержки , вторые входы элементов И второй группы объединены и подключены к выходу первого формировател  импульсов , а выходы элементов И второй группы через соответствующие блоки пам ти первой группы соединены с первыми входами соответствующих элементов И третьей группы, вторые входы которых подключены к соответствую (Л щим выходам первого дешифратора, выходы элементов И третьей группы соединены с соответствующими входами первого элемента ИЛИ, выход которого соединен с первьми входами элементов И четвертой группы, вторые входы которых объединены с входами соответствующих элементов задержки перэо вой группы и подключены к соответствующим выходам второго дешифратора, 35 выходы элементов И четвертой группы со подключены через соответствующие блоки усреднени  второй группы к первым входам соответствующих элементов И п той группы, вторые входы которых подключены к выходам соответствующих элементов задержки первой группы, выходы элементов И п той группы соединены с соответствующими входами второго элемента ШШ, выход которого  вл етс  первым выходом устройства, третий выход первого генератора тактовых импульсов через последовательно .соединенные первый счетчик и первый

Description

формирователь импульсов соединен с входом первого элемента задержки, единичный вход триггера соединен с выходом первого формировател  импульсов , а нулевой вход подключен к выходу второго формировател  импульсов , выход триггера соединен с первым входом первого элемента И, второй вход которого подключен к выходу второго генератора тактовых импульсов , выход первого элемента И соединен с тактовыми входами второго и третьего счетчиков, разр дные выходы второго счетчика соединены с соответствующими входами первого дешифратора , а разр дные входь начальной установки подключены к выходам Соответствующих элементов И шестой группы, выход переноса второго счетчика через последовательно соединенные третий формирователь импульсов и второй элемент задержки соединен с первыми входами элементов И шестой группы, вторые входы которых подключены к соответствующим выходам блока посто нной пам ти, адресные входы которого подключены к соответствующи разр дным выходам четвертого счетчика , тактовый вход которого подключен к выходу третьего формировател  импульсов , входы второго дешифратора подключены к соответствующим разр дным выходам третьего счетчика, выход переноса которого соединен с входом второго формировател  импульсов, отличающе е с  тем, что, с целью повышени  точности и упрощени  устройства, в него введены третий и четвертый аналого-цифровые преобразователи, первый и второй фильтры, второй, третий, четвертый и п тый регистры, втора  группа блоков умножени , седьма , восьма , дев та , дес та  и одиннадцата  группы элементов И, треть  и четверта  группы блоков усреднени , втора  и треть  группы элементов, задержки, втора  группа блоков пам ти, третий и четвертый элементы ИЛИ, п тый и шестой счетчики, третий и четвертый дешифраторы, четвертый формирователь импульсов, второй элемент И, сз матор , элемент НЕ, блок сравнени , причем входы первого и второго фильтров ,соответственно соединены с входами первого и второго аналого-цифровых преобразователей, а выходы соответственно соединены с информационными

входами третьего и четвертого аналого-цифровых преобразователей, выходы которых соответственно соединены с информационными входами второго регистра и первыми входами блоков умножени  второй группы, управл ющие входы третьего и четвертого аналогоцифровых преобразователей и второго регистра объединены и подключены к первому выходу первого генератора тактовых импульсов, разр дные выходы второго регистра соединены с вторыми входами соответствующих блоков умножени  второй группы, выходы которых соединены с первыми входами соответствующих элементов И седьмой группы, вторые входы объединены и подключены к второму выходу первого генератора тактовых импульсов, выходы элементов И седьмой группы соединены с информационными входами соответствующих блоков усреднени  третьей группы ,- управл ющие входы которых объединены и подключены к выходу первого элемента задержки, выходы блоков усреднени  третьей группы соединены с первыми Входами соответс.твзтощих элементов И восьмой группы, вторые входы которых объединены и подключены к выходу первого формировател , импульсов , выходы элементов И восьмой группы через соответствующие элементы задержки второй группы соединены с информационными входами соответствующих блоков пам ти второй группы, выходы которых соединены с первыми входами соответствующих элементов И дев той группы, вторые входы которых подключены к соответствующим выходам третьего дешифратора, выходы элементов И дев той группы соединены с соответствующими входами третьего элемента ИЛИ, выход которого соединен с первыми входами с;оответствзтощих элементов И дес той группы, вторые входы которых объединены с входа ми соответствующих элементов задержки третьей группы и подключены к соответствующим выходам первого дешифратора , выходы элементов И ес той группы через соответствующие . элементы задержки четвертой группы подключены к первым входам соответствующих элементов И одиннадцатой группы, вторые входы которых подклю-. чены к выходам соответствующих элементов задержки третьей группы, третьи входы элементов И дес той

группы объединены и подключены к выходу блока сравнени , выходы элементов И одиннадцатой rpyntibi соединены с соответствующими входами четвертого элемента ИЛИ, выход которого  вл етс  вторым выходом устройства, входы третьего дешифратора подключены к соответствующим разр дным выходам п того счетчика, тактовый вход которого подключен к выходу первого элемента И, тактовый вход шестого счетчика подключен к выходу переноса четвертого счетчика, разр дные выходы шестого счетчика соединены с соответствующими входами четвертого дешифратора, вьгход которого соединен с первым входом второго элемента И, второй вход которого подключен к выходу второго элемента ИЛИ, а выход соединен с информационньм входом третьего регистра и первым входом

сумматора, выход которого соединен с управл юпр1ми входами третьего и четвертого регистров, выход третьего регистра через элемент НЕ подключен к второму входу сумматора, информационные входы четвертого регистра подключены к соответствующим разр дным выходам четвертого счетчика, а выходы соединены с соответствующим информационньн входом п того регистра , управл н ций вход которого подключен к выходу четвертого формировател  импульсов, вход которого подключен к выходу переноса шестого счетчика, ,разр дные выходы п того регистра соединены с соответствующими входами первой группы входов блока сравнени , входы второй группы входов которого подключены к соответствующим выходам четвертого счетчика.

Изобретение относитс  к измерител ной и вычислительной технике и может быть использовано дл  измерени  аргу мента и значени  функции взаимной коррел ции между двум  случайными процессами, задержанными один относительно другого. Известны случаи, когда задержка между анализируемыми сигналами непре рывно измен етс , вследствие чего происходит масштабно-временное искажение принимаемых сигналов. Это при;водит к искажению форми взаимокоррел ционной функции (ВКФ), в частности к уменьшению ее максимального значени  и смещению его по оси г С1j. Чем больше врем  интегрировани  Т тем больше коррел ционна  функци  сглаживаетс  и искажаетс . Известно устройство tH, в кото;ром скомпенсировано вли ние линейного взаимного смещени  по частоте спектро принимаемых сигналов, позво л ющее увеличивать врем  интегрировани  без существенного искажени  получаемой ВКФ. Коррел ционньй анализ ведетс  между одним из исследуемых сигналов, принимаемым за опорный и другим, подвергнутым относительно первого масштабно-временному преобразованию , с коэффициентом, равным скорости изменени  задержки . Данное устройство обладает низким. быстродействием, поэтому область его применени  ограничена. Наиболее близким по технической сущности к изобретению  вл етс  устройство L23, в котором компенсаци  искажений ВКФ осуществл етс  путем обработки результатов многократного коррел ционного анализа с ограниченным в пределах каждого цикла временем интегрировани  с последующим суммированием отсчетов частной коррелограммы , полученной в предыдущем цикле , со смещенными по оси t отсчетами коррелограмм, полученных в последующих циклах. Критерием правильности / смещени  отсчетов последующих коррелограмм по оси tr  вл етс  получение наибольшей величины глобального максимума ВКФ. Устройство Содержит (2(1 + 1) каналов коррел ционной обработки , в каждом из которых происходит компенсаци  скорости изменени  задержки между исследуемыми сигналами 1JO одному из возможных линейных законов за врем  вычислени  2 « At, где N - фактор усреднени  оцен ки частной коррелограммы; Ц - количество суммирований частных оцено} ; At - временной интервал квантовани  входных сигналов. Однако в случае, когда поступающи на вход коррел ционного приемника сигналы представлены суммой гармонической и широкополосной составл ющими случайного процесса, определение глобального максимума ВКФ и соответствующего ему значени  аргумента t при помощи известного устройства ста новитс  затруднительным, а при значи тельном превышении мощности гармони ческой составл ющей над мощностью широкополосной части спектра и невоз можным. Это объ сн етс  тем, что на выходе этого устройства ВКФ вьщелитс  в виде суммы гармонического и случайного процессов. Вид этой коррелограммы определ етс  в основном гармоническим процессом и имеет осциллирующий характер, что понижает точность определени  задержки меж ду исследуемыми сигналами. Превышение амплитуды общей ВКФ в точке с ар гументом, равным искомой задержке, над остальной частью коррелограммы, а следовательно, и надежность опреде лени  задержки в рассматриваемом случае зависит от соотношени  амплитуд коррелограмм гармонического и случайного процессов. При относитель ном росте амплитуды гармонической составл ющей или уменьшении амплитуды случайной составл ющей это превышение уменьшаетс  и может достигнуть величины, не позвол ющей определить глобальньй максимум ВКФ за врем  Т. Цель изобретени  - повьш1ение точности и упрощение устройства при ана лизе сигналов, подвергнутых масштабно-временному искажению и имеющих  рко выраженную дискретную составл ю щую спектра.. Поставленна  цель достигаетс  тем что в устройство дл  определени  взаимной коррел ционной функции, содержащее первый аналого-цифровой преобразователь, информационный вход которого  вл етс  первьм входом устройства , а выходы подключены к соответствующим информационным входам . первого регистра, разр дные выходьг которого подключены к первым входам соответствующих блоков умножени  пер вой группы, вторые входы которых объ единены и подключены к выходу второго аналого-цифрового преобразовател , информационный вход которого  вл етс  вторым входом устройства, а управл ющий вход объединен с управл ющими входами первого аналого-цифрового преобразовател  и первого регистра и подключен к первому выходу первого генератора тактовых импульсов, выходы блоков умножени  первой группы подключены к первым входам соответствующих элементов И первой группы, выходы которых соединены с информационными входами соответствующих блоков усреднени  первой группы, вторые входы элементов И первой группы объединены и подключены к второму выходу первого генератора тактовых импульсов , выходы блоков усреднени  первой группы соединены с первьии входами соответствующих элементов И второй группы, а управл ющие входы блоков усреднени  первой группы объединены и подключены к выходу первого элемента задержки, вторые входы элементов И второй группы объединены и подключены к выходу первого формировател  импульсов, а выходы элементов И второй группы через соответствующие блоки пам ти первой группы соединены с первыми входами соответствующих элементов И третьей группы, вторые входы которых подключены к со ответствующим выходам первого дешифратора , выходы элементов И третьей группы соединены с соответствующими входами первого элемента РШИ, выход которого соединен с первыми входами элементов И четвертой группы, вторые входы которых объединены с входами соответствующих элементов задержки первой группы и подключены к соответствующим выходам второго дешифратора , выходы элементов И четвертой группы подключены через соответствующие блоки усреднени  второй группы к первым входам соответствующих элементов И п той группы, вторые входы которых подключены к выходам соответствующих элементов задержки первой группы, вьрсоды элементов И п той группы соединены с соответствующими входами второго элемента ИЛИ, выход которого  вл етс  первым выходом устройства, третий выход первого генератора тактовых импульсов через последовательно соединенные первый счетчик и первый формирователь импульсов соединен с входом первого элемента задержки, единичный вход триггера соединен с выходом первого формировател  импульсов, а нулевой вход подключен к выходу второго формировател  импульсов, выход триггера соединен с первым входом первого элемента И, второй вход которого под ключен к выходу второго генератора тактовых импульсов, выход первого элемента И соединен с тактовыми входами второго и третьего счетчиков, разр дные выходы второго счетчика соединены с соответствующими входами первого дешифратора, .а разр дные вхо ды начальнЬй установки подключены к выходам соответствующих элементов И шестой группы, выход переноса втор9 го счетчика через последовательно соединенные третий формирователь импульсов и второй элемент задержки соединен с первыми входами элементов И шестой группы, вторые входы ко торых подключены к соответствующим выходам блока посто нной пам ти, адресные входы которого подключены к соответствующим разр дным выходам четвертого счетчика, тактовый вход которого подключен к выходу третьего формировател  импульсов, входы второ го дешифратора подключены к соответ ствующим разр дным выходам третьего счетчика, выход переноса которого соединен с входом второго формировател  импульсов, введены третий и чет вертый аналого-цифровые преобразователи , первый и второй фильтры, второй , третий, четвертый и п тый регистры , втора  группа блоков умножени , седьма , восьма , дев та , дес  та  и одиннадцата  группы элементов И, треть  и четверта  группы бло ков усреднени , втора  и треть  груп пы элементов задержки, втора  группа блоков пам ти, третий и четвертый элементы ИЛИ, п тый и шестой счетчики , третий и четвертый дешифраторы, четвертый формирователь импульсов, второй элемент И, сумматор, элемент НЕ, блок сравнени , причем .входы первого и второго фильтров соответственно соединены с входами перво го и второго аналого-цифровых преобразователей , а выходы соответственно соединены с информационньми входа - - .. . ми третьего и четвертого аналого-циф ровых преобразовате;1ей, выходы которых соответственно соединены с инфор мационными входами второго регистра И первыми входами блоков умножени  второй группы, управл ющие входы третьего и четвертого аналого-цифровых преобразователей и второго регистра объединены и подключены к первому выходу первого генератора тактовых импульсов, разр дные выходы второго регистра соединены с вторыми входами соответствующих блоков умножени  второй группы, выходы которых соединены с первыми входами соответствующих элементов И седьмой группы, вторые входы объединеныи подключены к второму выходу первого генератора тактовых импульсов, выходы элементов И седьмой группы соединены с информационными входами соответствующих блоков усреднени  третьей группы, управл ющие входы которых объединены и подключены к выходу первого элемента задержки, выходы блоков усреднени  третьей группы соединены с первьми входами соответствующих элементов И восьмой группы, вторые входы которых объединены и подключены к выходу первого формировател  импульсов, выходы элементов. И восьмой группы через соответствующие элементы задержки второй группы соединены с информационными входами соответстуующих блоков пам ти второй группы, выходы которых соединены с первыми входами соответствующих элементов И дев той группы, вторые входы которых подключены к соответствующим выходам третьего дешифратора , выходы элементов И дев той группы соединены с соответствующими входами третьего элемента РШИ, выход которого соединен с первыми входами соответствующих элементов И дес той группы, вторые входы которых объединены с входами соответствующих элементов задержки третьей группы и подключены к соответствующим выходам первого дешифратора, выходы элементов И дес той группы через соответствующие элементы задержки четвертой группы подключены к первым входам соответствующих элементов И одиннадцатой группы, вторые входы которых подключены к выходам соответствующих элементов задержки третьей группы, третьи входы элементов И дес той группы объединены и подключены к выходу блока сравнеии , выходы элемен« mrf «.-..-- у , ftr«v ii It тов И одиннадцатой группы соединены с соответствующими входами четвертого ИЛИ, выход которого  вл етс  вторым выходом устройства, входы третьего дешифратора подключены к со ответствующим разр дным выходам п то го счетчика, тактовый вход которого подключен к выходу первого элемента И, тактовый вход шестого счетчика подключен к выходу переноса четвертого счетчика, разр дные выходы шестого счетчика соединены с соответ ствующими входами четвертого дещифратора , выход которого соединен с первым входом второго элемента И, второй вход которого подключен к выходу второго элемента ИЛИ, а выход соединен с информационным входом тре тьего регистра и первым входом сумматора , выход которого .соединен с управл ющими входами третьего и четвертого регистров, выход третьего регистра через элемент НЕ подключен к второму входу сумматора, информационные входы четвертого регистра по ключены к соответствующим разр дным выходам четвертого счетчика, а выходы соединены с соответствующими информационными входами п того регист ра, управл ющий вход которого подклю чен к выходу четвертого формировател импульсов, вход которого подключен к выходу переноса щестого счетчика, разр дные выходы п того регистра сое динены с соответствующими входами первой группы входов блока сравнени  входы второй группы входов которого подключены к соответствующим выходам четвертого счетчика. На чертеже представлена блок-схем ;устройства. Предлагаемое устройство содержит п-ра р дный аналого-цифровой npeo6pa зователь (АЦП) 1,подключенный входом к выходу первого источника сигнала i ч (i ), р-разр дный АЦП 2, подключенный входом к выходу второго источник сигналов u(i),nnn -разр дный первый регистр 3, содержащий ПН1-разр дных  чеек, пк -разр дных блоков 4 умноже ни  первой группы, первую группу эле ментов И 5, первую группу блоков 6 усреднени , вторую группу элементов И 7, первз группу блоков 8 пам  ти третью группу элементов И 9, пер вый элемент ИЛИ 10, первьй генератор 11 тактовых импульсов, первый счетчик Т2, первый формирователь 13 импульсов, триггер 14, элемент И 15, второй генератор 16 тактовых импульсов , второй счетчик 17, первый дешифратор 18, первый элемент 19 задержки , четвертую 20, п тую 21 и шестую 22 группы элементов И, вторую группу блоков 23 усреднени , второйэлемент ШВ-1 24, третий 25 и четвертый 26 счетчики, второй 27 и третий 28 формирователи импульсов, второй дешифратор 29, второй элемент 30 задержки, блок 31 посто нной пам ти, группу элементов 32 задержки, причем каждый из выходов АЦП 1 подключен к входу соответствующей  чейки регистра 3, выходы одноименных разр дов регистров 3 подключены к соответствующим входам соответствующих блоков 4 умножени  первой группы, другие входы которых поразр дно объединены и подключены к выходам АЦП 2, выход каждого блока 4 умножени  первой группы подключен к первому входу соответствующего элемента И 5 первой группы, вых.оды которых соединены с информационными входами соответствующих блоков 6 усреднени  первой группы, выходы которых подключены к первым входам элементов И 7 второй группы, выходы которых подключены к первым входам элементов И 9, третьей группы, выходы которых подключены к соответствующим входам первого элемента ИЛИ 10; управл ющие входы регистров 3 и АЦП 1 и 2 объединены и подключены к первому выходу первого генератора 11 тактовых импульсов, второй выход которого соединен с вторыми входами элементов И 5, а третий выход генератора 11 тактовых импульсов подключен к ВХ.ОДУ счетчика 12, выход которого через первый формирователь 13 импульсов соединен с вторыми входами элементов И 7 второй группы , с единичным входом триггера 14 и через элемент 19 задержки с управ-. .л ющими входами блоков 6 усреднени  первой группы, а выход триггера 14 подключен к первому входу элемента И 15, второй вход которого подключен к выходу второго генератора 16 тактовых импульсов, а выход - к тактовому входу второго счетчика 17, разр дные выхода которого через первый дешифратор 18 соединены с вторыми входами элементов И 9 третьей группы; первые входы элементов И 20 четвертой группы подключены к выходу первого элемента ШШ 10, выходы элементов И 20 через соответствующие блоки 23 усреднени  второй группы подключены к первым входам элементов И 21 п той группы, выходы которых соединены с входами второго элемента ИЛИ 24; выход элемента И 15 подключен к тактовому входу третьего счетчика 25, разр дные выходы которого через второй дешифратор 29 соединены с вторыми входами элементов И 20 четвертой группы и через элементы 32 задержки первой группы с вторыми входами элементов И 21 п той группы, а выход переноса третьего счетчика 25 через второй формирователь 27 импульсов подключен к нуле вому входу триггера 14; выход перено са второго счетчика 17 через третий формирователь 28 импульсов подключен к так-товому входу четвертого счетчика 26, разр дные входы которого соединены с адресными входами блока 31 посто нной пам ти, каждый из выходов которого,подключен к первому входу соответствующего элемента И 22 шесто группы, выход каждого из которых сое динен с входом начальной установки соответствующего разр да второго счетчика 17; вторые входы элементов И 22 шестой группы объединены и подключены к выходу третьего форми ровател  28 импульсов через второй элемент 30 задержки. Устройство содержит также первый 33 и второй 34 фильтры, третий И -разр дньй 35 и четвертый h-разр дный 36 АЦП, входы которых через фильтры 33 и 34 соединены соответственно с первым и вторым входами устройства , mn -разр дный второй регистр 37 ,т- -разр дные блоки 38 умно жени  второй группы, седьмую группу элементов И 39, третью группу блоков АО усреднени , восьмую группу элементов И 41, вторую группу элемен тов 42 задержки, вторую группу блоков 43 пам ти, дев тую группу элемен тов И 44, третий элемент ИЛИ 45, п тый счетчик 46, третий, дешифратор 47 шестой счетчик 48, четвертый дешифра тор 49, четвертый формирователь 50 импульсов, второй элемент И 51, третий регистр 52, элемент НЕ 53,. сумма тор 54, четвертый 55 и п тый 56 регистры, блок 57 сравнени , дес тую группу элементов И 58, третью группу элементов 59 задержки, четвертую группу элементов 60 задержки, одиннадцатую группу элементов И 61, четвертый элемент ИЛИ 62, причем выходы третьего 35 АЦП подключены к соответствующим входам второго регистра 37 задержки, разр дные выходы которого подключены к первым входам соответствующих блоков 38 умножени  второй группы, вторые входы которых объединены и подключены к выходу четвертого 36 АЦП; выходы блоков 38 умножени  второй группы подключены к первым входам соответствующих элементов И 39 седьмой группы, вторые входы которых объединены и подключены к второму выходу первого генератора 11 тактовых импульсов , а выходы соединены с информационными входами соответствующих блоков 40 усреднени  третьей группы, управл ющие входы которых объединены и подключены к выходу первого элемента 19 задержки, а выходы - к первым входам элементов И 41 восьмой группы, вторые входы которых объединены и соединены с выходом первого формировател  13 импульсов, а выходы подключены к соответствующим входам элементов 42 задержки второй группы, выход каждого из которых подключен к информационньм входам соответствующих блоков 43 пам ти второй группы , выход каждого из которых соединен с соответствующими первыми входами элементов И 44 дев той группы, выходы которых подключены к соответствующим входам третьего элемента ИЛИ 45; управл ющие входы второго регистра 37, третьего 35 и четвертого 36 АЦП объединены и подключены к первому выходу первого генератора тактовьгх импульсов; выход переноса четвертого счетчика 26 подключен к тактовому входу шестого счетчика 48, разр дные выходы которого подключены к соответствующим входам четвертого дешифратора 49, выход которого соединен с первым входом второго элемента И 51, второй вход которого подключен к выходу второго элемента ИЛИ 24, а выход - к информационному входу третьего регистра 52, выход которого соединен с входом элемента НЕ 53, выход которого подключен к соответствуюп(ему входу сумматора 54, другой вход которого подключен к выходу второго элемента И 51, а выход сумматора 54 соединен с управл ющим входом третьего регистра 52, вход четвертого формировател  50 импульсов подключен к выходу переноса шестого счетчика 48, а выход  вл етс  управл ющим входом п того регистра 56, информационные входы которого соединены с соответствующими разр дными выходами четвертого счетчика 26, тактовый вход счетчика 46 подключен к выходу первого элемента И 15, а разр дные выходы соединены с соответствзпощими входами третье го дешифратора 47, выходы которого подключены к вторым входам соответствующих элементов И 44 дев той груп пы; входы первой группы входов блока 57 сравнени  подключены к соответствующим разр дным выходам п того регистра 56, входы второй группы, входы блока 57 сравнени  соединены с соответствующими разр дными выхода ми четвертого счетчика 26, а выход подключен к соответствзпощему входу каждого из элементов И 58 дес той группы, другие входы которых объединены и подключены к выходу третьего элемента ИЛИ 45, а последние входы соединены с соответствующими разр дными выходами первого дешифратора 18 выход каждого из элементов И 58 дес той группы подключен к входу Соответствующего блока 60 усреднени  четвертой группы, выход каждого из которых соединен с первым входом соответствующего элемента И из элементов И. 61 одиннадцатой группы, второй вход из которых подключен к выходу соответствующего элемейта 59 задержки третьей группы, входы каждого из которых соединены с соответствующими разр дными выходами первого дешифратора 18; выходы каждого из элементов И 61 одиннадцатой группы подключены к соответствующим входам четвертого элемента ИЛИ 62. Принцип работы предпагаемого устройства заключаетс  в следующем. За врем  одного цикла T N -5ut в .устройстве вычисл етс  2. частных оценок, получаемых в результате крат ковременного коррел ционного анализа между сигналами, представленными суммой гармонического и случайного процессов. Определение каждой частной оценки в устройстве происходит с фактором усреднени  таким, что вьгаолн е.тс  условие С2 где - максимальна  ожидаема скорость изменени  задержки; а - посто нна  напер(д задан на  величина. За врем  определени  одной частной оценки N/1 At задержка между входг ными сигналами очевидно может изменитьс  на величину, не превышающую а-At, т.е. кажда  следующа  частна  оценка может быть смещена относительно предыдущей по оси i на интервал , по абсолютной величине не превышающей а -л t. Реализу  при усреднении частных оценок различные варианты смещений каждой последующей оценки относительно предьщущей, устройство одновременно строит несколько моделей компенсации изменени  задержки между входными сигналами. Полага , что за врем  одного цикла скорость изменени  задержки остаетс  посто нной , на первом выходе устройства в конце цикла вычислени  можно получить (2&+1) результирующих коррелограмм , кажда  из которых отвечает определенной модели линейной скорости изменени  задержки Vt, наход щейс  в интервале C-Vttnqy ; (. Если за врем  одного цикла задержка между входными сигналами изменилась на величину iAt, где i принимает значение от -t до +С , то скорость изменени  задержки за это врем  составит , тогда i-  результирующа  коррелограмма, состо ща  из суммы гармонического и случайного процессов, будет иметь большую амплитуду косинусоиды, чем иные результирующие коррелограммы. По окончании каждого цикла происходит определение и запоминание закона, по которому происходило вычисление данной коррелограммы . В следующем цикле в многоканальной части устройства проис- , ходит вычисление следующих (2G+1) результирующих коррелограмм входных ; сигналов и определение нового значени  скорости изменени  задержки,„а в одноканальной части вычисл ютс  частных оценок коррелограммы между задержанными за врем  одногоцикла входными сигналами с вырезанной дискретной составл ющей спектра, которые суммируютс  по закону, определенному в предыдущем цикле в многоканальной части устройства. Таким образом, по окончании каждого цикла в устройстве определ етс  закон изменени  задержки, по которому в еледующем цикле происходит усреднение частных оценок в его. одноканальной части. Процесс накоплени  продолжаетс  до тех пор, пока на выходе одйоканальной части устройства не вцпелитс  коррелограмма, у которой ВКФ имеет глобальный максимум. Устройство работает следующим образом. Сигнал x(t) поступает на вход АЦП 1 и в момент поступлени  импульса с первого выхода генератора 11 тактовых импульсов преобразуетс  в соответствующий ivi-разр дны двоичный код, который поступает на входы регистров 3, выполн ющих функцию цифровой линии задержки. Длина каждого из VYI регистров 3 опре дел етс  требуемой задержкой и коли чество частных оценок (i , At .где Туутду. требуемое врем  задержки. По мере поступлени  каждого ново го импульса с первого выхода генера тора 11 тактовых импульсов (ГТИ) ко ды входного сигнала продвигаютс  вправо по  чейкам регистра 3. Отсче ты сигнала с выхода каждой  чейки регистра 3 поступают на первые входы соответствующего блока 4 умножени . На вторые входы блока 4 умноже ни  поступает код сигнала y(t) с выхода второго .АЦП 2. Синхронное поступление кодов с выхода АЦП 1 обеспечиваетс  управл ющими импульсами , формируемыми ГТИ 11. На выходе к,-го блока 4 умножени  формирует код, равный произведению x(t-HAt)y (t), где A.t - период следовани  сдвигающих импульсов. Код произведени  синхронно с так товыми импульсами, вырабатываемыми на втором выходе ГТИ 11, передаетс  через К-й элемен - И 5 на соответствующий блок 6 усреднени . Усреднени элементарных произведений в каждом блоке 6 усреднени  продолжаетс  до тех пор, пока не возникнет сигнал переполнени  счетчика 12 с выхода переноса на выходе формировател  13 импульсов. Емкость счетчика 12 равна выбран ному дл  частной оценки фактору усреднени  Ни С возникновением импульса переполнени  счетчика 12 на выходе формировател  13 импульсов о крываютс  элементы И 7, и результат усреднени , сформировавшиес  в блоках 6 усреднени , зашсыпаютс  в бл ки 8 пам ти. При этом блоки 6 усреднени  обнул ютс  с задержкой, определ емой элементом 19 задержки. В течение следующих NI импульсов, поступающих с третьего выхода генератора 11 тактовых импульсов, происходит вычисление следующей частной оценки и т.д. Работа накопител  частных оценок многоканальной части аналогична работе накопител  устройства Е21. ;В блоке 31 посто нной пам ти хранитс  программа изменени  значени  скорости изменени  задержки, а команды на его выходе возникают при подаче кодов с выходов счетчика 26 (адресного). В исходном состо нии , которое продолжаетс  до момента записи первой частной оценки , счетчики 1, 25 и 26 обнулены.. Импульс перевыполнени , поступающий с выхода формировател  13 импульсов в конце вычислени  очередной частной оценки, устанавливает триггер 14 в состо ние 1. Импульсы от ГТИ 16 через элемент И 15 начинают поступать на тактовый вход счетчика 17,, емкость которого равна числу ординат частной оценки. По мере заполнени  счетчика 17 дешифратор 18 синхронно.с частотой генератора 16 тактовых импульсов открывает элементы И 9 начина  с первого и конча  п-м, и значени  п ординат частной оценки последовательно поступают на выход элемента ИЛИ 10. Импульсы генератора 16 тактовых импульсов через элемент И 15 поступают также на тактовый вход счетчика 25, емкость которого равна п(22 + 1). Дешифратор 29, подключенный к разр дным выходам счетчика 25, за первые п тактов открывает последовательно первые п элементов И 20 и значени  ординат частной оценки занос тс  соответственно в первые п блоков 23 усреднени . Сигналы дешифратора .29 поступают также на входы элементов 32 задержки . Величина задержки элементов 32 выбрана такой, чтобы .к моменту по влени  сигнала на выходе i-ro элемента 32 задержки переходные процессы в i-M блоке 23 усреднени  были закончены. Задержанные на элементах 32 задержки сигналы дешифратора 29 открывают последовательно элементы И 21 и результаты усреднени  из первых п блоков 23 усреднени  поступают на выход элемента ИЛИ 24. После того, как счетчик 17 полностью заполнитс , следующий импульс , пришедший на его вход, обнулит его, а сигнал переполнени , сформированный формирователем 28 импульсов, прибавит единицу к содержимому счетчика 26, емкость кото рого равна количеству моделей изменени  скорости изменени  задержки Vt между входами сигналов, и дл  рассматриваемого случа  составл ет (22-+1). На выходах блока 31 посто нной пам ти возникает перва  команда, котора  дл  рассМатриваемого случа  представлена нулевым кодом. Сигнал переполнени  с выхода формировател  28 импульсов проходит через элемент 30 задержки и открывает элементы И 22. Код команды с в . ходов блока 31 посто нной пам ти по ступает на разр дные входы начально установки счетчика 17 и устанавлива ет его в состо ние, равное коду команды . Величина задержки на элемент 30 задержки выбрана такой, что бы к моменту открыти  элементов И 2 переходные процессы в счетчике 26 и блоке 31 посто нной пам ти были за ончены , а (п+1)-й импульс от генератора 16 тактовых импульсов еще не поступил на вход счетчика 17. С поступлением следующих п импульсо с выхода генератора 16 тактовых импульсов происходит последовательное занесение ординат частной оценки, которые хран тс  в блоках 8 пам ти, через элемент ИЛИ 10 в соответствую щие п блоков второй подгруппы блоков 23 усреднени . Таким образом, в течение одного цикла значени  орд нат первой частной оценки записываю с  в (21+1) подгруппах блоков 23 усреднени . Результаты усреднени  че рез элемент ИЛИ 24 последовательно вьюод тс  на первый выход устройства . После того, как на вход счетчика 25 поступит п(211+1) импульсов генератора 16 тактовых импульсов, на формирователе 27 импульсов возникает сигнал переполнени  счетчика 25 и устанавливаетс  в состо ние О триг гер 14. Элемент И 15 закрываетс  и прекращает поступление импульсов генератора 16 тактовых импульсов на входы счетчиков 17 и 25, Частота следовани  И14пульсов генератора 16 тактовых импульсов выбрана такой, чтобы п() импульсов были выработаны за врем  определени  одной частной оценки, т.е. за врем , не превышающее период Ny формировани  импульсов ГТИ 11. Вычисление второй и последующих частных оценок происходит аналогично вычислению первой оценки.. По окончании очередного цикла, в котором вычисл етс  нова  частна  оценка и заноситс  значение предыдущей частной оценки в блоки 23 усреднени , очередна  оценка записываетс  в блоки 8 пам ти , а сигнал переполнени  счетчика 12 через формирователь 13 устанавливает триггер 14 в состо ние 1. Импульсы генератора 16 тактовых импульсов через схему И 15 начинают поступать на вход счетчика 17, котррьй совместно с дешифратором 18, формирователем 28 импульсов, элементом 30. задержки, счетчиком 26, блоком 31 посто нной пам ти, группами элементов: К 22, И. 9 управл ет смещением последующих частных оценок относительно предьщущих. По окончании малого цикла, в котором значени  частной оценки занос тс  в очередные п блоков 23 усреднени , на выходе блока 28 импульсов формируетс  импульс переполнени  счетчика 17 и происходит модификаци  состо ни  счетчика 26 на +1. На входах блока 31 посто нной пам ти по вл етс  очередна  команда, содержание которой равно величине сдвига очередной частной оценки относительно первой. Сигнал переполнени  счетчика 17, задержанный на элементе 30 задержки, предустанавливает счетчик 17 в состо ние, равное величине смещени . При поступлении на вход счетчика 17 частоты от ГТИ 16 дешифратор 18 открывает последовательно элементы И 9, начина  с того, номер которого соответствует величине смещени , например второго элемента И 9. На выход элемента ИЛИ 10 последовательно поступают значени  ординат частной оценки, начина  со второй. Дешифратор 29 синхронно с частотой ГТИ 16 открывает элементы И 20, начина  с (п+1)-го. Таким образом, втора  ордината очередной частной

оценки, поступа  на вход (n-t-l)-ro блока 23 усреднени , складываетс  с первой ординатой предьщущей частной оценки и т.д. По окончании второго малого цикла состо ние счетчика 26 измен етс  на +1, блок 31 посто нной пам ти формирует команду , инициирующую сдвиг очередной частной оценки на следующую величину и т.д. Таким образом, блок 31 посто нной пам ти позвол ет реализовать различные величины смещений очередной частной оценки относитель но первой.

По окончании второго цикли в блоках 23 усреднени  сформированы (211 + 1) группы сумм двух частных оценок, причем вторые частные оценки в зависимости от прин тых моделей скорости изменени  задержки смещены по оси С на величины -au.t; 0; +a.A.t. Аналогичным образом многоканальна  часть устройства - циклов , которые составл ют, один большой цикл. За врем  большого цикла в блоке 23 усреднени  формируетс  п(2Й1-1) сумм частных оценок в каждой сумме, т.е () результирующих коррелограмм п ординат.

Вычисление п ординат частной оценки в рдноканальной части устройства происходит аналогично определению значений частной оценки в его многоканальной части. Входные сигналы x(t) и y(t) через фильтры 33 и 34 (заградительные), настроенные на частоту гармонической составл ющей сигналов , поступают на входы АЦП 35 и 36, в которых происходит их квантование с той же частотой, что и в АЦП и 2. С вьпсода АЦП 35 т-разр дный код поступает на входы регистров 37 ис приходом очередного импульса с первого выхода ГТИ 11 продвигаетс  по ним вправо. С выхода каждого регистра 37 отсчеты сигнала поступают на первые входы соответствуклцего блока 38 умножени , а на вторые его входы поступают коды АЦП 36. Сформированные элементарные произведени  с выхода каждого блока 38 умножени  через элементы И 39 синхронно с тактовыми импульсами, вьфабатываемыми на втором выходе ГТИ 11, передаютс  на соответствующие блоки 40 усреднени . В блоках 40 усреднени  происходит усреднение элементарных произведений входных сигналов с фактором

.N/(, который определ етс  емкостью счетчика 12. После формировани  сигнала переполнени  счетчика 12 результаты усреднени  через элементы И 41 поступают на входы соответствующих элементов 42.задержки. Величина задержки в элементах 42 задержки определ етс  периодом вьтолнени  одного большого Цикла и равна f Л t. Задержанные отсчеты сформированной частной оценки записьтаютс  в блоки 43 пам ти и через элементы И 44 последовательно поступают на выход элемента ИЛИ 45. Управление передачей ординат частной оценки на выход элемента ИЛИ 45 осуществл ет счетчик 46 совместно с дешифратором 47, которые аппаратурно реализованы аналогично счетчику 17 и дешифратору 18. Таким образом, в тот момент, когда в блоках 43 пам ти хран тс  ординаты i-й частной оценки, в блоках 8 пам ти записаны отсчеты (i+O-й частной оценки. Передача j-ro отсчета частной оценки, записанного в блоках 43 пам ти , на выход элемента ИЛИ 45 происходит синхронно с выводом j-ro отсчета частном оценки, записанного в блоках 8 пам ти, на выход элемента 10.

По окончании каждого цикла занесени  значений ординат очерёдной частной оценки в блоки 23 усреднени  происходит обнуление счетчика 26, а сигнал его переполнени  поступает на счетный вход счетчика 48, которьй в начале работы устройства находилс  в состо нии О, и модифицирует его состо ние на +1, В момент, когда счетчик 48, емкость которого 2, установилс  в состо ние (1-1) ив блоках 23 усреднени  закончилось усреднение (il-1) частных оценок, на выходах дешифратора 29 возникнет разрешающий потенциал, по которому откроетс  элемент И 51 ип(2С+1) значений ординат усредненных () результирующих коррелограмм последовательно поступ т на вход экстремального анализатора , в состав которого вход т регистр 52, элемент ДБ 53 и сумматор 54. Очередной отсчёт ординаты каждой результирукщей коррелограммы, представленный га-разр дным кодом,

5 поступает на первый вход сумматора 54. На второй его вход поступает инвертированный элементом И 53 код второго слагаемого, записанного в регистре 52, которьй в начале работы устройства обнулен. В сумматоре 54 прои ходит сложение двух т-разр дных двои ных чисел. При этом, если код ордина ты, записанный в регистре 52, меньше кода, поступающего на первый вход сумматора 54, то на выходе переноса старшего разр да сумматора 54,  вл ю щегос  выходом экстремального анализатора , возникает импульс, по которо му произойдет занесение кода поступившей ординаты в регистр 52. В противном случае, если входной отсчет меньше кода, записанного в регистре 52, или равен ему, то на выходе экстремального анапизатора импульс н возникает и информаци , хран ща с  в регистре 52, сохран етс  до прихода кода следующей ординаты. Одновременно с записью очередного отсчета в регистре 52 в регистр 55 заноситс  код, соответствующий состо нию счетчика 26 в этот момент времени. Таким образом, в конце каждого большого цикла в регистре 52 содержитс  код одной из п(2(1+1) ординат, котора имеет максимальное значение, а в регистре 55 записано состо ние счетчика 26, которое соответствует номеру модели скорости изменени  задержки, при которой происходит наилучша  ком пенсаци  изменени  задержки за врем  вьшолнени  данного большого цикла. При поступлении следующего и-го импульса йа вход счетчика 48 произой дет его обнуление, а до сигналу пере полнени , сформированному формирователем 50 импульсов, код с выхода регистра 55 запишетс  в регистр 56, в jcbTopOM он будет хранитьс  на прот жении следующего большого цикла. .Записанный в регистре 56 код подаетс  на группу входов блог ка 57 сравнени , где он сравниваетс  с кодом, соответствующим состо  нию счетчика 26. При совпадении этих кодов на выходе блока 57 сравне ни  формируетс  потенциал, который  вл етс  разрешающим дл  элементов И 58. Очевидно, что в пределах одного большого цикла совпадение кодов на входах блока 57 сравнени  произойдет Q раз. При совпадении кодов регистра 56 и состо ни  счетчика 26 i-й отсчет частной оценки, хра н щийс  на i-M блоке 43 пам ти, зано ситс  в i-й блок 60 усреднени . Если при этом счетчик 26 находилс  в К-м состо нии, то при втором и последующих совпадени х кодов регистра 56 и счетчика 26 в i-й блок 60 усреднени  поступит ордината с того блока 43 пам ти, номер которого задаетс  блоком 31 посто нной пам ти, счетчиком 17 и дешифратором 18. Закон , по которому происходит усреднение отсчетов частных оценок в элементах 60 задержки в последующем большом цикле, совпадает с законом построени  К. -и результирующей коррелограммы в K-M канале многоканальной части устройства в предыдущем большом цикле . Если в следующем большом цикле в регистр 56 запишетс  код, соответствующий (К + 1)-му состо нию счетчика 26, то в очередном большом цикле устреднение отсчетов в блоках 60 усреднени  происходит по закону, соответствующему (к+1) -и модели Vt и так далее. Сигналы дешифратора 18, которые управл ют элементами И 58, поступают также на входы элементов 59 задержки. Величина задержки элементов 59 задержки выбрана такой, чтобы к моменту по влени  сигнала на выходе i-ro элемента 59 задержки переходные процессы в V-M блоке усреднени  бьши закончены. Задержанные на элементах 59 задержки сигналы дешифратора 18 открьшают последовательно элементы И 61 и результаты усреднени  из блоков 60 усреднени  через элемент ИЛИ 62 поступают на второй выход устройства. Процесс усреднени  в блоках 60 усреднени  продолжаетс  до тех пор, пока на втором вькоде устройства в результирукнцей коррелограмме не будет присутствовать глобальный максимум . Значение 2, при котором наблюдаетс  глабальный максимум,  вл етс  искомой задержкой между приход щими на вход устройства сигналами x(t) и y(t). Предлагаемое изобретение примен етс  в том случае, когда поступаюие на вход коррел ционного приемника сигналы S(t) состо т из гар-, онического S(t) и случайного S.2.(t) процессов, причем процесс S(t) по ощности значительно превосходит проесс ). При использовании известного устройства 1:2 J при общем времени анализа 1/ в канале, в котором ассчитываема  модель совпадает с законом изменени  задержки между исслеуемыми сигналами, ввдел етс  результирующа  коррелограмма. Вид этой коррелограммы определ етс  в основном процессом Sy((t) и имеет осцил- лирующи характер, что не позвол ет однозначно определить задержку между исследуемыми сигналами. В силу того что S(t)S2(t), дальнейшее увеличение времени усреднени  не дает улучшени  результата, так как общий вид результирующей коррелограммы остаетс  прежним. При относительном росте амплитуды гармонической состав л ющей S(t) процесса S(t) или умень шении амплитуды его случайной состав л 1ацей S2(t) превышение ВКФ в точке с дргументом, равным искомой задержке , над остальной частью коррелограм мы уменьшаетс  и может достигнуть величины, не позвол ющей определить максимум ВКФ. Это уменьшает точность и надежность при измерении задержки известным устройством. По сравнению с известным t:2;j предлагаемое устройство позвол ет су щественно сократить аппаратурные затраты при анализе сигналов с измен ю щейс  в процессе измерени  задержкой имеющих  рко вьфаженную дискретную составл ющую спектра. Расчет экономии оборудовани  при применении предлагаемого устройства произведен дл  случа , когда величина максимума коррелограммы случайной составл ющейменьше амплитуды косинусоидальной составл нлцей в п раз. После взаимной коррел ционной обработки принимаемых сигналов (с ограниченным величиной Допплера временем усреднени  Т/, ) выходной отсчет RCtr) частной коррелограммы будет пропорционален RCt-) а+е-,(1) где а - пропорционально математическому ожиданию ординаты измер емой взаимной коррел ционной функции; случайна  величина, определ  юща с  величиной принимаемьк в полосе сигналов помех. В рассматриваемом случае предполагаетс , что Т;| недостаточно велико , и а .fc, Согласно С отношение сигнал/помеха в одной частной коррелограмме можно выразить как с -|rv : где f средний квадрат помехи. ОЬерации, примен емые как в прототипе , так и в предлагаемом изобретении при сложении отсчетов частных коррелограмм, эквивалентны применению метода накоплени  С 31. После сложени  N отсчетов частных коррелограмм (с учетом компенсации задержки между принимаемыми сигналами и скорости ее изменени ) выходной отсчет результи- р нлцей (выходной) ВКФ пропорционален Kla-1-l i.. - (2) Первьй член (2) выражает полезный .сигнал, втор-ой - помеху. Вз в средние квадраты обоих членов, составим отношение сигнал/помеха 1Ж . По услови м проводимых измерений независимы. Поэтому . т.е. при К - кратном сложении отсчетов , частных коррелограмм отношение сигнал/помеха возрастает в Ы раз. Однако при пров,одимых измерени х важен не только сам факт обнаружени  сигнала, но и вид измер емой взаимокоррел ционной функции, т.е. количественное превьшгение усредненного результата Q над средним усредненным значением помехи S. В этом случае выигрыш от VI -кратного сложени  отсчетов частных коррелограмм пропорционален . Таким образом, чтобы увеличить превьш1ение максимума измер емой ВКФ над уровнем помех в ЧкГ раз, необходимо сложить К отсчетов частных коррепограмм. При этом фактор усреднени  увеличитс  в раз. Количество моделируемых каналов, а с ним и количество оборудовани  пр мо пропорционально фактору усреднени , в данном случае Н. В рассматриваемом примере величина максимума ВКФ случайной составл ющей меньше величины косинусоидальной составл к дей в п раз. Это значит, что дл  того, чтобы достигнуть одинакового превьшени  максимума коррелограммы над урЪвнем помех как по гармонической составл ющей, так и по широкополосной составл ющей, фактор усреднени  по каждой из них

23 1108А6324

необходимо брать раэньм. В рассмат-чем в прототипе. Например, при

,риваемом примере фактор усреднени количество каналов коррел ционной

косинусовдальной составл ющей надообработки уменьшитс  приблизительно

брать в п раз меньшим (так как самав 25 раз, что оправдывает введение

косинусрндальна  составл кица  в п5 дополнительных элементов, составл юраз больше случайной) . Следователь-,ьщх одноканальную часть системы

но, и аппаратурные затраты в предла-(блоки 35-45, 58-61) и дополнительгаемом устройстве«VB п раз меньше,ную схему управлени  (блоки 46-57).

Claims (1)

1. УСТРОЙСТВО ДЛЯ ОПРЕДЕЛЕНИЯ ВЗАИМНОЙ КОРРЕЛЯЦИОННОЙ ФУНКЦИИ, содержащее первый аналого-цифровой .преобразователь, информационный вход которого является первым входом устройства, а выходы подключены к соответствующим информационна входам первого регистра, разрядные выходы которого подключены к первым входам соответствующих блоков умножения первой группы, вторые входы которых объединены и подключены к выходу второго аналого-цифрового преобразователя, информационный вход которого является вторым входом устройства, а управляющий вход объединен с управляющими входами первого аналого-цифрового преобразователя и первого регистра и подключен к первому выходу первого генератора тактовых импульсов, выходы блоков умножения первой группы под-, ключены к первым, входам соответствующих элементов И первой группы, выхода Которых соединены с информационными входами соответствующих блоков усреднения первой группы, вторые входы элементов И первой группы объедийены и подключены к второму выходу первого генератора тактовых импульсов, выходы блоков усреднения первой группы соединены с первыми входами соответствующих элементов И второй группы, а управляющие входы блоков усреднения первой группы объединены и подключены к выходу первого элемента задержки, вторые входы элементов И второй группы объединены и подключены к выходу первого формирователя импульсов , а выхода элементов И второй группы через соответствующие блоки памяти первой группы соединены с первыми входами соответствующих элементов И третьей группы, вторые вхо- § ды которых подключены к соответствующим выходам первого дешифратора, выходы элементов И третьей группы соединены с соответствующими входами первого элемента ИЛИ, выход которого соединен с первыми входами элементов И четвертой группы, вторые входы которых объединены с входами соответствующих элементов задержки пер- ‘ вой группы и подключены к соответствующим выходам второго дешифратора, выходы элементов И четвертой группы , подключены через соответствующие блоки усреднения второй группы к первым входам соответствующих элементов И пятой группы, вторые входы которых подключены к выходам соответствующих элементов задержки первой группы, выходы элементов И пятой группы соединены с соответствующими входами второго элемента ИЛИ, выход которого является первым выходом устройства, третий выход первого генератора тактовых импульсов через последовательно .соединенные первый счетчик и первый эо формирователь импульсов соединен с входом первого элемента задержки, единичный вход триггера соединен с выходом первого формирователя импульсов, а нулевой вход подключен к выходу второго формирователя импульсов, выход триггера соединен с первым входом первого элемента И, второй вход которого подключен к выходу второго генератора тактовых импульсов, выход первого элемента И соединен с тактовыми входами второго и третьего счетчиков, разрядные выходы второго счетчика соединены с соответствующими входами первого дешифратора, а разрядные входа начальной установки подключены к выходам соответствующих элементов И шестой группы, выход переноса второго счетчика через последовательно соединенные третий формирователь импульсов и второй элемент задержки соединен с первыми входами элементов И шестой группы, вторые входы которых подключены к соответствующим выходам блока постоянной памяти, адресные входы которого подключены к соответствующим разрядным выходам четвертого счетчика, тактовый вход которого подключен к выходу третьего формирователя импульсов, входы второго дешифратора подключены к соответствующим разрядным выходам третьего счетчика, выход переноса которого соединен с входом второго формирователя импульсов, отличающееся тем, что, с целью повышения точности и упрощения устройства, в него введены третий и четвертый аналого-цифровые преобразователи, первый и второй • фильтры, второй, третий, четвертый и пятый регистры, вторая группа блоί ков умножения, седьмая, восьмая, ί девятая, десятая и одиннадцатая | группы элементов И, третья и четвер: тая группы блоков усреднения, вторая и третья группы элементов· задержки, вторая группа блоков памяти, третий и четвертый элементы ИЛИ, пятый и < шестой счетчики, третий и четвертый дешифраторы, четвертый формирователь импульсов, второй элемент И, сумматор, элемент НЕ, блок сравнения, причем входы первого и второго фильтров ,соответственно соединены с входами первого и второго аналого-цифровых преобразователей, а выходы соответственно соединены с информационными входами третьего и четвертого аналого-цифровых преобразователей, выходы которых соответственно соединены с информационными входами второго регистра и первыми входами блоков умножения второй группы, управляющие входы третьего и четвертого аналогоцифровых преобразователей и второго * регистра объединены и подключены к первому выходу первого генератора тактовых импульсов, разрядные выходы второго регистра соединены с вторыми входами соответствующих блоков умножения второй группы, выходы которых соединены с первыми входами соответствующих элементов И седьмой группы, вторые входы объединены и подключены к второму выходу первого генератора тактовых импульсов, выходы элементов И седьмой группы соединены с информационными входами соответствующих блоков усреднения третьей труппы,- управляющие входы которых объединены и подключены к выходу первого элемента задержки, выходы блоков усреднения третьей группы соединены с первыми входами соответствующих элементов И восьмой группы, вторые входы которых объединены и подключены к выходу первого формирователя, импульсов , выходы элементов И восьмой группы через соответствующие элементы задержки второй группы соединены с информационными входами соответствующих блоков памяти второй группы, выходы которых соединены с первыми входами соответствующих элементов И девятой группы, вторые входы которых подключены к соответствующим выходам третьего дешифратора, выходы элементов И девятой группы соединены с со-. ответствующими входами третьего элемента ИЛИ, выход которого соединен с первыми входами соответствующих элементов И десятой группы, вторые входы которых объединены с входами соответствующих элементов задержки третьей группы и подключены к соответствующим выходам первого дешифратора, выходы элементов И, десятой группы через соответствующие элементы задержки четвертой группы подключены к первым входам соответствующих элементов И одиннадцатой группы, вторые входы которых подключены к выходам соответствующих элементов задержки третьей группы, третьи входы элементов И десятой ¹ группы объединены и подключены к выходу блока сравнения, выходы элементов И одиннадцатой группы соединены с соответствующими входами четвертого элемента ИЛИ, выход которого является вторым выходом устройства, входы третьего дешифратора подключены к соответствующим разрядным выходам пятого счетчика, тактовый вход которого подключен к выходу первого элемента И, тактовый вход шестого счетчика подключен к выходу переноса четвертого счетчика, разрядные выходы шестого счетчика соединены с соответствующими входами четвертого дешифратора, выход которого соединен с первым входом второго элемента И, второй вход которого подключен к выходу второго элемента ИЛИ, а выход соединен с информационным входом третьего регистра и первым входом сумматора, выход которого соединен с управляющими входами третьего и четвертого регистров, выход третьего регистра через элемент НЕ подключен к второму входу сумматора, информационные входы четвертого регистра подключены к соответствующим разрядным выходам четвертого счетчика, а выходы соединены с соответствующим информационным входом пятого регистра, управляющий вход которого подключен к выходу четвертого формирователя импульсов, вход которого подключен к выходу переноса шестого счетчика, разрядные выходы пятого регистра соединены с соответствующими входами первой группы входов блока сравнения, входы второй группы входов которого подключены к соответствующим выходам четвертого счетчика.