SU1015393A1 - Анализатор случайных процессов - Google Patents

Анализатор случайных процессов Download PDF

Info

Publication number
SU1015393A1
SU1015393A1 SU813354119A SU3354119A SU1015393A1 SU 1015393 A1 SU1015393 A1 SU 1015393A1 SU 813354119 A SU813354119 A SU 813354119A SU 3354119 A SU3354119 A SU 3354119A SU 1015393 A1 SU1015393 A1 SU 1015393A1
Authority
SU
USSR - Soviet Union
Prior art keywords
output
inputs
block
input
outputs
Prior art date
Application number
SU813354119A
Other languages
English (en)
Inventor
Станислав Дмитриевич Константинов
Олег Александрович Леонтьев
Орест Сергеевич Попов
Владимир Михайлович Рыльчиков
Original Assignee
Ленинградский Ордена Ленина Электротехнический Институт Им.В.И.Ульянова (Ленина)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ленинградский Ордена Ленина Электротехнический Институт Им.В.И.Ульянова (Ленина) filed Critical Ленинградский Ордена Ленина Электротехнический Институт Им.В.И.Ульянова (Ленина)
Priority to SU813354119A priority Critical patent/SU1015393A1/ru
Application granted granted Critical
Publication of SU1015393A1 publication Critical patent/SU1015393A1/ru

Links

Landscapes

  • Analogue/Digital Conversion (AREA)

Abstract

АНАЛИЗАТОР СЛУЧАЙНЫХ ПРОЦЕССОВ, содер шший датчик равномерно распределенных случайных сигналов , первый выход которого соединен с первым информационным входом первой схемы сравнени , блок элементов ,И, первый и второй выходы которого соеди ены- соответственнее управл ющими входами блока пам ти и блока интеграто ров, выход которого  вл етс  выходом устройства, отличающийс  тем, что, с целью упрощени  устройства, в него введены втора  схема сравнени , ключи,трип р, генератор случайных импульсов , блок умножени , причем вход бпока управлений к управ шюоше входы первой и схем сравнени  обьедвне .ны и соединены с выходом первого ключа , информационный и управл ющий вхо .ды которого соединены соответственно .с третьим выходом баока управлени  ., и выходом триггера, которого сое .динен с выходом генератбра случайных импульсов и первым выходом блока управлени , парафазные выходы первой схемы сравнени  соединены с первым и вторым информационными входами второго ключа соответственно, управл ющий вход которого соединен с первым выходом бпока управлени , первый и второй выходы второго ключа соединены с вторым и третьим входами блока пам ти соответственно, первый и второй выходы которого соединен с первым и вторым информационными входами блока элемйтов И соответственно, третий и четвертый информаююнные входы КСУТО (Л рого Соединены с первым и вторым выходами блока умножени , управл ющий вход бпока элементов И соединен с inep вым выходом блока управлени , а первый .и второй выходы бпока элементов И сое динены с первым и вторым информацион:ными входами бпока интеграторов соо вет ггоенно , первый и второй входы бпока умножени  соединены с первым и вторым ел выходами блока пам ти соответспзевно, 00 1ретий и четвертый входы блока умножени  Соединены с парш|)азкыми выхсоами со второй схемы сравнени  соответственно, 00 первый информационный вход которой соеОинеи с выходом датчика равномерно распределенных случайных сигнапоВ , вторые ивформа1 онные входы & второй схем сравнени  объединены и { вл ютс  входом устройства.

Description

Изобретение огнсхзитс  к вычиспи ел ной технике. Известно устройство дл  получени  числовых характеристик случайных продоссов в реальном масштабе времени: первых и вторых моментов, коррел ционных и взаимных коррел ционных функций, содержащее сумматоры, генераторы вспомогательных шумов, усилители-ограничи .тели, запоминаюшее устройство, генератор импульсов, кольцевой коммуталгор, делитель частоты, триггер, п.- логических схем умножени , ключей и счетчиков t К недостаткам этого устройства относитс  его функциональна  ограниченность , т.е. возможность получени  лишь оценок коррел ционных функций, сложност В реализации. Кроме , при определении оценок коррел ционных функций дл  процессов, содержащих периодические составл кшше, может возникнуть погреШ ность синхронности. Наиболее близким к предлагаемому  вл етс  устройство, позвол ющее получить числовые характеристики случайных (Процессов в реальном масштабе времени первьк и вторых моментов, коррел ционных и взаимных коррел ционных функшй. Оно содержит блок сравнени , к первому входу которого подключен первый выход датчика равномерно распределенных случайных чисел и второй вькод блока веро тностного округлени , к второму второй выход блока пам ти, а к выходу первый вход блоков элементов И, блок управлени , выход которого соединен с входом аналого-цифрового преобразовател , вторым входом блока веро тностно округлени  и с вторым входом блока пам ти , и блок интеграторов, к. первому входу которого подключен ..выход блока управлени , к выходу - вход цифро-аналогового преобразовател , а к второму входу - второй исод блока элементов И, выход блока элементов И и выход бёро тностного двоичного элемента, второй выход которого соединен с вторым выхб дом датчика: равномерно распределённых случайных чисел 2 2 . Данное устройство сложно в реапйэации и заложенный алгоритм получени  числовых характеристик случайного сигн ла предусматривает избыточность операции , производимых с каждой отдельной выборкой из р да чисел случайного процесса x(-fc), . При бвльшом количестве Е необходимы дл  анализа ординат коррел ционной функ ции требуетс  значительное количество  чеек динамической пам ти и увеличиваетс  врем  до считывани  i&t:- выборки р да X{t) . Это  вл етс  его недостат-ком . Цель изофетени  - упрощение устройства . Поставленна  цель достигаетс  тем, что в анализатор случайных процессов, содЪржаший датчик.равномерно распределенных случайных сигналов, первый выход которого соединен с первым информационньтм входом первой схемы сравнени , блок элементов И, блок управлени , первый ивторойвыходы которого соединены соответственно с управл ющими входами . блока пам ти и блока интеграторов, выход которого  вл етс  выходом устройства , в него введены втора  схема сравнени , ключи, триггер, генератор случайных сигналов, &IOK умножени , причем вход блока управлени  и управл ющие входы первой и второй схем сравнени  объединены и соединены с выходом первого ключа, информационный и управл ющий Екоды которого соединень соответственно с третьим выходом блока управлени  и выходом триггера, вход которого соединен с выходом генератора случайных импульсов и первым выходом блока упра лени , парафазные выходы первой схемы сравнени  соединены с первым и вторым информационными входами второго ключа соответственно управл ющий вход которогр соединен с первым выходом блока управлени , первый и второй выходы второго ключа соединены с вторым и третьим входами блока пам ти соответственно, первый и второй выходы которого соединены с первым и информационными входами блока элементов И соответственно , третий и четвертый входы которого соединен) с пержым -и вторым выходами блока умножени , управл ющий .вход блока элементов И соединен с первым выходом блока управлени , а первый к второй выходы блока элементов И соединены . с первым н второам информационными входами блока интеграторов соответственно первый и второй входы блока умножени  соединены с первым и вторым выходами блока пам ти соответственно, третий и четвертый входы блока умножени  соединег ны с парафазными вькодами второй схемы. сравнени  соответственно, первый информационный вход которой соединен с вторым выходом датчика равномерно распределенных случайных сигналов, вторые информационные -входы первой и второй схемы сравнени  объединены и  вл ютхз  входом устройсгва. На фиг. 1 представлена блок-схема устройства; на фиг. 2 - схема блока управлени . Устройство.состоит (фиг. 1) из блока 1 умножени ,датчика 2 распределе ных случайных сигналов, триггера 3, бпо ка 4 5иравлени , блока 5 пам ти, схем 6 и 7 сравнени  блока 8 элементов И, блока 9 интегра-торо ключей Ю и 11, генератора 12 случайных импульсов. В состав блока 4 з равлени  {ф1Г. 2 вход т счетчик 13 на импульсов, дешифратор 14, счетчик 15 на N импульсов , генератор 16 тактовых импульсов. В основе фун1ашошфовашш усгройсрва лежит метод определени  статистических характеристик случайных процессов п знаковой фушшии с применением вспомо га тельных сигналов. Устройство реализ ет рекуррентный алгоритм, предложенный в работе Ли, Читтема, Виснера. Устройство работает следующим образом . С выхода генератора 12 случайных импутльсов на счетный вход триггера 3 поступает первый случайный импульс, Который перебрасывает триггер 3 в поло жение 1. Сигнал высокого уровн  с вы хода триггера 3 поступает на соответствунмиий вход ключа 10 (элемент И), не другой Екодкоторего поступают им- . пупзьсы, вырабатываемые генератором ilб тактовых импульсов блока 4 управле , ни . Период следовани  этиэ: импульсов соответствует мштамальному интервалу коррел ции ДТ. В момент прихода первого тактового импульса йа выходе ключа 10 вырабатываетс  импульс, который поступает на одни входы схем 6 и 7 сравнени  и на вход блока. 4 управлени  С приходом импульса на осемах fe и 7 сравнени  происходит сравнение |амплитуды иссредуемого случайного сигн ла xlt/ , поступающего на щ)угие входы блоков 6 и 7, со случайными амплитудамй вспомогательных сигналов 0 ((:) и U2 It) , поступающих на соответствующие в 6и 7соответственно.Отметим.что мгновенные значени  случайных амплитуд , вспомогательных сигналов в момент сравнени  с сигналом x(t/ независимы друг относипгельно друга, а также по отн шению к мгновенньпм{ значени м исследу емого сигнала. Момент сравнени  (импульс на выход ключа 10) фикс1фуетс  счетчиком 13 1 93блока 4, в результате чего на выходных шинах счетчика 13 устанавливаетс  соответствующий код, в соответствии с которым на первой выходной шине дешифратора 14 вырабатьшаетс  импульс, который поступает на вход ключа 11 и по соответствующему входу блока 9 элеме тов И на четные входы соответствующих элементов И блока 3. Ключ 11 открываетс  и на блоке пам ти осуществл етс  запоминание выходной комбинации схемь 6 сравнени . На выходах блока 5 пам ти устанавливаетс .логическа  комбинаци  (1улей и единиц - результат сравнени  X {ti и и-,И:) котора  поступает на первый и второй входы блоке умножени  и блока 8 элементов И. На третий и чет вертый входы блока 1 поступает логическа  комбинаци  - результат сравнени  X (t) и UnCiJc выходов; схелвл 7 сравнени . Результат логического)перемножени  входных сигналов с выходов лока 1 поступает на соответстеуюriroe входы блока 8 элементов И , При совпадении единиц на соответствующих входах элементов И блока 8, сигнал с выхода этого блока поступает .на вход блока 9 интеграторов, В блоке 9 накапливаютс  оценки статистических характеристик с)чгчайного процесса Rx(0) на этом заканчиваетс  первый микроШКЛ ,.. Через врем , равное минимальному дискретнок интервалу Д , генератор 16 тактовых импульсов блока 4 управлени  вырабатывает второй импульс поступаюш й на первый вход ключа 1О. Им пульс на выходе Ю осуществл ет сравнение сигналов на схемах 6 и 7 сравнени . Кроме того, этот импульс, поступа  на вход блока 4, мен ет выходную комбинацию счетчика 13 и на второй выходной шине дешифратора 14 вырабаг:ть1ваетс  импульс поступающий на блок |8 элементов И на его чегтныё вхсщы. К этому времени на выходах блока 1 устанав шваетс  комбинаци , соответствую;ща .логическому перемшжению результата сравкента со схемы 6 сравнени , полученного в первом у(икрош1кле, и хран щегос  на блоке 5, на результат сравнени  со схемы 7 сравнени , получанного во втором микроцикле (приход второго тактового импульса). При совпадении единиц на соответствующих входах блока 8 импульс поступает на соответствующий вход блока 9 интегроfbpa , где накапливаетс  оценка ординаты 10 коррел ционной функции «(ДТ). Отмбтим чго реаульгат сравиетш  на схеме 6 сравтгенн  полученный в первый микроцикл хранитс  в блоке 5 пам ти и используетс  дл  логического перемножени  со всеми последукщими выборками -. результатами сравнени  на схеме 7 сравнени . В результате работы устройства в течение микроциклов в блоке 9 интеграторов накапливаютс  оценки ординат коррел ционной функции Кх(Д ). Импульс с номером Р генератора 16 тактовых импульсов, кроме выполнени  операций, перечисленных во втором микроцккле, поступает на первый вкод блока 5 пам ти , обнул   триггер, а также на счетный вход триггера 3, который переходит в состо ние выхода О и запрещает прохождение тактовых импульсов через первый ключ 10. Импульс с номером в поступает также на вход счетчика 15 бло ка 4 уцравлени . Перечисленные К микроцнклов начинаю с  с момента прихода второго случайного генератора случайного импульса генвра тора 12. Импульс, поступа  на счетйый вход триггера 3, перебрасывает последний в положение 1, при 9ТОМТрШ1 р; своим вьюоким выходным потенциалом разрешает прохождение тактовых импульсов через ключ 10. Устройство работает N циклов по Е.микроциклов , где t W выбираетс  из тре бований необходимой точности получени  оценок характеристик случайных процессов . При поступлении на вход счетзика 15 блока 4 управлени  N -го импутшса 936 он переполн етс  и с второго выхода блока 4 управлени  на первый вход блока интеграторов поступает импульс. По . этому сигналу накопленные оценки параллельно вывод тс  на индикацию. Как видно из описани  работы устройства , оно, в отличие от прототипа, имекь шего Дорогосто щие и сложные блоки, предполагает простейшую организацию блока 5 пам ти, состо щего из двзк триг Геров, независимо от количества необходимых дл  анализа ординат коррел ционных функций. Кроме того, отсутствие на входе устройства аналого-цифрового преофазовател  позвол ет обрабатьшать случайные процессы с более широким спектром, чем прототип. Введение в устройс-тво блоков 3,10 и 12 устран ет погрещность. синхронноо. ти, так как выборка осуществл етс  на периодической основе, но со случайными отклонени ми относительно тактовых импульсов . Следовательно, увеличиваетс  точность получаемых веро тностных характеристик по отношению к прототипу в случае, когда исследуемый случайный процесс содержит неизвестные периоди еские составл к пие. Предлагаемое устройство дл  определени  оценок статистических характеристик случайных процессов разработано и находитс  в стадии реализахши. Его применение дл  анализа спучайньсс процессов позволит повысить эффективное исследовани  в эгой области.
g

Claims (1)

  1. АНАЛИЗАТОР СЛУЧАЙНЫХ ПРОЦЕССОВ, содержащий датчик равномерно распределенных случайных сигналов, первый выход которого соединен с первым информационным входом первой схемы сравнения, блок элементов .И, первый и второй выходы которого соединены соответственно е управляющими входами блока памяти и блока интеграторов, выход которого является выходом устройства, отличающийся тем, что, с цблью упрощения устройства, в него введены вторая схема сравнения, ключи, триггер, генератор случайных импульсов, блок умножения, причем вход блока управлений и управляющие входы цервой и второй схем сравнения объединены и соединены с выходом первого ключа, информационный и управляющий входы которого соединены соответственно с третьим выходом блока управления .. и выходом триггера, вход которого сое.даней с выходом генератора случайных импульсов и первым выходом блока управления, парафазные выходы первой схемы сравнения соединены с первым и вторым информационными входами второго ключа соответственно, управляющий вход которого соединен с первым выходом блока управления, первый и второй выходы второго ключа соединены с вторым и третьим входами блока памяти 'соответственно, первый и второй выходы которого соединены с первым и вторым информационными входами блока элемитов И соответственно, третий и четвертый информационные входы которого соединены с первым и вторым выходами блока умножения, управляющий вход блока элементов И соединен с пер^вым выходом блока управления, а первый .и второй выходы блока элементов И сое^ динены с первым и вторым информационными входами блока интеграторов соответ* ственно, первый и второй входы блока умножения соединены с первым и вторым выходами блока памяти соответственно, третий и четвертый входы блока умножения Соединены с парафазными выходами второй схемы сравнения соответственно, первый информационный вход которой соединен с вторым выходом датчика равномерно распределенных случайных сигналов, вторые информационные входы первой и второй схем сравнения объединены и Являются входом устройства.
SU813354119A 1981-11-16 1981-11-16 Анализатор случайных процессов SU1015393A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU813354119A SU1015393A1 (ru) 1981-11-16 1981-11-16 Анализатор случайных процессов

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU813354119A SU1015393A1 (ru) 1981-11-16 1981-11-16 Анализатор случайных процессов

Publications (1)

Publication Number Publication Date
SU1015393A1 true SU1015393A1 (ru) 1983-04-30

Family

ID=20982580

Family Applications (1)

Application Number Title Priority Date Filing Date
SU813354119A SU1015393A1 (ru) 1981-11-16 1981-11-16 Анализатор случайных процессов

Country Status (1)

Country Link
SU (1) SU1015393A1 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Жрвинскийу В, Н., Архейский В. Ф, /Коррел ционные устройства. М., Энерги , 1974. 2. Авторское свидетельство СССР № 4О2873, кл. Gi 06 F-15/36, 1973 (прототип). *

Similar Documents

Publication Publication Date Title
US4255795A (en) Programmable binary correlator
US3947673A (en) Apparatus for comparing two binary signals
SU1015393A1 (ru) Анализатор случайных процессов
RU2808390C1 (ru) Знаковый цифровой коррелятор
SU879494A1 (ru) Устройство дл цифровой обработки сигналов
SU439805A1 (ru) Устройство дл извлечени квадратного корн
SU338905A1 (ru) Корреляционный счетчик электрических импульсов
SU980279A1 (ru) Преобразователь интервала времени в цифровой код
SU1229776A1 (ru) Цифровой релейный коррел тор
SU1056191A1 (ru) Стохастический преобразователь
SU744608A1 (ru) Устройство дл автоматического контрол генератора случайных чисел
SU732890A1 (ru) Многоканальный статистический анализатор
SU1434430A1 (ru) Датчик равномерно распределенных случайных чисел
SU959092A1 (ru) Многоканальный статистический анализатор
SU1124326A1 (ru) Цифровой анализатор спектра в ортогональном базисе
SU900283A1 (ru) Веро тностный интегратор
SU913413A1 (ru) Устройство для определения интервалов стационарности случайного процесса 1
SU1027718A1 (ru) Устройство дл вычислени квадратного корн
SU1104529A1 (ru) Цифровой автокоррел тор
RU2182724C2 (ru) Устройство для выполнения преобразования фурье
SU1096658A1 (ru) Цифрова контрольно-измерительна система
SU1095390A1 (ru) Способ адаптивной временной дискретизации и устройство дл его осуществлени
RU2050585C1 (ru) Генератор случайного процесса
SU1661827A1 (ru) Устройство дл распознавани звуков речи
SU386398A1 (ru) УСТРОЙСТВО дл ИЗМЕРЕНИЯ КОРРЕЛЯЦИОННОЙ