RU2018949C1 - Анализатор спектра - Google Patents

Abstract

Изобретение относится к анализаторам спектра, в частности к анализаторам спектра бинарных сигналов, и может также использоваться для анализа аналоговых сигналов после их оцифровки с помощью компаратора при определении наличия в исследуемом сигнале дискретных частот из заданного их набора. Цель изобретения - упрощение устройства. Анализатор спектра включает генератор синхросигналов и базисных сигналов и по меньшей мере один блок анализа, каждый из которых содержит первый и второй сумматоры, первый и второй регистры. Дополнительно каждый блок анализа содержит также первый и второй сумматоры по модулю два. Кроме того, устройство содержит пороговый блок. В процессе работы сумматоры отслеживают корреляцию фазы исследуемого сигнала с парой базисных сигналов одной из частот. Сумматоры совместно с регистрами образуют накапливающие сумматоры. Если между сигналами есть корреляция, то значение накапливаемой суммы стремится либо к нулю, либо к максимальному значению. Если же корреляции нет, то тогда-к некоторому среднему, равному приблизительно половине от максимального. 1 ил.

Description

Изобретение относится к анализаторам спектра, в частности к анализаторам спектра бинарных сигналов, и может также использоваться для анализа аналоговых сигналов после их оцифровки с помощью компаратора при определении наличия в исследуемом сигнале дискретных частот из заданного их набора.

Целью изобретения является упрощение устройства.

На чертеже изображена схема предлагаемого устройства.

Анализ спектра включает генератор 1 синхросигналов и базисных сигналов и по меньшей мере один блок 2 анализа, каждый из которых содержит первый и второй сумматоры 3 и 4, выходы которых являются соответственно первым и вторым выходами 5 и 6 блока анализа и соединены с информационными входами соответственно первого и второго регистров 7 и 8, выходы которых соединены с первыми входами сумматоров 3 и 4, прием входы 9 и 10 базовых сигналов блока анализа соединены с соответствующими выходами генератора 1. Дополнительно каждый блок анализа содержит также первый и второй сумматоры 11 и 12 по модулю два, выходы которых соединены с вторыми входами соответственно сумматоров 3 и 4, первые входы сумматоров 11 и 12 соединены и являются входом 13 данных блока, а их вторые входы являются соответствующими входами 9 и 10, входы предустановки и тактовые входы регистров 7 и 8 соответственно объединены и являются соответствующими входами 14 и 15 блока, соединенными с соответствующими выходами генератора 1, входы 13 данных блоков объединены и являются входом 16 данных анализатора.

Кроме того, устройство содержит пороговый блок 17, входы которого соединены с соответствующими выходами 5 и 6 блоков анализа, а синхровыходы 20 генератора 1 соединены с соответствующими входами 21 блока 17, выходы которого являются выходами анализатора.

Для большей ясности на чертеже показан компаратор 23, выход которого соединен с входом 16, а на его вход подается входной сигнал.

Анализатор работает следующим образом.

Вначале по сигналу на входе 14 в регистры 7 и 8 записывается некоторое начальное значение. Затем на входы 9 и 10 от генератора 1 подаются значения базисных функций - синуса и косинуса (одноразрядные и прямоугольные). Сумматоры 11 и 12 фактически отслеживают корреляцию фазы сигнала с базисной функцией. Если корреляция есть, то значительно преобладает либо "0", либо "1", в противном случае их приблизительно поровну. На сумматорах 3, 4 и регистрах 7 и 8 собраны накапливающие сумматоры, тактируемые по входу 15 сигналом от генератора 1 и накапливающие частичные суммы за отрезок суммирования. Значения этих сумм поступают на выходы 5 и 6 блоков анализа для дальнейшей обработки.

Эта обработка осуществляется в блоке 17, определяющем коэффициент при разных частотах и выделяющем частоту (частоты) с наибольшим весом, выдавая соответствующий сигнал (сигналы) на выходах 22.1...22.К.

Приведем дополнительные пояснения по работе отдельных узлов.

Первые и вторые входы сумматоров 3 и 4: эти сумматоры - многоразрядные и предназначены для суммирования с выхода одного из сумматоров 11 или 12 с текущим значением накопленной суммы. Так что под первым входом понимается многоразрядный вход. Второй вход, в зависимости от того, осуществляется ли простое суммирование ("0" или "1") либо со знаком (+1 либо -1), может реализовываться по-разному. В первом случае, если в качестве сумматоров 3 и 4 используются полные (т.е. с входом переноса от младших разрядов) сумматоры двух многоразрядных чисел, то входы первого слагаемого будут первым входом, вторым входом будет вход переноса, а на входы второго слагаемого подаются "0". Во втором случае на вход переноса всегда подана "1", а входы второго слагаемого соединены и являются вторым входом сумматора. При этом разряд самой старшей суммы (не переноса) будет показывать знак получаемой суммы: если = 0, то сумма положительна, если = 1 - отрицательна.

По поводу входа предустановки: во втором из вышерассмотренных случаев в качестве него используется вход сброса, т.е. установки всех разрядов регистров 7 и 8 в "0". А в первом случае устанавливается максимальное отрицательное число, т.е. самый старший разряд в "1", а остальные - в "0".

Относительно реализации генератора 1 и блока 17: они зависят от взаимных реализаций и числа блоков анализа.

Пусть число блоков анализа равно числу анализируемых частот. В этом случае генератор 1 должен иметь выходы всех базовых функций. Его возможная реализация должна содержать задающий генератор и набор делителей частоты, причем на их выходах частота должна быть в 2 раза больше соответственной. Далее эта частота подается на 2 делителя на два, прием один из них переключается по нарастающему, а второй - по спадающему фронтам сигнала. Выходы этих делителей на два и будут соответственными выходами базовых сигналов. Сигнал от задающего генератора подается на тактовый выход генератора 1 и служит для тактирования регистров 7 и 8. Помимо этого есть дополнительный счетчик управления, работающий циклически со сбросом максимального числа в исходное состояние и имеющий выход индикации максимального числа (аналогичный выходу ТС микросхемы 555ИЕ10), используемый в качестве выхода предустановки и единственного управляющего выхода - по этому сигналу информация с выходов 5, 6, запоминается в блоке 17, а регистры 7, 8 подготавливаются для нового цикла. Собственно блок 17 может содержать регистры хранения для выходов 5 и 6, каждого блока анализа, тактируемые от генератора 1, с выходов которых сигналы поступают на умножители и попарно соответственно суммируются. Затем полученные значения поступают на компараторы, сравнивающие результаты с пороговыми значениями. Поскольку амплитуда входного сигнала нас не интересует, то такое решение проблемы анализа результата оказывается вполне пригодно, особенно оно выгодно для случая нескольких одновременно присутствующих частот.

Анализатор содержит только один блок анализа. В этом случае генератор 1 удобнее строить так: в его состав входят задающий генератор, циклически работающий счетчик со сбросом максимального значения в исходное и блок постоянной памяти, выходы которого являются выходами генератора 1. Блок 17 должен содержать регистры - по 2 для каждой частоты со схемой разрешения стробирования для каждой пары, при этом регистры соответственно разбиты на 2 группы и в каждую входит лишь один регистр от каждой частоты и входы регистров (информационные) объединены параллельно в каждой группе, т.е. каждая группа работает от своей шины данных. Для управления регистрами используются управляющие входы (их число равно числу анализируемых частот), с которых импульсы записи с соответствующих выходов блока постоянной памяти производят запись в ту или иную пару регистров. Затем с выходов регистров данные поступают на умножители и исправно попарно суммируются, после чего суммы для всех частот попарно сравниваются (можно использовать цифровые компараторы 555СП1) и затем биты "меньше" суммируются и выбираются частоты, для которых они наименьшие. Для случая одной присутствующей частоты выбираемая сумма равна "0", для двух - "0" и "1", и т.д. Этот анализ также можно провести с использованием микросхем 555СП1, выходы которых будут выходами блока сравнения, а сравнение будет производиться с максимально допустимой суммой битов "меньше".

Claims (1)

1. АНАЛИЗАТОР СПЕКТРА, содержащий генератор синхросигналов и базисных сигналов и группу блоков анализа, каждый из которых содержит первый и второй сумматоры и первый и второй регистры, выходы которых соединены с первыми входами соответственно первого и второго сумматоров, выходы которых соединены соответственно с информационными входами первого и второго регистров, соединенные между собой соответственно синхровходы и входы сброса первого и второго регистров являются одновременными входами блоков анализа и подключены соответственно к первому и второму синхровыходам генератора синхросигналов и базисных сигналов, отличающийся тем, что, с целью упрощения, анализатор содержит пороговый блок, а каждый блок анализа содержит первый и второй сумматоры по модулю два, выходы которых соединены с вторыми входами соответственно первого и второго сумматоров, выходы которых являются выходами блока анализа и соединены с соответствующими информационными входами порогового блока, выходы которых являются выходами анализатора, информационный вход которого соединен с первыми информационными входами блоков анализа, к которым подключены первые входы первых и вторых сумматоров по модулю два блоков анализа, вторые входы которых соединены с соответствующими выходами базисных сигналов генератора синхросигналов и базисных сигналов, третий синхровыход которого соединен с управляющим входом порогового блока.

Images