SU955083A1 - Устройство дл обработки радиосигналов - Google Patents

Description

(5) УСТРОЙСТВО ДЛЯ ОБРАБОТКИ РАДИОСИГНАЛОВ

1

Изобретение относитс  к вычислительной технике и может использоватьс  в качестве приставки к электроннЙм вычислительным машинам (ЭВМ) при решении различных задач цифровой обработки радиосигналов в реальном масштабе -времени.

Известны универсальные ЭВМ, которые способны решать задачи .цифровой обработки радиосигналов, поступающих с выхода аналого-цифровых преобразователей О .

Однако эти ЭВМ имеют, как правило, один процессор, обеспе1 1вающий недостаточное быстродействие, большую (сотни килобайт) оперативную пам ть.

Дл  решени  задач цифровой обработки радиосигналов в реальном масштабе времени требуетс  более высокое быстродействие (несколько дес тков миллионов операций в секунду) и сравнительно небольша  пам ть (единицы килобайт), поэтому решение указанных

задач в реальном масштабе времени с помощью одной ЭВМ оказываетс ,-в р де случаев, невозкГожным, а создание комплекса из нескольких ЭВМ - эюоноNjyчески невыгодным.

Известно устройство, содержащее многополюсник, регистр адреса, буферный регистр 2 .

Оно позвол ет увеличить быстродействие вычислительного комплекса за счет выполнени  таких операций, которые в ЭВМ из-за программного метода вычислений требуют больших за.трат машинного времени.

Наиболее близким по технической

15 сущности к изобретению  вл етс  устройство , в котором входное устройство подключено к блоку пам ти, выходы последнего через два веро тностных элемента соединены с логической схе20 мой И, а выходы блока управлени  соединены непосредственно и через блок коммутации с блоком пам ти 3j. Недостатком этого устройства  вл етс  отсутствие возможности выполнени  с его помощью операций фильтрации и детектировани , вычислени  коррел ционных функций, формировани  диаграмм направленности антенн и т.п., которые при цифровой обработке радиосигналов занимают наибольшую часть машинного времени ЭВМ. Цель изобретени  - повышение коэф фициента использовани  оборудовани  и быстродействи . Поставленна  цель достигаетс  тем что в устройство, содержащее блок коммутации, буферный регистр, выход которого подключен к входу блока пам ти , адресный и два тактовых входа которого соединены соответственно с первым, вторым и третьим выходами блока формировани  управл ющих сигналов , вход которого  вл -етс  управл ющим входом устройства, вход буфер ного регистра  вл етс  информационным входом устройства, введены два сумматора, шесть умножителей, два накапливающих сумматора, регистр, блок посто нной пам ти, блок извлечени  квадратного корн , блок регист ров, выход которого  вл етс  выходом устройства, выходы первого и второго умножителей соединены соответЯЬтвенно с входами первого сумматора, выходы третьего и четвертого умножителей соединены соответственно с входами второго сумматора, первый выход блока пам ти подключен к первым входам первого и третьего умножителей, второй выход блока пам ти подключен к первым входам второго и Четвертого умножителей, входы блока коммутации соединены соответственно с выходами блока посто нной пам ти, с первым вы ходом регистра и стретьим выходом блока пам ти, первый выход блока ком мутации подключен ;К вторым входам первого и четвертого умножителей, второй выход подключен к вторым входам второго и третьего умножителей, третий выход подключен к первым входам п того и шестого умножителей, вт рые входы которых соединены соответственно с выходами первого и второго накапливающих сумматоров, входы которых соединены соответственно с выходами первого и второго сумматоров, выходы п того и шестого умножителей соединены соответственно с первым и вторым входами блока регистров и бло ка извлемегни  квадратного корн , вы9 ход которого подключен к третьему входу блока регистров, вход регистра соединен с выходом буферного регистра , второй выход регистра подключен к информационному входу блока формировани  управл ющих сигналов, четвертый и п тый выходы которого подключены соответственно к адресному и тактовому входам блока посто нной пам ти, шестой выход соединен с тактовым входом регистра, седьмой выход подключен к тактовым входам накапли-, вающих сумматоров, восьмой и дев тый выходы блока формировани  управл ющих сигналов соединены соответственно с тактовыми входами блока извлечени  квадратного корн  и блока регистров . Кроме того, блок формировани  управл ющих сигналов в устройстве содержит счетчики номера такта, номера, канала и номера временного отсчета, три схемы сравнени , сумматор адреса, регистр адреса, формирователь синхросигналов обработки и формирователь синхросигналов передачи, вход которого  вл етс  входом блока, а выходы . подключены соответственно к первым входам сумматора адреса и формировател  синхросигналов обработки, к второму и шестому выходам блока, первый , второй, третий, четвертый и п тый выходы формировател  синхросигналов обработки соединены соответственно с входом счетчика номера такта, с третьим входом сумматора адреса, с входом счетчика номера канала, с входом счетчика номера временного отсчета и с первым входом регистра адреса, шестой, .седьмой, восьмой, дев тый и дес тый выходы формировател  синхросигналов обработки  вл ютс  соответственно третьим, п тым, седьмым, восьмым и дев тым выходами блока, выход сумматора адреса Явл етс  первым выходом блока, выход регистра адреса  вл етс  четвертым выходом блока , первые входы схем сравнени  и второй вход формировател  синхросигналов обработки соединены с информационным входом блока, выходы схем сравнени  подключены соответственно к третьему, четвертому и к п тому входам формировател  синхросигналов обработки, выход счетчика номера такта , подключен к вторым входам первой схемы сравнени , сумматора адреса и регистра адреса, выход счетчика номера канала подключен к второму входу второй схемы сравнени  и к треть ему входу регистра адреса, выход счетчика номера временного отсчета подключен к второму входу третьей схемы сравнени  и к четвертому входу сумматора адреса. Формирователь синхросигналов обработки содержит элементы И, тригге счетчик, дешифратор, элемент Н и ге нератор пр моугольных импульсов, выход которого подключен к первому входу первого элемента И, второй вход которого соединен с выходом три гера, входы которого  вл ютс  соответственно первым и п тым входами формировател , выход первого элемента И соединен с входом счетчика, выход которого подключен к входу дешифратора , первый, второй и третий выходы которого  вл ютс  соответственно первым, вторым и п тым выходами формировател , четвертый выход де шифратора подключен к первым входам второго и третьего элементов И, п тый выход соединен с первым входом четвертого элемента И, шестой выход дешифратора соединен с первыми входа ми п того и шестого элементов И, сед мой выход подключен к первому входу седьмого элемента И, восьмой выход соединен с первыми входами вос-ьмого и дев того элементов И, выходы которых подключены к дес тому выходу формировател , выходы со второго по седьмой элементов И  вл ютс  соответственно шестым, седьмым, восьмымj третьим, четвертым и дев тым выходами формировател , второй вход которого -соединен с входом элемента НЕ и с вторыми входами третьего, восьмого и дев того элементов И, выход элемента НЕ соединен с вторым входом второго элемента И, третий вход фор 1poвaтeл  подключен к вторым входам четвертого, п того и седьмого элемен тов И и к третьим входам восьмого и дев того элементов И, второй вход шестого элемента И соединен с четвертым входом формировател . На фиг. 1 представлена структурна  схема устройства; на фиг. 2 схема блока формировани  управл юи|их сигналов; на фиг. 3 схема формиров тел  синхросигналов обработки. Устройство содержит буферный регистр 1, блок 2 пам ти, управл ющий вход 3 устройства, блок k коммутации умножители , сумматоры 9 и 10, накапливающие сумматоры 11 и 1.2, ум3 ножители 13 и ), блок 15 извлечени  квадратного корн , блок 1б регистров, блок 17 посто нной пам ти, регистр 18,,блок 19 формировани  управл ющих сигналов, формирователь 20 синхросигналов передачи, сумматор 21 адреса , формирователь 22 синхросигналов обработки, счетчик 23 номера такта, схема 2 сравнени ,регистр 25 адреса, счетчик 26 номера канала, схема 27 сравнени , счетчик 28 номера временного отсчета, схема 29 сравнени , триггер.30, элемент И 31, генератор 32 пр моугольных импульсов, сметчики 33 и 3,-генератор 35 пр моугольных импульсов, элемент И 36, триггер 37, элемент НЕ 38, дешифратор 39, элементы И . Буферный регистр 1 предназначен дл  приема и кратковременного хранени  кодов информации и кодов команд управлени . Информаци  из него поступает в блок 2 пам ти, а коды команд управлени  - в регистр 1&. Блок 15 извлечени  квадрат юг.о корн  (из суммы квадратов) выполнен с помощью устройства, реализующего алгоритм поворота вектора. Блок 16 регистров представл ет собой набор  чеек регистров дл  хранени  выходной информации. Блок 17 представл ет собой набор  чеек пам ти, в которых коды весовых коэффициентов и коды нормировки записаны электрическим либо технологическим способом. В устройстве реализуютс  следующие алгоритмы: ixU(d-.)n B,iJ (1) А с-J(ReZ) 4- WmZ); где X R€X+3mX комплексные выборки входного сигнала; B ReB4tlmB комплексные весовые коэффициенты, определ ющие параметры нерекурсивного фильтра; - комплексные выборки на выходе нерекурсивного фильтра; . . jel ,2,.. Л- номер фильтрового канала; количество реализуемых фильтровых каналов; , ,2,...D - номер временного отсчета; D - количество временных отсчетов; а, - код нормировани ; 1 1,2,3,...К - номер такта накоплени ; К - количество тактов на коплени  (кратность нерекурсивного фильт ра);, ,2,3,... - константа, определ ю ща  коэффициент разрежени , выходных выборок сигнала; А - выборки на выходе де тектора фильтрового к-анала (на выходе блока извлечени  ква ратного корн  из сум мы квадратов) ; С - посто нный множитель определ ющий коэффициент передачи детек тора . Устройство работает следующим образом . В каждом периоде работы в устройс ве производитс  прием информации и кодов команд управлени  от ЭВМ и затем обработка полученной информации в соответствии с прин тыми командами управлени  по выражени м 1 и (2). В начале периода работы от ЭВМ в бл,ок 19 поступает управл ющий сигнал начала работы, по которому формирователь 20 вырабатывает синхросигналы дл  переписи информации от ЭВМ через буферный регистр 1 в блок 2 пам ти и дл  переписи кодов команд управлени  в регистр 18. Адреса  чеек пам ти блока 2 формируютс  с помощью сумматора 21 адреса по поступающим в него синхросигналам. Состав команд .управлени : код количества реализуемых каналов -3 ; код кратности фильтров - К, код количест ва временных отсчетов - D; код коэффициента разрежени  выходных выборок сигнала - п, признак управлени  блока коммутации (поступление весовых коэффициентов и кода нормировки из блока 2 пам ти либо из блока 17), признак управлени  записи в блок 16 регистров с выхода умножителей 1Д и ИЛИ. блока 15 извлечени  квадрат ного корн . Весовые коэффициенты хран тс  в блоке 17, что удобно в том случае, когда эти коэффициенты посто нны. Если есть необходимость оперативного изменени  коэффициентов, то они должны поступать в составе входной информации от ЭВМ. В этом случае эти коэффициенты хран тс  в блоке 2 пам ти и по соответствующим адресам (от сум матора 21 адреса) и синхросигналам считываютс  через блок h коммутации 5, 6, 7, 8, на входы умножителей 13, 4. По окончании передачи информации из ЭВМ в устройство формирователь 20 вырабатывает синхросигнал, запускающий формирователь 22, вырабатывающий синхросигналы, по которым произво- дитс  обработка полученной информации по первому фильтровому каналу первого временного отсчета. При этом формирователь 22 вырабатывает синхросигналы обнулени  сумматора 21 адреса, счетчиков 23, 26 и 28, регистра 25 адреса и накапливающих сумматоров 11 и 12, а затем вырабатывает тактовые импульсы, которые просчитываютс  счетчиком 23, формирующим текущий номер такта накоплени , поступающего в сумматор 21 адреса и регистр 25 адреса дл  формировани  адресов соответственно блоков 2 и 1 7. С выходов блока 2 пам ти на входы умножителей 5, 6 и 7 8 поступают соответственно коды входного сигнала, а на другие входы умножителей 5 8 и 6, 7 с выходов блока А коммутации поступают коды весовых коэффициентов. Полученные произведени  поступают на входы сумматоров 9, Ю, в которых осуществл етс  суммирование соответственно , действительных и мнимых частей . В сумматорах 11 и 12 осуществл етс  накопление полученных сумм. При совпадении кода в счетчике 23 с кодом К, хран щимс  в соответствующей  чейке регистра 18, в формиоователь 22 поступает сигнал, означающий окончание обработки по одному фильтровому каналу одного временного отсчета. При этом коды поступают соответственно в умножители 13, Т где производитс  их умножение на код нормировки , поступающий с .третьего выхода блока k коммутации. Коды ReZ и jmZ поступают в блок 15 извлечени  квадратного корн . В блок 16 регистров в зависимости от признака записываютс  либо коды ReZ и tImZ с выходов умножителей 13 i 1

либо код А с выхода блока 15. По синхросигналу коды- с выхода блока 16 регистров переписываютс  во внешнее усройство (например, ЭВМ),

По окончании описанных процессов формирователь 22 вырабатывает синхросигналы обнулени  счетчика 23, регистра 25 адреса, накапливающих сумматоров 11 и 12 и вырабатывает тактовый импульс, который поступает в счетчик 26 номера канала, увеличива  его на 1, и процессы обработки информации по следующему фильтровому каналу повтор ютс  аналогично вышеописанному .

При совпадении кодов в счетчиках 23 и 26 с кодами К и Т , хран щимис  8 соответствующих  чейках регистра 18, в формирователь 22 от схем сравнени  и 27 поступают сигналы, означающие окончание обработки сигналов по всем фильтровым каналам одного временного отсчета. После этого формирователь 22 вырабатывает сигналы обнулени  счетчиков 23 и 26, сумматора 21 адреса, регистра 25 адреса , накапливающих сумматоров 11 и 12 и вырабатывает тактовый импульс, который поступает в счетчик 28 номера временного отсчета, увеличива  его код на п единиц. При равенстве- кодов в счетчиках .23, 26 и 28 с кодами К, , D, хран щимис  в соответствующих  чейках регистра 18, в формирователь 22 со схем сравнени  2, 27 и 29 по ступают сигналы, означающие оконча- . ние обработки по всем фильтровым каналам всех временных отсчетов. После этого формирователь 22 вырабатыэает синхросигналы конца обработки, поступающие из устройства на вход ЭВМ.

Коды адресов  чеек блока 2 формируютс  в сумматоре 21 адреса путем сложени  кода счетчика 23 номера такта с кодом счетчика 28 номера временного отсчета.

Коды адресов блока 1.7 формируютс  в регистре 25 адреса путем записи в его младшие разр ды кода счетчика 23 а в старшие разр ды - кода счетчика 26 номера канала.

ЕС.ГМ весовые коэффициенты и код нормировки поступают на входы умножителей из блока 2 пам ти , то соответствующие адреса  чеек пам ти блока 2 формируютс  в сумматоре 21 путем добавлени  к коду константы из формировател  22, определ ющей начальный адрес  чеек пам ти, где хран тс  эти коэффициенты.

При поступлении в устройство от ЭВМ кода управлени , задающего автокоррел ционный способ обработки сигналов и кода П 0, процессы обработки информации осуществл ютс  аналогично вышеописанному, за исключением того, что счетчик 26 находитс  всегд в нулевом состо нии, а коды адресов  чеек пам ти дл  сигнала 1 и дл  сдвнутого сигнала i + (d-l)n3 формируютс  в сумматоре 21 адреса.

При поступлении в устройство от ЭВМ кода упвавлени , задающего взаимнокоррел ционный способ обработки, и кода О процессы обработки инфомации осуществл ютс  аналогично вышеописанному , за исключением того, что счетчик 2б находитс  всегда в нулевом состо нии, а коды адресов  чеек пам ти дл  первого сигнала i + (d-1)nj и коды адресов  чеек пам ти дл  второго сигнала формируютс  в суммато;ре 21, причем коды адресов  чеек пам ти второго сигнала формируютс  путем добавлени  к коду i4(d-l)n кода константы из фо эмировател  22, определ ющей начальный адрес  чеек пам ти блока 2, в которых хран тс  коды второго сигнала.

При поступлении в устройство от ЭВМ кода управлени , задающего режим формировани  диаграммы направленности антенны, и кодов tJ О и О 1 процессы обработки информации осуществл ютс  аналогично работе при фильтрационном способе обработки сигналов , за исключением того, чтоосчетчики 26 и 28 наход тс  всегда в нулевЪм состо нии.

Формирователь 20 (фиг. 3)при перекачке информации работает следующим образом.

Claims (3)

1. Шелихов А.А., Селиванов Ю.П. Вычислительные машины. Справочник под общ. ред. В.В. Пржи лковского, М., Энерги , 1978, с. А5-50.

. 2. Авторское свидетельство СССР № 392503, кл. G Об F 15/332, 1971.

3. Авторское свидетельство СССР № 3,77787, кл. G Об F 15/332, 1970 (прототип).

От ЭВМ

От 18

Фи.г.2.