SU834710A1 - Устройство дл обработки статисти-чЕСКОй иНфОРМАции - Google Patents

Устройство дл обработки статисти-чЕСКОй иНфОРМАции Download PDF

Info

Publication number
SU834710A1
SU834710A1 SU792843928A SU2843928A SU834710A1 SU 834710 A1 SU834710 A1 SU 834710A1 SU 792843928 A SU792843928 A SU 792843928A SU 2843928 A SU2843928 A SU 2843928A SU 834710 A1 SU834710 A1 SU 834710A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
output
adder
information
sign bit
Prior art date
Application number
SU792843928A
Other languages
English (en)
Inventor
Борис Сергеевич Демченко
Николай Олегович Герусов
Алексей Егорович Марютин
Original Assignee
Краснодарский Ордена Трудового Крас-Ного Знамени Завод Электроизмери-Тельных Приборов
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Краснодарский Ордена Трудового Крас-Ного Знамени Завод Электроизмери-Тельных Приборов filed Critical Краснодарский Ордена Трудового Крас-Ного Знамени Завод Электроизмери-Тельных Приборов
Priority to SU792843928A priority Critical patent/SU834710A1/ru
Application granted granted Critical
Publication of SU834710A1 publication Critical patent/SU834710A1/ru

Links

Landscapes

  • Complex Calculations (AREA)

Description

(54) УСТРОЙСТВО ДЛЯ ОБРАБОТКИ СТАТИСТИЧЕСКОЙ
ИНФОРМАЦИИ
третьему выходу знакового разр да регистра числаС2.
Однако известное устройство отличаетс  большой сложностью.
Цель изобретени  - упрощение устройства .
Поставленна  цель достигаетс  за счет того, что устройство обработки статистической информации содержит дополнительный сумматор, блок анализа знаков, генератор случайных чисел, счетчик, блок сравнени  и переключатель, при этом выход блока элементов И подключен к первому входу дополнительного сумматора, второй вход которого соединен с третьим выходом блока управлени , п тый выход которого подключен ко входу счетчика, выход которого соединен с первым входом блока сравнени , второй вход которого объединен с третьим входом блока элементов .И и подключен к выходу переключател , выход блока сравнени  соединен со входом останова блока управлени , шестой выход которого подключен ко входу генератора случайных чисел, выход которого соединен с третьим входом дополнительного сум.матора, выход которого соединен с первым входом блока анализа знаков , второй вход которого подключен к седьмому выходу блока управлени , второй выход первого знакового разр да .сумматора и второй выход второго знакового разр да сумматора подключены соответственно к третьему и четвертому входам блока анализа знаков, выход которого соединен с четвертым информационным входом сумматора.
На чертеже представлена блок-схема предлагаемого устройства.
Устройство содержит блок управлени  1, запоминающий блок 2, регистр числа 3 со знаковым разр дом 4, сумматор 5 с первым 6 и вторым 7 знаковыми разр дами, блок 8 элементов И, переключатель 9, блок сравнени  10, счетчик 11, дополнительный сумматор 12, генератор случайных чисел 13, блок анализа знаков 14.
Устройство работает следующим образом,
В исходном состо нии все регистры,  чейки пам ти, счетчики наход тс  в нулевом состо нии. Пусть входна  информаци  Х) представл етс  одиннадцатью двоичными разр дами, включа  знаковый разр д. Запоминающий блок 2 содержит п-шестнадцатиразр дных  чеек пам ти, сумматор 5 - п тнадцать информационных и два знаковых разр да 6 и 7, регистр числа 3 - п тнадцать информационных и один знаковый разр д 4, дополнительный сумматор 12 - дес ть информационных разр дов, переключатель 9 имеет 16 выходов, которые позвол ют задавать объем накоплени  от 2° до в двоичном коде.
Пусть на переключателе 9 установлено число циклов N 2. При этом в блоке 8 элементов И открываютс  соответствующие элементы И и по команде с блока управлени  1 информаци  передаетс  на сумматор 5 со сдвигом на п ть разр дов в сторону младших разр дов. В данном случае она записываетс  с 1 по 10 разр ды сумматора 5. Знаковый разр д информации записываетс  в первый 6 и второй 7 знаковые разр ды. Одновременно с блока 1 поступает команда на генератор случайной последовательности 13, который вырабатывает код одной реализации случайной последовательности, поступающей на вход дополнительного сумматора 12. Так как при N 2 на другие входы дополнительного сумматора 12 не поступаег информаци  от блока 8, то производитс  суммирование кода случайной последовательности с нулем, в результате которого сигнал переноса на его выходе будет также равен нулю.
Следующа  команда от блока управлени  1 поступает на блок 14 анализа знака и выработки единицы переноса в сумматор 5. В данном случае отсутствует сигнал переноса на выходе дополнительного сумматора 12, поэтому в сумматор 5 единица не добавл етс . Далее производитс  считывание информации по нулевому адресу запоминающего блока 2 на регистр числа 3 и знаковый разр д 4 и по команде блока управлени  1 суммирование этой информации с содержимым сумматора 5. Результат записываетс  в нулевую  чейку пам ти, св зь с которой имеют только п тнадцать разр дов сумматора 5 и знаковый разр д 4.
Затем в регистр адреса добавл етс  единица , регистр числа, сумматоры и знаковые разр ды устанавливаютс  в нулевое состо ние , происходит прием следующего значени  входной инфоргмации, суммирование ее с содержимым первой  чейки пам ти и запись результата в эту же  чейку и т.д., пока по всем ш-адресам ( чейкам пам ти) не будет записана входна  информаци . На этом первый цикл накоплени  заканчиваетс .
Блок управлени  Г выдает команду «-fl цикл в счетчик 11 числа циклов накоплени  и процесс повтор етс . При совпадении числа циклов накоплени  в счетчике 11 с установленным переключателем 9 вырабатываетс  команда «Конец обработки , котора  поступает на блок управлени  1, и рабо та останавливаетс .
В процессе накоплени  автоматически производитс  нормирование, информаци  сдвигаетс  на п ть разр дов в сторону старших и на выходе снимаетс  усредненное значение ее с 5 до 15 разр дов сумматора.

Claims (2)

  1. При числе циклов накоплени  N 2 устройство работает аналогичным образом. Отличие состоит в том, что часть разр дов входной информации X(t) в зависимости от заданного числа циклов накоплени  через блок 8 поступает на входы дополнительного сумматора 12, где суммируетс  с кодом случайной числовой последовательности. Если в результате суммировани  на выходе дополнительного сумматора 12 по вл етс  сигнал переноса, то пи команде с блока управлени  1 в сумматор 5 записываетс  единица, знак которой соответствует знаку суммы сумматора 5. Введение дополнительного шума (последовательности случайных чисел) равносильно увеличению дисперсии шумовой составл ющей твходного сигнала. Так как шум входного сигнала и последовательность случайных чисел некоррелированы, то их дисперсии суммируютс  по линейному закону D2,i + 02/14 D2(iD + Jo где D - символ дисперсии; fi - мгновенное значение шума входного сигнала; Ji - мгновенное значение случайной последовательности . i 1, 2,...,п. В предельном случае введение случайной числовой посл€ довательности увеличивает дисперсию шумовой составл ющей в 2 раза. При этом дл  получени  одинакового соотношени  сигнал/помеха с усреднением требуетс  увеличение числа циклов накоплени  на один пор док в двоичном коде в 2 раза. Однако учитыва  то, что веро тна  ошибка оценки,случайной величины пропорциональна , увеличение дисперсии шумовой составл ющей в 2 раза увеличивает ошибку оценки в Nr2 раз и скорость убывани  ее с ростом N невелика, число циклов накоплени , выбираемое из априорных сведений , может быть одним и тем же дл  обеспечени  необходимой точности оценки, как при обработке информации по другим известным алгоритмам. Использование новых элементов - генератора случайной последовательности, дополнительного сумматора, блока анализа знаков и выработки единицы переноса, блока элементов И, счетчика, блока сравнени  и пе .uiv,i4v,i..-.i-. «, V., f реключател  :- выгодно отличает предлагаемое устройство обработки, так как позвол ет уменьшить разр дность запоминающего устройства без потери информации при накоплении , что снижает стоимость и повыщает надёжность устройства. Формула изобретени  Устройство дл  обработки статистической информации, содержащее запоминающий блок, первый вход которого подключен к первому выходу блока управлени , второй выход которого соединен с первым информационным входом регистра числа и с первым входом знакового разр да регистра числа, второй вход которого подклю-чен к первому выходу запоминающего блока, второй вход которого соединенс первым выходом знакового разр да регистра числа, второй информационный вход регистра числа соединен со вторым выходом запоминающего блока, третий вход которого подключен к первому выходу регистра числа,второй выход которого соединен с первым информационным входом сумматора, второй вход, которого объединен с первым входом первого знакового разр да сумматора и подключен к третьему выходу блока управлени , четвертый выход которого соединен с первым входом блока элементов И, второй вход которого объединен со вторым входом первого знакового разр да сумматора , с первым входом второго знакового разр да сумматора и  вл етс  входом устройства , выход блока элементов И подключен к третьему информационному входу сумматора , первый выход которого соединен с третьим входом запоминающего блока, второй выход сумматора подключен к третьему входу первого знакового разр да сумматора, первый выход которого соединен со вторым входом второго знакового разр да сумматора , первый выход которого подключен к третьему входу знакового разр да регистра числа, второй выход которого соединен с третьим входом второго знакового разр да сумматора, четвертый вход первого знакового разр да сумматора подключен к третьему выходу знакового разр да регистра числа, отличающеес  тем, что, с целью упрощени  устройство содержит дополнительный сумматор, блок анализа знаков, генератор случайных чисел, счетчик, блок сравнени  и переключатель , при этом выход блока элементов И подключен к первому входу дополнительного сумматора, второй вход которого соединен с третьим выходом блока управлени , п тый выход которого подключен ко входу счетчика , выход которого соединен с первым входом блока сравнени , второй вход которого объединен с третьим входом блока элементов И и подключен к выходу переклю ел , выход блока сравнени  соединен со , входом останова блока управлени , щестой пупппдл пртанпп  vnnannfHua iiip/ тпи выход которого подключен ко входу генератора случайных чисел, выход которого соединен с третьим входом дополнительного сумматора , выход которого соединен с первым входом блока анализа знаков, второй вход которого подключен к седьмому выходу блока управлени , второй выход первого знакового разр да сумматора и второй выход второго знакового разр да сумматора подключен соответственно к третьему и четвертому входам блока анализа знаков, выход которого соединен с четвертым информационным входом сумматора. Источники информации, прин тые во внимание.ори экспертизе 1- ТИИЭР. Пер. с англ., т. 65, 1977, № 5, с. 114.
  2. 2. Авторское свидетельство СССР № 268753, кл. G 06 F 15/34, 1970 (прототип).
SU792843928A 1979-11-28 1979-11-28 Устройство дл обработки статисти-чЕСКОй иНфОРМАции SU834710A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU792843928A SU834710A1 (ru) 1979-11-28 1979-11-28 Устройство дл обработки статисти-чЕСКОй иНфОРМАции

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU792843928A SU834710A1 (ru) 1979-11-28 1979-11-28 Устройство дл обработки статисти-чЕСКОй иНфОРМАции

Publications (1)

Publication Number Publication Date
SU834710A1 true SU834710A1 (ru) 1981-05-30

Family

ID=20861081

Family Applications (1)

Application Number Title Priority Date Filing Date
SU792843928A SU834710A1 (ru) 1979-11-28 1979-11-28 Устройство дл обработки статисти-чЕСКОй иНфОРМАции

Country Status (1)

Country Link
SU (1) SU834710A1 (ru)

Similar Documents

Publication Publication Date Title
SU517278A3 (ru) Цифрова вычислительна машина дл обработки данных
US3871578A (en) Data processing system for multiplying and intergerizing floating point numbers
RU2439667C1 (ru) Процессор повышенной достоверности функционирования
SU834710A1 (ru) Устройство дл обработки статисти-чЕСКОй иНфОРМАции
Grimes et al. Condition number estimation for sparse matrices
US3311739A (en) Accumulative multiplier
JP2579321B2 (ja) バイナリ処理装置
US3182180A (en) Division system
Von Neumann Electronic methods of computation
SU809199A1 (ru) Многоканальный многомерныйцифРОВОй КОРРЕлОМЕТР
SU1262487A1 (ru) Устройство дл извлечени корн четвертой степени
SU1383345A1 (ru) Логарифмический преобразователь
SU410381A1 (ru)
SU1233166A1 (ru) Устройство дл реализации быстрого преобразовани Фурье
SU1062713A1 (ru) Устройство дл выполнени быстрого преобразовани Фурье
SU1133597A1 (ru) Устройство дл формировани адресов операндов процессора быстрого преобразовани Фурье
SU1562966A1 (ru) Устройство дл выбора асинхронных сигналов по критерию М из N
SU595739A1 (ru) Цифровой спектроанализатор
SU1411742A1 (ru) Устройство дл сложени и вычитани чисел с плавающей зап той
SU1163340A1 (ru) Устройство дл определени характеристической функции
SU651489A1 (ru) Устройство дл выбора информационных каналов
SU612246A1 (ru) Устройство дл делени
SU600575A2 (ru) Логарифмирующее устройство
SU1401448A1 (ru) Устройство дл реализации булевых симметричных функций
SU752335A1 (ru) Множительное устройство