SU798811A1 - Устройство дл сравнени двоич-НыХ чиСЕл - Google Patents
Устройство дл сравнени двоич-НыХ чиСЕл Download PDFInfo
- Publication number
- SU798811A1 SU798811A1 SU792744710A SU2744710A SU798811A1 SU 798811 A1 SU798811 A1 SU 798811A1 SU 792744710 A SU792744710 A SU 792744710A SU 2744710 A SU2744710 A SU 2744710A SU 798811 A1 SU798811 A1 SU 798811A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- inputs
- input
- numbers
- triggers
- elements
- Prior art date
Links
Landscapes
- Time-Division Multiplex Systems (AREA)
Description
Цель изобретени - повышение быстродействи .
Поставленна цель достигаетс тем что в устройстве дл сравнени п двоичных чисел, содержащем элементы :И, ИЛИ, триггеры, входы установки в единичное состо ние которых соединены с шиной управлени устройства Кс1ждый i-ый информационный вхо устройства соединен с первым входом i-ro элемента И и с первым входом установки в нулевое состо ние i-ro триггера, где ,2-п, выходы элементов И подключены ко входам элемента ИЛИ, выход которого соединен со вторыми входами установки, в нулевое состо ние триггеров, пр мой выход каждого i-ro триггера подключен ко второму входу i-ro элемента И, третьи входы установки в нулевое состо ние триггеров соединены с шиной синхронизации устройства.
На чертеже представлена функциональна схема устройства.
Устройство содержит п триггеров 1, Ij- 1 и, элементы И 2, 2,, элементы ИЛИ 3, шину 4 управлени , выход устройства 5, шину 6 синхронизации и информационные входы 7-} , 727у ,, по одному на каждую схему И 2.
Устройство работает следующим образом .
По шине 4 управлени поступает единичный сигнал, устанавливающий все триггеры l/j, 1 1 и единичное состо ние. После сн ти этого сигнала по всем информационным входам 7 поступает старший разр д всех одновременно п чисел на соответствующие входы элементов И 2. При этом на выходе элемента ИЛИ 3 по вл етс сигнал , соответствующий значению старшего разр да максимального из двоичных чисел. Этот сигнал равен единице если хот бы одно иэ чисел в данном разр де содержит единицу и равен нулю , если все числа в данном разр де содержат ноль. Сигнал с выхода элемета ИЛИ 3 поступает на выход устройства 5 , а также на один из трех объединенных по И установки в нулевое состо ние всех триггеров 1. На другой, вл ющийс инверсным, нулевой вход| калодого триггера поступает старший разр д соответствующего числа по сорргветствующему информационному входу -7, При этом, если значение данного разр да максимального числа равно единице, то по единичному синхроимпульсу , поступающему по шине 6 синхронизации на третьи нулевые входы всех триггеров, произойдет сброс в ноль тех триггеров, на инверсные иходы которых поступил нулевой сигна т.е. в данном разр де соответствующее число содержит ноль, в то врем
как максимсшьное число содержит единицу . При этом соответствующие элементы И заперты и последующие разр ды чисел, поступающих на эти элемеКты И не вли ют на формирование кода максимального числа из п чисел. Далее по всем п информационным входам поступает следующийразр д всех чисе и процесс повтор етс . После оконча ни сравнени всех разр дов чисел один или несколько триггеров остаютс в единичном состо нии, что свидетельствует о том, что по соответствующему каналу поступил код максималного числа.
Дл определени минимального числа из п двоичных чисел в каналы подают инверсные коды этих чисел, выдел ют максимальный из инверсных кодов пр мой код выделенного числа и будет минимальным числом в множестве двоичных чисел.
Устранение необходимости приема сравниваемых чисел, поступаю1цих последовательными кодами одновременно по каналам, исключает задержку на накопление информации, благодар чем уменьшаетс врем сравнени п чисел, поступающих последовательными кодами одновременно по п каналс1м. Например, дл максимальной возможной частоты поступлени разр дов сравниваемых чисел врем сравнени уменьшитс в два раза.
Claims (2)
- Формула изобретениУстройство дл сравнени п двоичных чисел, содержащее элементы И, ИЛИ, триггеры, входы установки в единичное состо ние которых подсоединены к шине управлени .устройства, отличающеес тем, что, с целью Повышени быстродействи , в нем каждый i-ый информационный вход устройства соединен с первым входом i-ro элемента И и с первым входом установки в нулевое состо ние i-ro триггера, где ,2-n, выходы элементов И подключены ко входам элемента ИЛИ, выход которого соединен со вторыми входами установки в нулевое состо ние триггеров, пр мой выход каждого i-ro триггера подключен ко второму входу i-ro элемента И, третьи входы установки в нулевое состо ние триггеров соединены с шиной синхронизации устройства.Источники информации, прин тые во внимание при экспертизе1 . Авторе коесвидетельство СССР 531150, кл. G 06 F 7/02, 1976.
- 2. Авторское свидетельство СССР 478303, кл. G 06 F 7/02, 1975 (прототип ) .
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU792744710A SU798811A1 (ru) | 1979-04-02 | 1979-04-02 | Устройство дл сравнени двоич-НыХ чиСЕл |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU792744710A SU798811A1 (ru) | 1979-04-02 | 1979-04-02 | Устройство дл сравнени двоич-НыХ чиСЕл |
Publications (1)
Publication Number | Publication Date |
---|---|
SU798811A1 true SU798811A1 (ru) | 1981-01-23 |
Family
ID=20818650
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU792744710A SU798811A1 (ru) | 1979-04-02 | 1979-04-02 | Устройство дл сравнени двоич-НыХ чиСЕл |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU798811A1 (ru) |
-
1979
- 1979-04-02 SU SU792744710A patent/SU798811A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU798811A1 (ru) | Устройство дл сравнени двоич-НыХ чиСЕл | |
SU1091155A2 (ru) | Устройство дл сравнени @ двоичных чисел | |
SU637810A1 (ru) | Устройство дл сортировки разр дных чисел | |
SU822178A1 (ru) | Устройство дл сравнени двоичныхчиСЕл | |
SU1443146A2 (ru) | Устройство выделени одиночного @ -го импульса | |
SU1032442A1 (ru) | Генератор сигналов Уолша | |
SU729586A1 (ru) | Устройство дл сравнени чисел | |
SU646325A1 (ru) | Устройство дл обмена информацией | |
SU743204A1 (ru) | Делитель частоты импульсов | |
SU746503A1 (ru) | Устройство дл определени максимального числа | |
SU1517038A1 (ru) | Устройство дл перебора перестановок | |
SU700862A1 (ru) | Адаптивный пороговый модуль | |
SU964631A1 (ru) | Устройство дл сравнени чисел | |
SU894702A2 (ru) | Устройство дл выделени экстремального числа | |
SU785865A1 (ru) | Устройство дл преобразовани параллельного кода в последовательный | |
SU1059563A1 (ru) | Устройство дл выделени экстремальных чисел | |
SU1173402A1 (ru) | Генератор чисел | |
SU1711342A1 (ru) | Способ цикловой синхронизации и система дл его осуществлени | |
SU1424127A1 (ru) | Устройство дл определени потери достоверности дискретной информации | |
SU869032A1 (ru) | Коммутатор | |
SU830374A1 (ru) | Устройство дл сравнени чисел | |
SU1233214A1 (ru) | Ячейка пам ти | |
SU943707A1 (ru) | Устройство дл сортировки чисел | |
SU798785A1 (ru) | Устройство дл вывода информации | |
SU544161A1 (ru) | Устройство фазировани аппаратуры передачи информации циклическим кодом |