Целью изобретени вл етс повыщение быстродействи . Цель достигаетс тем, что модуль содержит элемент И, элемент ИЛИ, второй элемент задержки и, кроме того, в каждом разр де второй элемент И, элемент ИЛИ, элемент НЕ, причем первый вход элемента ИЛИ каждого разр да соединен с выходом элемента задержки, второй вход - с выходом второго элемента И, первьш вход которого через элемент НЕ соединен с разр дным входом модул . Выход элемента ИЛИ каждого разр да, кроме последнего, соединен с вторыми входами элементов И следующего разр да. Выход эле , мента ИЛИ последнего разр да соединен с вто37 рым входом первого элемента задержки, выход которого через второй элемент задержки со- единен с первым входом элемента И, второй вход которого соединен с выходом схемы сравнени , а выход подключен к первому входу элемента ИЛИ, второй вход которого вл етс вторым входом модул . Выход элемента ИЛИ модул соединен с вторыми входами злементов и первого разр да. На чертеже показана схема предлагаемого модул . На схеме прин ты следующие обозначени : 1 - первый вход модул , 2 - второй вход мс дул , 3 - сумматор, 4 - схема сравнени , 5 - .регистр, 6 - элемент ИЛИ, 7 - элемент И, 8 элемент задержки, 9 - счетчик, 10 - элемент запрета, 11 - элемент задержка, 12 - элемент ИЛИ, 13 и 14 - элементы И, 5 - элемент НЕ Адаптивный пороговый модуль работает следующим образом. При по влении на разр дных входах Xj, Х2 ..., Х комбинации логических едж-шц и кулей на вход 2 подаетс импульс, который через эле мент 6 ИЛИ поступает на входы элементов И 1 и 14. Если на входе Xj присутствует логическа еданица, импульс проходит через элеммгг И 13, счетный вход счетчика 9 и через элемент задерж ки 11 на вход элемента запрета Ш и один из входов элемента 12. При этом запксанное в счетчике 9 весовое значение в виде параллель ного двоичного кода взо/ддтгс в сумматор 3. Если на входе Xj присутствует логическкр нуль, пусковой импульс проходит через зпамент И 14 и без задержки поступает ка второй вход элемента ИЛИ 12, и значение весь} з сумматор не вводитс . С выхода элемента ИЛИ 12 импульс поступает на входы элементов И 13 и 14 следзтощего разр да. Tlyni прохождени импульса , по второму и последуюш {м разрада;аналогич и завис т от значени перерленной на входах этих разр дов. С выхо.ца посу.еднего разр5ща импульс . на с«етг.ый в;;-.о счетчика и через элемент задержки 11, OiKpi-vва элемент запрета 10, вводт- в суммйтор 3 значенир порога. На этом цикл опроса разр дов закадг гетс . Если ситна Z на выходе :з мматсра 3 тличаетс от требуемого сигнала-ка зхсдг 1. схема сравнени 4 имеет на окоем выходе лог ческую единицу, и импульс с элемента задержки И через элемент задержки 3 Itflim обратной св зи, элемент И 7, э.п лгг;нт ИЛИ б поступит вновь на вход первого разр да. Цикл настройки повтор етс . Процйсс н:астройки заканчиваетс при совщщеник сйтн;-ша Z на входе сумматора с требуемым сигналом. При этом схема сравнени 4 сигналом лоп;ческого нул запрещает прохождение импульса через злемент И 7. Элементы задержки в разр дах необходимы дл того, чтобы перезапись в сумматор кодов из счетчиков происходила после окончани переходных процессов при счете и суммировании. Техническа эффективность предлагаемого порогового модул зависит от количества разр дов . С увеличением их числа экономи времеш возрастает, что скажетс на быстродействии устройства, в состав которых центральным узлом входит предлагаемый пороговый модуль . Формула изобретени Адаптивный пороговый модуль, содержащий сумматор, схему сравнени , регистр, счетф:{(с, элемент запрета, информационные входы которого соединены с выходами счетчика, а запреащющш вход через первь5Й элемент задержки сое;щнен с входом счетчика, разр д модул содержит первый элемент И, счетчик, элемент запрета, инфсрманиош&ш входы которого соеддкены с выходами счетшка, настроечный вход которого с соответстзую1Ц) выходом регистра, счетный вход счетчика через элемент задержки соединен с запрещающим входом элемента запрета н с выходом первого элемента И, первый вход которого вл етс разр дным входом модул , выходы всех элементоа которого соедикекы с входами сурлматора , выход которого вл етс выходом модул и соединен с пгрвь м входом схемы сравны м , второй вход которой вл етс входом модул и соед1шен с входом регистра, отличающийс тем, что, с целью повышени бьЕстродеГютви . модуль содержит элемент И, эл емент ИЛИ, второй элемент задержки и, кроv;e того, D кэ здом разр де второй злемент И, элемент ИЛИ, элемент НЕ, причем первый вход элемента ИЛИ каждого разр т(.а соединен с вы сдом элемента задержки, второй вход - с выходом второго элел5ента И, первЕ.ш вход которого через элемент НЕ соединен с разр дным входом модул , элемента 1-ШИ кйждсго разр дд, кроме последнего, соединен с вторыми входами элементов И следующего разр да, выход элемента йЛИ последнего разр да соединен с вторым входом первого элемента задержки, выход которого через второй э.пемент задержки соединен с первым входом элемента И, второй вход которого соединен, с выхо.гдом схемы сравKQiiKH , а выход подключен к первом входу элемента ИЛИ, второй вход которого вл етс BTopbiM входом модул , выход элемента ИЛИ
57008626
модул соединен с вторыми входами элементов1. Авторское свидетельство СССР № 327466,
И первого разр да.кл. G 06 F 7/00, 1972.
Источники информащш,