SU801258A1 - -Разр дный двоичный счетчик - Google Patents

Description

Изобретение относитс  к импульсной технике и может быть использовано при реализации технических средст Известны N -разр дные суммирующие двоичные счетчики 1П с естественный пор дком счета по модулю п, где 2 п 2. Недостатком этих счетчиков  вл етс  большое врем  коррекции запрещенных кодов. Известен 5-ти разр дный двоичный счетчик с естественным пор дком счет по модулю двгщцать, содержащий co6cT венно 5-ти разр дный двоичный счетчик с естественным пор дком счета по модулю п 20... и входную шину, соединенную со счетным входом счетчика . При поступлении входных сигналов счетчик последовательно измен ет сво состо ние в сЬответствии с двоичным кодом 00...О, 10...О, и т.д. до тех пор, пока в нем не установитс  двоич ный код, соответствующий числу 19. После этого счетчик переходит в исходное состо ние 00...О 2. Недостатком этого счетчика  вл етс  большое врем  коррекции запрещенных кодов. Цель изобретени  - сокращение времени коррекдии запрещенных, кодов. 1 .« Поставленна  цель достигаетс  тем, что в Ы-разр дном двоичном счетчике с естественным пор дком счета/по моrt .b + 2%1, дулю п , где п + ... + + 1 + 2 а f + ... + 2 V 2, 2 V 1 + 2° +2 пр мой выход N-oro разр да соединен со входги ш установки в нулевое состо ние соответственно разр дов 1-{N-1), 2-(N-l) ,(N-2)-(N-l), N-1., На фи. 1 представлена схема N-pas р дного двоичного счетчика; на фиг. 2 - практическа  схема суммирующего счетчика по модулю 5. Счетчик содержит N-разр дов 1, входную шину 2 и производит подсчет . импульсов по модулю п. Пр мой выход N-ro разр да счетчика соединен со входами установки в нулевое состо ние соответствующих разр дов. Однозначное соответствие между, модулем п счетчика и номерами разр дов , входы установки в нулевое состо ние которых соедин ютс  с пр - лвлм выходомм-го разр да, приведено в таблице.

о л t ,

2 +1+2 +2..+2 (N-2)-lN-l)

Ы-1 0 «-4

2 +1+2 +2 +...+2 +

Устройство работает следующим образом .

При поступлении входных сигналов на входную шину счетчика он последовательно принимает следующие кодовые комбинации 000...О, 10...0,010...О, и т.д. до тех пор, пока в нем не устанавливаетс  двоичный код, соответствукиций числу (и-1). После этого счетчик переходит в исходное состо ние 00...0. При возникновении в счетчике любого запрещенного кода на пр мбм выходе N-ro разр да возникает сигнал, устанавливающий в нули соответствующие разр ды. Таким образом происходит коррекци  запрещенных кодов за минимальное врем .

Предлагаема  структура счетчика применени  при построении суммирующих двоичных счетчиков с естественным пор дком счета, работающих по модулю 3,5,6,9,10,12,17,18,20,24 и т.д.

Claims (2)

1.Будинский Я. Логические цепи

в цифровой технике. М. , Св зь, 1977, с. 243-244, табл. 6,3.

2.Будинский Я. Логические цепи в цифровой .технике. М., Св зь, 1977, с. 262, рис. 6.106.

К

ii

Вход

V

m