SU1228111A1 - Устройство дл моделировани графов - Google Patents

Abstract

Изобретение относитс  к области вычислительной техники и может быть использовано при стохастическом моделировании сложных систем, представл емых веро тностными графами. Цель изобретени  состоит в распшрении функциональных возможностей за счет моделировани  орграфов с функционально взвешенными вершинами. Устройство содержит блок моделей вершин, узел формировани  топологии, счетчик,  вл ющийс  тай 1ером, генератор импульсов , первый блок пам ти, датчик слу- чайньк чисел,, второй блок пам ти, регистр, блок формировани  дуги, коммутатор . Блок моделей вершин содержит п моделей вершин (п - число вершин графа). Блок формировани  топологии содержит первый и второй блики пам ти , коммутатор, датчик случайных событий , генератор импульсов, счетчик. Блок формировани  дуги содержит первый блок пам ти, первый, второй и третий регистры, второй блок пам ти, первый и второй коммутаторыi сумматор по модулю два, дешифратор,. Расширение функциональных возможностей достигаетс  за счет обеспечени  автоматического управлени  параметрами моделируемого графа или цифровой схемы. 8 ил., 2 табл. I (Л to N3 СХ)

Description

Изобретение относитс  к вычислительной технике и может быть использовано при стохастическом моделировании сложных систем, представл емых веро тностными графами.

Цель изобретени  - распшрение функциональных возможностей за счет моделировани  орграфов с функционально взвешенными вершинами.

На фиг. 1 приведена структурна  схема предлагаемот о устройства; на фиг. 2 - структурна ,схема узла формировани  топологии; на фиг. 3 - структурна  схема узла формировани  исход щих дуги; на фиг. 4 - функциональные абоз на:чени  некоторых цифровых одновыходных элементов; на фиг. 5 - графы микропрограмм; на . 6 - структура слова состо ни  элемента; на фиг. 7 и 8 - фрагменты графа и цифровой схемы, на примере моделировани  которых рассматриваетс  функционирование устройства.

Устройство содержит блок I моде- аей вершин, узел 2 формировани  топологии , счетчик 3,  вл ющийс  таймером , генератор 4 импульсов, первый блок 5 пам ти, датчик 6 случайных чисел, второй блок 7 пам ти, регистр 8, узел 9 формировани  дуги, коммутатор 10.

Блок 1 содержит п моделей 11. Узел 2 содержит первый блок 2 пам ти , второй блок 13 пам ти, коммутатор 14, датчик 15 случайных событий , генератор 16 импульсов, счетчик 17. Узел 9 содержит первый блок 18 пам ти, первь1Й 19, второй 20 и третий 21 регистры, второй блок 22 пам ти , первьй коммутатор 23, второй коммутатор 24, сумматор 25 по модулю два, дешифратор 26.

Блок 1 предназначен дл  имитации процессов вьшолиени  вершин графа либо задержек срабатывани  элементов цифровых устройств. В процессе моделировани  -каждой активной, вьтолн е- мой в данный момент вершине графа ли бО элементу цифрового узла, в котором в данный момент распростран етс  сигнал, назначаетс  определенна  модель 11. Кажда  из моделей 11 может находитьс  в одном из трех состо ний: свободна, зан та моделированием , заблокирована (процесс имитации в модели закончен, но информа- ди  об этом еще не вьщана на выход). Назначение некоторой модели 11 оп281112

ределенной вершине графа или элементу цифровой схемы производитс  в момент модельного времени,-когда должны быть начаты или вьтолнены

5 моделировани  данной вершины, или- имитаци  задержки распространени  сигнала в элементе. При этом среди всех свободных моделей 11 выбираетс  модель с наибольшим номером, тогда

10 на соответствующем информационном входе блока 1 по вл етс  единичный сигнал, а в модель 11 записьшаетс  поступающее значение t случайного временного интервала либо, вьтолне15 ни  вершины графа, либо задержки срабатывани  цифрового элемента, модель 11 переходит в состб ние Зан то .

Собственно моделирование вьшол20 нени  вершин графа или имитаци  задержек цифровых элементов состоит в уменьшении на единицу по каждому импульсу генератора 4 значений случайных временных интервалов во всех

25 наход щихс  в данный момент в состо нии Зан то модел х 11.

Модель 11 переходит в состо ние Заблокирована в момент, когда по 3Q очередному импульсу генератора 4 значение временного интервала 1 становитс  равным нулю. Это означает, что закончено воспроизведение временного интервала вершины графа или цифрового элемента, назначенных данной модели 11. Одновременно с переходом модели 11 в состо ние Заблокирована вырабатьшаютс  сигналы на выходах блока 1.

В состо ние Свободно модель 11 переходит по сигналу на третьем управл ющем входе блока I и ей может быть назначена нова  активнай вершина графа или цифровой элемент. Устройство и работа каждой из моделей 11 блока 1 и всего блока не отличаютс  от описанных в прототипе.

5

0

5

Узел 2 предназначен дл  моделировани  топологии графа либо св зей

цифровой схемы. Дл  этого в .блоке 13 каждой вершине, (либо элементу) отведена определенна  область  чеек, расположенных последовательно в пор дке возрастани  адресов. Число  чеек в области соответствует 1ислу

дуг, выход щих из вершины, либо числу входов элементов, св занных с выходами элемента схемы.

3

Если устройство моделирует выполнение вершин графа, то информаци , характеризующа  каждую дугу, выход щую из вершины графа, и записьгоаема  в одну  чейку области блока 13, со- держит номер вершины, в которую входит данна  дуга, веро тность по влени  дуги от i-й к J-й вершине графа и признак, значение которого равно единице дл  последней  чейки каждой области и нулю - дл  всех остальных  чеек области. Если устройство моделирует работу цифрового узла , то в каждую  чейку области блока 13 записьтаетс  информаци , ха- рактеризующа  одну из св зей элемент схемы узла и содержаща  номер элемента , номер входа элемента, с которым соединен выход элемента, а также признак , значение которого равно едини- це только дл  последней  чейки области . Начальный адрес области блока 13 записан в  чейке с адресом блока 12.

Узел 2 работает при наличии еди- ничного сигнала на входе генератора 16 и входе считьгеани  блока 12. При поступлении на адресный вход . блока 12 номер некоторой вершины графа или элемента схемы он последова- тельно выдает или номера вершин, в которые вход т дуги, выход щие из вершины графа, или номера элементов с которыми св зан выход элемента схемы. Кроме того, в режиме моделировани  цифровых объектов узел 2 одновременно с выдачей номера элемента выдает номер входа этого элемента , непосредственно св занного с выходом .элемента цифрового узла. В момент вьщачи номера последней дуги выход щей из вершины или элемента узел 2 вырабатьгоает единичный сигнал , свидетельствующий о том, что отработана последн   дуга из вер- шины.

Датчик I5 вырабатывает выходной сигнал с веро тностью, значение которой поступает на его вход. Генератор I6 вырабатьшает импульсы с фиксированной частотой при единичном сигнале на входе. Счетчик 3, имеющий счетный вход,  вл етс  таймером модели и хранит текущее значение мо- дельного времени. Генератор 4 выра- батываег импульсы с фиксированным периодом следовани  только при нулевом сигнале на входе. Датчик 6

s 0

5 о Q -

0 5

5

IIЛ

формирует случайные времена выполнени  вершин графа или случайные времена задержек срабатывани  элементов схемы. Значение веро тностей fF;(t) , настраивающие датчик 6 на формирование случайного времени tj , подчин ющегос  функции распределени  F;(t) выполнени  вершины графа с номером 1 либо задержки срабатьгоани  элемента с номером 1, записываютс  в i-ю страницу блока 5. В блоке 7 каждой модели 11 соответствует определенна   чейка, в которую в процессе моделировани  записьтаютс  номера вершин или элементов, которым назначаетс  данна  модель I1. Блок 7 работает в режиме записи информации, поступающей на его информационный вход, если на его вход записи поступает единичный сигнал. Если же сигнал нулевой , то блок 7 работает в режиме считьюани  информации.

Регистр 8 хранит и передает в узел 2 номер вершины, выполнение которой закончено в блоке 1, или номер логического элемента, задержка распространени  сигнала в котором завершена.

Узел 9 предназначен дл  вычислени  значени  логической функции элемента схемы с учетом изменени  сигналов на его входах в текущий момент модельного времени. Дп  этого в блоке 18 каждому элементу схемы отводитс   чейка, где хранитс  текущее слово состо ни  этого элемента. Структура слова состо ни  элемента (ССЭ) приведена на фиг. 6.

Б поле Код записан адрес входа в микропрограмму логической функции данного элемента. Каждому входу логического элемента соответствует свой бит в поле Входы ССЭ. В поле Выход хранитс  текущее двоичное значение выходного сигнала элемента.

Блок 18 работает в режиме записи информации в поле Входы и Выход с его информационного входа, если на входе записи нулевой сигнал. Если сигнал равен единице, то блок 18 работает в режиме считывани  информации.

Регистр 21 хранит ССЭ и выполн ет .операции модификации отдельных р з- р дов ССЭ. Информационный вход регистра 21 служит ДПЯ записи старого ССЭ из блока 18. Инвертирование значени  одного из разр дов пол  Входы в регистре 21 производитс  по сигнаЛам на его адресном входе. При нали- чии нулевого сигнала на входе записи регистра 21 с его входа состо ни  дуги в поле Выход записьшаетс  но- вое, вычисленное значение выходного сигнала элемента.

Дл  вычислени  логических функций элементов их представл ют программируемыми модел ми-. Кажда  функци  за- даетс  своей микропрограммой, загружаемой в определенную область пам ти что дает возможность легко мен ть состав элементов в моделируемых схемах , перегрузив пам ть микропрограмм

Микропрограмму функции элемента можно представить в виде ориентированного графа, в котором из каждой вершины выход т две дуги. Вершины графа взвешены булевыми переменными (с инверсией или без нее), соответствующими входам и выходу элемента. Значение весовой переменной Z при заданной вершине графа однозначно определ ет направление выхода из этой вершины, примем условно направо при Z 1 и вниз Z 0. Тогда каждому набору значений весовых переменных Zj всегда соответствует в графе один и только один путь, выход щий из гра- фа направо или вниз. Обозначив выход графа направо значением 1, а выход вниз - значением О, можно любому графу сопоставить некоторую булевую функцию так, чтобы вершины графа были взвешены аргументами функции, а значение функции при заданных аргументах определ лось движением по графу из начальной вершины к тому шш иному выходу графа.

Примеры графов микропрограмм дл  некоторых логических функций, изображенных на фиг. 4, представлены на фиг. 5. Весовыми переменными вершин графа могут быть не только входы мо- |Делируемого графом элемента, но и его Ьыход (фиг. 4 е, фиг. 5 г).

При моделироваиии элементов пам - tH ориентированными графами необходимо отметить факт задержки сигнала на один такт. Будем далее вераганы с задержкой обозначать не кружками, а квадратами (фиг. 5 г).

На фиг. 4-6 приведен случай, когда все элементы моделируемой схемы имеют не более 15 входов (номера входных переменных от О до F в шест надцатиричной системе счислени ) и

j

10 15

20 5 0 5 0

5

0

5

один выход (номер выходной переменной F). Одним графом можно представить несколько булевых функций, использу  различные точки входа в граф (фиг. 4 а, б и в, ж, фиг. 5 а).

Дл  хранени  микропрограмм в блоке 22 каждой вершине графа микропрограммы отводитс  отдельна   чейкаj котора  содержит следующие пол : И - код весовой переменной; В - признак инверсии весовой переменной; f, Г - адреса перехода соответственно вправо и вниз.

При В 1 переменна  2 инвертируетс  . Если значение 2 с учетом значени  В равно 1, то выбираетс  адрес R и по нему производитс  обращение к следующей микрокоманде, или в графической форме - переход направо к следующей вершине графа элемента. Если Z| с учетом В равно О, то выбираетс  адрес D и по нему выполн етс  переход, что в графической форме означает переход вниз к очередной вершине . Если значение R или D равно нулю, то это означает окончание микропрограммы элемента (выход из гра- Ьа), а булевой функции и, соответственно , сигналу на выходе логического элемента присваиваетс  значение весовой переменной 2- с учетом В.

Структура загрузки блока 22 дл  элементов, изображенных на фиг. 4, приведена в табл. 1. Структура загрузки блока 18 дл  фрагмента схемы на фиг. 8 приведена в табл. 2, при этом предполагаетс , что в данный момент состо ние входов элементов схемы 3 - 0; 8 - Ij 8 - 0; 5 - 1;

4- 1; 9 - 1 - логический нуль, а входов 3-1; 7-0; 7-2; 7-3;

5- 0; 4-0; 9 - О - логическа  единица.

Коммутатор 23 служит дл  выделени  одного из разр дов полей Входы и Выход ССЭ, поступающих на его информационный вход, в соответствии с номером весовой переменной Z , по- ступающим на его второй управл ющий :вход. В зависимости от значени  пол  Б на его втором управл ющем входе он передает на выход значение выделенного разр да либо в пр мом коде (В 0), либо с инверсией ().

Коммутатор 24 при единичном сигнале на управл ющем входе передает на выход значение пол  R со своего

712

первого информационного входа, при нулевом сигнале - значение пол  D со своего второго информационного входа.

Сумматор 25 вьтолн ет операцию сложени  по модулю 2 старого значени  логической функции, поступающего на второй информационный вход сумматора, и нового значени  функции, поступающего на первый информационный вход при поступлении нулевого кода на вход синхронизации.

Коммутатор 10 при моделировании графа передает поступающие из узла 2 на его первый и второй информационные входы номер вершины и управл ющий сигнал соответственно на первьш и второй выходы. В режиме моделировани  цифровых узлов на первый и второй выходы коммутатора 10 передаютс  посту- пающие из узла 9 на его третий и четвертый информационные входы соответственно номер элемента и управл ющий сигнал.

В качестве всех узлов предлагаемо- го устройства могут быть использованы типовые элементы вычислительной техники соответствующего назначени .

Рассмотрим функционирование уст

ройства в режиме моделировани  графа

Перед началом работы блок 13 загружаетс  информацией о св з х вершин графа. В блоке 12 дл  каждой вершины отводитс   чейка, куда помещаетс  адрес начальной  чейки области в блоке 13, содержащей информацию о св з х вершины. Коммутатор 10 и узел 9 настраиваютс  на режим моделировани  графа. В блок 5 занос тс  значени  веро тностей F;(t)j дл  всех вершин графа. Обнул етс  счетчик 3. В п-ю  чейку блока 7 записываетс  1, а в остальные  чейки - О,- п-  модель блока 1 устанавливаетс  в состо ние Заблокирована, остапь- ные модели - в состо ние Свободна.

На п-м информационном выходе блока 1 вырабатываетс  сигнал, поступающий на адресные входы блока 7. Поскольку в блоке 1 имеетс  п-  но-. дель, готова  к освобождению, то на выходе выполнени  вершины блока 1 также присутствует единичный сигнал, по которому запрещаетс  работа генератора 4 и начинаетс  работа узла 2. Одновременно из п-й  чейки блока 7 считываетс  в регистр 8 номер начальной вершины графа. Пусть номер на

0

5

0

f

0 5

118

чальной вершины графа - 1, она св зана дугами с вершинами 3, 7 и 8 (фиг. 7), а информаци  о св з х, содержаща  номера вершин 3, 7 и 8, веро тности Р„, Р,, Pig, признаки г, помещена в блоке 13, начина  с адреса 19. Тогда номер вершины 1 из регистра 8 поступает на адрест.1й вход блока 12, из первой  чейки которого считываетс  в счетчик 17 адрес регистра 19, по которому из блока 13 считываютс  на выходы признак г, 0, номер вершины 3, веро тность P,j. ; Датчик 15 с веро тностью Р разыг рьгаает случайное событие существовани  дуги {1 и 3). Пусть в нашем слу- чае дуга существует, и датчик 15 вырабатывает сигнал, по которому коммутатор 14 передает на выход узла 2 номер вершины 3. Коммутатор 10 передает номер вершины 3 на входал блоков 5 и 7, а также управл кщий сигнал с выхода датчика 5. Блок 7 переключаетс  в режим записи.

В блоке 1 выбираетс  (п-1)- -свободна  модель ,. на (п -1)-м информационном выходе блока 1 вьфабатьшает- с  сигнал, по которому в {п-О-ю  чейку блока 7 запишетс  номер вершины 3. Тем самым 3-й вершине графа подключаетс  (п-1 )-  модель П.

Одновременно с 3-й страницы блока 5 в датчик 6 считываютс  значени  веро тностей fP; (t)j , по которым датчик 6 формирует случайное врем  вьтолнени  3-у вершины графа t. Значение t по присутствующему в насто щий момент сигналу на входе вьтолнени  вершины блока 1 записываетс  в (п -1)-ю модель П.

Тем самым заканчиваетс  отработка дуги (1 и 3).

Генератор 16 вырабатьшает импульс, по которому содержимое счетчика 17 увеличиваетс  на 1 и становитс  равным 20. Из 20-й  чейки блока 13 считываетс  номер вершины 7, веро тность Р,7 и признак r,j, 0. Датчик 15 с веро тностью Р„ разыгрывает случайное событие существовани  дуги (1 и 7). Пусть в нашем случае датчик 15 вырабатывает нулевой сигнал, что означает разрьш дуги (1 и 7). Тем самым на выход узла 2 никаких управл ющих сигналов не выдаетс , номер вершины 7 через коммутатор 14 на выход также не поступает. На этом отработка дуги (1 и 7) заканчиваетс .

9

Генератор 16 вьфабатывает очерёдной импульс, по которому содержимое счетчика 17 становитс  равным 21, Из 21-й  чейки блока 13 считьгааетс  номер вершины 8, веро тность Р и признак г,в 1,-который означает, что дуга (1 и 8) - последн   дуга, исход ща  из вершины 1.

Датчик 15 с веро тностью Р, разыг рьшает случайное событие существо- вани  дуги (1 и 8). Пусть датчик 15 вьфабатьшает единичный сигнал, что означает существование дуги (1 и 8). Коммутатор 14 передает на выход номе вершины 8, Коммутатор 10 передает но мер вершины 8 на входы блоков 5 и 7, а также управл ющий сигнал с выхода датчика 15. Блок 7 переключаетс  в режим записи.

В блоке 1 выбираетс  (п-2)-  сво- бодна  модель, на (п-2)-м информационном выхрде блока 1 вырабатываетс сигнал, по которому в (п-2)-ю  чейку блока 7 запишетс  номер вершины 8 Тем самым 8-й вершине графа назнача- етс  (п-2)-  модель I1. Из 8-й страницы блока в датчик 5 считьюаютс  значени  веро тностей fF,(t)j, по которым он формирует случайное врем  tg.Значение tg записываетс  в (п-2)-ю модель П. Тем самым заканчиваетс  отработка дуги (1 и 8).

Так как считанное значение признака г 1, то на выходе последней дуги узла 2 возникает сигнал, поступа- ющий в блок 1 по которому п-  модель из состо ни  Заблокирована переходит в состо ние Свободна. Так как в блоке 1 нет больше ни одной модели в состо нии Заблокирована, то на его выходе вьтолнени  вершины сбрасываетс  единичный сигнал, по которому в узле 2 запрещаетс  работа гене ратора 16, разрешаетс  работа основного Генератора 4, импульсы которого начинают поступать на входы моделей 11 блока 1.

. Так как в блоке 1 только (п-1)-  и (п-2)-  модели наход тс  в состо нии Зан то, то только они воспри- нимают импульсы генератора 4, по каждому из которых записанные в модел х временные интервалы t. и t уменьшаютс  на единицу.

В конечном итоге либо (п-1)- , либо (п-2)-  модель 11 переходит в состо ние Заблокирована. Пусть эта модель (п-2)- , котора  назначена

1110.

8-й вершине графа (фиг. 7). Тогда на (п-2)-м информационном выходе блока 1 вьфабатываетс  сигнал, по которому из (п-2)-й  чейки блока 7 считываетс  в регистр 8 номер вершины 8, поступающий в узел 2. Аналогично предыдущему датчик 15 моделирует существование дуг 8-5; 8-4; 8-9. Если все дуги существуют, то узел 2 последовательно вырабатывает номера вершин 5, 4 и 9 дл  каждой из которых блок 1 выдел ет свободную модель 11 соответственно п-ю, (п-З)-ю, (п-4)-ю а датчик 6 формирует случайные временные интервалы ty, t и t.

Дальнейша  работа устройства в зтом режиме происходит аналогично.

Рассмотрим работу устройства при моделировании цифровых узлов на примере фрагмента схемы, приведенного на фиг. 8.

Аналогично предьщущему перед началом работы блоки 13 и 12 загружаютс  информацией о св з х элементов схемы. Коммутатор 10 и узел 9 настраиваютс  на режим моделировани  логики . В блок 5 занос тс  значени  веро тностей F-(t) дл  всех элементов схемы. Обнул етс  счетчик 3. В п-ю  чейку блока 7 записываетс  1, а в остальные  чейки - 0. п-  модель блока 1 устанавливаетс  в состо ние Заблокирована, остальные модели в состо ние Свободна.

В узел 9 за.гружаютс  блоки 18 и 22. Дл  схемы, приведенной на фиг.8, загрузка блока 22 вьтолн етс  согласно данным Табл. 1, загрузка блока 18 - согласно табл. 2. В блоке 13 информаци  о св з х элемента, содержаща  номера элементов и входов 3 -О 7 - 1; 8 - 0; веро тности Р„; Р и P,g, признаки г,, r,j, r,j, помещена с адреса регистра 19, аналогична  информаци  о св з х Элемента 8 помещена с адреса блока 22 и т.д.

Узел 1 вырабатывает сигналы, по которьм аналогично предьщущему режиму , запрещаетс  работа генератора 4, из п-й  чейки блока 7 считываетс  в регистр 8 номер 1 начального .(входного ) элемента схемы (фиг. 8). Зто означает, что выход 1-го элемента изменил состо ние. В рассматриваемом случае выход 1-го элемента прин л единичное значение.

Из регистра 8 номер 1 поступает на адресный вход блока 12, из первой

П1

 чейки которого в счетчик 17 считываетс  адрес регистра 19. Из 19-й  чейки блока 13 на выходы узла 2 считываютс  соответственно признак г. О, номер элемента 3 и номер вхо- да 0.

Веро тность P,j поступает в датчик 15, который разыгрывает случайное событие существовани  св зи (I и 3), Пусть в нашем случае св зь су- ществует и датчик 15 вырабатывает сигнал, по которому коммутатор 14 передает на выход номер элемента 3. Номер элемента 3, управл ющий сигнал и номер входа О поступают на входы узла 9. Номер элемента 3 записываетс  в регистр 19, номер входа - в регистр 20. Начинаетс  работа узла 9.

Из третьей  чейки блока 18 считываетс  в регистр 21 слово состо ни  третьего элемента, равное 3,; 0002,g, где 3 - значение пол  1 - значение пол  Выход ; 0002 - значение пол  Входы в шестнадцатиричной системе счислени . Регистр 20 преобразует код номера входа О в унитарный код, содержащий 1 только в нулевом разр де, соответствующем нулевому входу третьего элемента. Регистр 21 инвертирует состо ние нуле- вого разр да пол  Входы ССЭ, которое принимает значение 0003 0000000000000011 2 . Код логической функции счетчика 3 поступает с выхода регистра 21 на вход начального адреса блока 22, из которого считываетс  перва  команда микропрограммы логи- чеекой функции F, , соответствзтощей 3-му элементу схемы и содержаща  значение пол  2 1,R 0, ,

Так как 2 1, то коммутатор 23 выдел ет из поступающих на его первый вход значений полей Выход и Входы ССЭ, равных 1, 0003 значение первого разр да, равное 1, а так как В 1, то на выход коммутатора 23 значение первого разр да будет передано с инверсией.

Так как на управл ющий вход коммутатора 24 поступает нулевой сигнал, то на выход коммутатора поступает информаци  с его второго информацион- кого входа, т..е значение пол  D 4 ССЭ. Так как на третьем входе синхронизации сумматора 25 присутст- вует код, отличный от нул , то сложение не выполн етс . Значение Г 4 поступает на адресный вход блока 22,

11

12

из которого считьшаетс  очередна  команда микропрограммы логической функции F, , содержаща  значени  , , , .В графической форме на фиг. 5 а это означает переход по графу микропрограммы из вершины 3 в вершину 4. .

Так как , то коммутатор 23 выдел ет в пол х Выход и Входы ССЭ, равных 1, 0003 значение нулевого разр да, равное 1, и так , то на выход коммутатора 23 значение нулевого разр да будет передано с инверсией. Тем самым на управл ющий вход коммутатора 24 подаетс  нулевой сигнал, и на его выход поступает информаци  со второго информационного входа, т.е. значение пол  D О ССЭ. В графической форме это означает выход из вершины 4 графа микропрограммы вниз с присвоением логической функций значени  0.

Так как на вход синхронизации сумматора 25 поступает нулевой код , то сумматор 25 вьшолн ет операцию сложени  по модулю 2, поступающего на регистр 21 старого состо ни  пол  / Выход ССЭ элемента 3, равного I, и поступающего через коммутатор 23 нового состо ни  выхода элемента, равного 0. На выходе сумматора 25 вырабатываетс  единичный сигнал, означающий , что выход 3-го элемента изменил состо ние (в данном случае перешел в нулевое состо ние),.

Одновременно код Р О с выхода коммутатора 24 поступает на вход за- 1ПИСИ регистра 21, в результате чего в поле Выход ССЭ третьего элемента запишетс  новое значение, равное О, которое поступает с выхода коммутатора 23. После этого ССЭ 3-го элемента с модифицированными пол ми Входы и Выход записьшаетс  в 3-ю  чейку блока 18.

: Тем самым заканчиваетс  моделирование логической функции элемента 3. На выходы узла 9 поступают номер элемента 3 и единичньй управл ющий сигнал с выхода сумматора 25.

Коммутатор 10 передает информацию с выходов узла 9 на входы блоков 5 и 7 и блока 1. Блок 7 переключаетс  в режим записи. В блоке 1 отыскиваетс  свободна  (п-1)-  модель, и на (п -1)-м выходе блока 1 вырабатываетс  сигнал, по которому в (п-1)-ю  чейку блока 7 запишетс  номер эле131

мента 3, которому назначаетс  (п-1)-  модель. Из страницы блока 5 в датчик 6 считьгоаетс  значени  веро тностей {F (t)j, по которым датчик 6 формирует случайную временную задержку элемента t,. Значение tg занисываетс  в (п-1)-ю модель 11.

В это врем  работа генератора 16 разрешена, по его очередному импульсу содержимое счетчика 17 становитс  равным 20, и из 20-й  чейки блока 13 считываетс  признак г, номер элемента 7, веро тность св зи Rj и номер входа 1. Датчик 15 с веро тностью Р разыгрьшает существование св зи (1 и 7). Пусть в нашем случае св зь существует. Тогда датчик 15 вьфабатывает сигнал, по которому номер элемента 7 через коммутатор 14 поступает на выход блока 2. Начинаетс  работа узла 9.

Из Z й  чейки блока 18 в регистр 21 считываетс  ССЭ 7-го элемента , равное 5,,0,g и 000,. Дешифратор 20 преобразует код номера входа в унитарный код, содержащий единицу только в первом разр де, соответствующем первому входу элемента . Регистр 21 инвертирует содержимое первого разр да пол  Входы ССЭ, которое принимает значение 000,5 00000000000011112- Код логической функции 5 поступает с выхода регистра 21 на вход начального адреса блока 22, из которого считьгоаетс  перва  команда микропрограммы логической функции Г , соответствующей 7-му элементу схемы. Команда Содержит Z О, R 6, D 7, Б 0. Так как , то коммутатор 23 выдает значение нулевого разр да пол  Входы ССЭ, и так как В О, то инвертирование не вьшолн етс  и на выход коммутатора 23 поступает единичный сигнал.

Так как на управл ющий вход коммутатора 24 поступает единичный сигнал, то на его выход передаетс  информаци  в поле R 6 команды. Значение R 6 поступает на адресный вход блока 22, из которого считываетс  следующа  команда микропрограммы функции 4. Команда содержит , ,, 5 1. В графической форме на фиг.5 б это означает переход по графу микро- программы из вершины 5 в вершину 6. По Z 1 и В 1 коммутатор 23 переключает на выход значение первого

5

0

5

0

5

0

5

0

5

0 5

1114

разр да пол  Входы ССЭ из регистра 21 с инверсией. Тем самым.на выходе коммутатора 23 возникает нулевой сигнал, коммутатор 24 передает на выход значение пол  D 0. В графической форме это означает выход из вершины 6 графа вниз с присвоением логической функции Р значени  О.

Сумматор 25 выполн ет операцию сложени  по модулю 2. Нулевой результат сложени  означает, что 7-и элемент состо ни  не изменил и соответственно на выходе узла 9 никаких сигналов не вырабатываетс . Код D О . с выхода коммутатора 24 поступает на вход записи регистра 21 и адресный вход блока 22, в результате чего аналогично предыдущему, модифицированное ССЭ -записьюаетс  в 7-ю  чейку блока 18.

По очередному импульсу генератора 16 состо ние счетчика 17 становитс  равным 21. Из 21-й  чейки блока 13 считываетс  признак г. 1, номер элемента 8, веро тность f и номер входа 0. Датчик 15 с веро тностью Р.д разыгрьюает существование св зи (1 и 8). Пусть в нашем случае св зь разорвана. Тогда датчик 15 сигналов не вырабатывает и на выходы узла 2 никаких сигналов не выдаетс . Значение r,g 1 передаетс  на выход узла 2 и далее на установочный вход блока 1, в котором п-  модель переходит в состо ние Свободна. В блоке 1 нет больше моделей 11 в состо нии Заблокирована, на его выходе выполнени  вершиШ) сбрасываетс  сигнал по которому запрещаетс  работа генератора 16,разрешаетс  работа генератора 4, импульсы которого начинают поступать на входы моделей 1I блока 1.

Так как в блоке 1 только (п-1)-  модель находитс  в состо нии Зан то , то только она воспринимает импульсы генератора 4, по каждому из которых значение временного интервала t уменьшаетс  на 1. В конечном итоге (п -1)-  модель переходит в состо ние Заблокирована. Дальнейша  работа устройства аналогична. Т а б л и ц а 1

151228111

Claims (1)

1. Продолжение табл.1Формула изобретени 

   Устройство дл  модехшрованн  графов , содержащее блок моделей вершин, состо щий из п моделей вершин, первый и второй блоки пам ти, регистр, датчик случайных чисел, генератор импульсов, счетчик и узел формировани  топологии, состо щий из первого и второго блоков пам ти, датчика случайных событий, генератора импульсов , счетчика и коммутатора, причем в блоке моделей вершин первый и второй управл ющие входы п-й модели верщины подключены к шине нулевого потенциагга, выходы вьшолнени  вершины и высвобождени  вершины i-й модели вершины (1 2,п) соединены соответственно с первым и вторым управл ющими входами (1-1)-й модели

   10

   fS

   20

   Таблица 2

   F,

   10

   fS

   Устройство дл  модехшрованн  графов , содержащее блок моделей вершин, состо щий из п моделей вершин, первый и второй блоки пам ти, регистр, датчик случайных чисел, генератор импульсов, счетчик и узел формировани  топологии, состо щий из первого и второго блоков пам ти, датчика случайных событий, генератора импульсов , счетчика и коммутатора, причем в блоке моделей вершин первый и второй управл ющие входы п-й модели верщины подключены к шине нулевого потенциагга, выходы вьшолнени  вершины и высвобождени  вершины i-й модели вершины (1 2,п) соединены соответственно с первым и вторым управл ющими входами (1-1)-й модели

   5

   0

   5

   0

   5

   0

   5

   вершины, в узле формировани  топологии выход первого блока пам ти под- ключей к информационному входу счетчика , счетный вход которого соединен с выходом генератора импульсов, выход счетчика подключен к входу второго блока пам ти, выход номера вершины которого соединен с информационным входом коммутатора, а выход номера входа верщины - с входом запуска датчика случайных событий, выход которого подключен к управл ющему входу коммутатора, выход выполнени  вершины первой модели вершины блока моделей верпмн соединен с входом запуска генератора импульсов устройства,входом считывани  первого блока пам ти узла формировани  топологии и входом запуска генератора импульсов узла формировани  топологии, информационные выходы моделей вершин блока моделей вершин подключены к соответствующим адресным входам второго блока пам ти устройства , выход которого соединен с входом регистра, выход которого подключен к адресному входу первого блока пам ти узла формировани  топологии , выход последней дуги второго блока пам ти узла формировани  топологии соединен с установочными входами моделей вершин блока моделей вершин, а выход генератора импульсов устройства подключен к входу счетчика устройства и счетным входам моделей вершин блока моделей вершин выход первого блока пам ти устройства соединен с входом запуска датчика случайных чисел, выход которого

   17

   12281

   подключен к входам задани  времени моделей вершин блока моделей вершин, отличающеес  тем, что, с целью расширени  функциональных возмолсностей за счет моделировани  орграфов с функционально взвешенными вершинами, в устройство введены коммутатор и узел формировани  дуги,, состо щий из первого, второго и третьего регистров, первого и второго блоков пам ти первого и второго коммутаторов , дешифратора и сумматора, причем в узле формировани  дуги выход первого регистра соединен с адреным входом первого блока пам ти, выход которого подключен к информационному входу третьего регистра, выход кода функции которого подключен к входу начального адреса функции второго блока пам ти, выход состо ни  вершины третьего регистра соединен с информационным входом первого блока пам ти, первым информационным входом сумматора и информационным входом первого коммутатора, первый и второй управл ющие входы которого подключешл соответственно к выходу признака инверсии и выходу номера входа вершины второго блока пам ти, выход первого адреса перехода и выход второго адреса перехода второго блока пам ти соединены соответствен- но с первым -и вторым информационными входами второго коммутатора, выход которого подключен к входу запи- си первого блока пам ти, входу записи третьего регистру, адресному вход второго блока пам ти и входу синхро- низах ии сумматора, выход второго ре

   0

   5

   0

   5

   0

   5

   1118

   гистра соединен с входом дешифратора , выход которого подключен.к адресному входу третьего регистра, выход первого коммутатора соединен с вторым информационным входом сумматора, управл ющим входом второго коммутатора и входом состо ни  дуги третьего регистра, выход коммутатора узла формировани  топологии подключен к первому информационному входу коммутатора устройства и к информационному входу первого регистра узла формировани  Дуги, выход датчика случайных событий узла формировани  топологии соединен с вторым информационным входом коммутатора устройст-- ва и входами записи первого и второго регистров узла формировани  дуги, выход второго блока пам ти узла формировани  топологии подключен к информационному входу второго регистра узла формировани  дуги выход первого регистра узла формировани  дуги соединен с третьим информационным входом коммутатора устройства, выход сумматора узла формировани  дуги Подключен к четвертому информационному входу коммутатора устройства, первый вход которого соединен с входом записи второго блока пам ти устройства и входами назначени  вершины моделей вершин блока моделей вершин, второй выход коммутатора устройства подключен к входу первого блока пам ти устройства и информационному входу второго блока пам ти устройства , а управл кмций вход коммутатора устройства  вл етс  входом задани  режимов работы устройства.

   э

   I

   L

   o

   -fS

   3 ч

   -H

   20

   L

   Фиг. 2

   Фиг. 5

   О

   мш

   f

   FZ т

   о

   IBMVBHM

   т

   / о

   ФигЛ

   - Q

   LT

   в-о

   5

   .

   код Sbtxod

   F Е JJ

   Ьходы

   Фиг. 6