RU2032267C1 - Генератор псевдослучайных последовательностей - Google Patents

Генератор псевдослучайных последовательностей Download PDF

Info

Publication number
RU2032267C1
RU2032267C1 SU5022170A RU2032267C1 RU 2032267 C1 RU2032267 C1 RU 2032267C1 SU 5022170 A SU5022170 A SU 5022170A RU 2032267 C1 RU2032267 C1 RU 2032267C1
Authority
RU
Russia
Prior art keywords
inputs
outputs
input
sequences
block
Prior art date
Application number
Other languages
English (en)
Inventor
В.И. Петренко
А.Ф. Чипига
Д.Г. Гончаров
Original Assignee
Петренко Вячеслав Иванович
Чипига Александр Федорович
Гончаров Дмитрий Геннадьевич
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Петренко Вячеслав Иванович, Чипига Александр Федорович, Гончаров Дмитрий Геннадьевич filed Critical Петренко Вячеслав Иванович
Priority to SU5022170 priority Critical patent/RU2032267C1/ru
Application granted granted Critical
Publication of RU2032267C1 publication Critical patent/RU2032267C1/ru

Links

Images

Abstract

Изобретение относится к импульсной технике и может быть использовано в радиотехнике и вычислительной технике. Цель изобретения - расширение функциональных возможностей за счет формирования составных последовательностей. Цель достигается введением элемента И 2,триггера 3, блока 4 формирования составных последовательностей n блоков 5 формирователей адреса. Сущность изобретения: формирование составных последовательностей осуществляется из опорных последовательностей путем чередования символов последних. Устройство также содержит генератор 1 тактовых импульсов и блок 6 памяти. 2 з.п. ф-лы, 3 ил., 2 табл.

Description

Изобретение относится к импульсной технике и может быть использовано в радиотехнике и вычислительной технике.
Известен генератор псевдослучайных последовательностей, содержащий два счетчика, генератор тактовых импульсов, регистр, блок управления, сумматор и блок памяти с соответствующими связями, выбранный в качестве прототипа. Устройство-прототип позволяет генерировать псевдослучайные последовательности (ПСП) длины N и их циклические сдвижки.
Однако указанный генератор не позволяет генерировать составные ПСП, которые используются при тестировании различных видов информационно-управляющих систем.
Цель изобретения - расширение функциональных возможностей за счет формирования составных последовательностей.
Для этого в генератор псевдослучайных последовательностей, содержащий генератор тактовых импульсов, блок памяти, введены последовательно соединенные элемент И и триггер, выходы которого соединены с блоком формирования составных последовательностей, а также группа блоков формирования адреса, причем выход генератора тактовых импульсов соединен с первым входом элемента И, второй вход которого является входом разрешения работы устройства и соединен с входом разрешения чтения блока памяти, прямой выход триггера дополнительно соединен со счетными входами группы блоков формирования адреса, на управляющий вход каждого блока формирования адреса подан код длины соответствующей последовательности, а выходы соединены с входами блока памяти, информационные выходы которого соединены с входами блока формирования составных последовательностей, информа- ционные выходы которого являются информационными выходами устройства.
Кроме того, блок формирования адреса содержит первый и второй счетчики, первую и вторую схемы сравнения и сумматор по модулю, причем счетный вход первого счетчика является счетным входом блока, а информационные выходы соединены с первыми входами первой схемы сравнения и первыми информационными входами сумматора по модулю, вход подачи кода длины последовательности соединен со входом модуля сумматора по модулю и с вторыми входами первой и второй схем сравнения, выход первой схемы сравнения соединен с входом обнуления первого счетчика и счетным входом второго счетчика, информационные выходы которого соединены с вторыми информационными входами сумматора по модулю, информационные выходы которого являются информационными выходами блока, и с первыми входами второй схемы сравнения, выход которой соединен с входом обнуления второго счетчика.
Кроме того, блок формирования составных последовательностей в точках пересечения выходов сформированных опорных li и lj (i ≠ j) последовательностей, являющихся информационными входами блока, содержатся элементы 2-2И-ИЛИ, вторые и четвертые входы которых являются входами подачи li и lj последовательностей соответственно, первые входы являются первыми управляющими входами, а третьи - вторыми управляющими входами блока, выходы элементов являются выходами составных, а выходы li(i =
Figure 00000002
, где k - максимальное число формируемых опорных последовательностей) - выходами опорных последовательностей и являются информационными выходами блока.
Кроме того, блок памяти содержит k ячеек памяти, причем каждая i-я ячейка памяти содержит li элементов памяти, входы разрешения чтения ячеек памяти объединены и являются управляющими входами блока, информационные входы ячеек памяти являются информационными входами, а информационные выходы ячеек - информа- ционными выходами блока.
Известно (Стельмашенко Б.Г., Тараненко П.Г. Нелинейные псевдослучайные последовательности в широкополосных системах передачи информации. Зарубежная радиоэлектроника, 1988, N 9, с.3-16), что составными называются последовательности, формируемые комбинированием символов с выходов нескольких генераторов последовательностей. Существует много различных способов комбинирования последовательностей. С целью сохранения основных характеристик опорных последовательностей формирование составных последовательностей в предлагаемом устройстве осуществляется чередованием символов опорных последовательностей и их циклических сдвижек. При этом длины всех опорных последовательностей l1. . . lk должны быть взаимно простыми числами. Тогда очевидно, что длительность составной последовательности, образованной чередованием символов i-й и j-й опорных последовательностей (i ≠ j)
Lij = 2 li 2 lj 2 (1)
Квадраты в (1) объясняются тем, что для формирования составной последовательности используются как опорные последовательности, так и все их циклические сдвижки, тогда величина периода повторения каждой последовательности будет достигать li 2. Очевидно, что li 2 и lj 2 при (i ≠ j) являются также взаимно простыми числами. Коэффициент 2 в (1) говорит о том, что для формирования составных последовательностей Lijиспользовались две исходные последовательности.
Следует заметить, что две последовательности, обозначенные согласно (1) как Lij и Lji не совпадают друг с другом.
Тогда общее количество формируемых последовательностей при объеме памяти, равном
Figure 00000003
li, где k - количество опорных последовательностей, равно k2, k из которых являются опорными последовательностями и их циклическими сдвижками длительности li(i=
Figure 00000004
), а k2-k являются составными последовательностями с длительностью, определяемой (1), образованными из k опорных последовательностей и их циклических сдвижек.
Сущность изобретения реализуется за счет введения новой совокупности конструктивных признаков, определяющих его соответствие критерию "новизна".
Введение элемента И обеспечивает прохождение тактовых импульсов с генератора тактовых импульсов на элементы схемы при поступлении сигнала на включение устройства.
Введение триггера обеспечивает процедуру попарного смешивания опорных ПСП в блоке формирования составных последовательностей.
Введение блока формирования составных последовательностей обеспечивает получение составных последовательностей из опорных.
Введение группы блоков формирователей адреса обеспечивает получение адресов элементов опорных ПСП, хранящихся в блоке памяти.
Существенными отличительными признаками предлагаемого изобретения являются введенные элемент И, триггер, блок формирования составных последовательностей и группа блоков формирователей адреса.
Указанные признаки являются существенными, так как они отсутствуют в прототипе и их совокупность придает генератору следующее новое техническое свойство - возможность формировать составные ПСП.
Сравнение предлагаемого решения с прототипом показывает, что указанные выше отличительные признаки являются новыми и существенными, следовательно, оно отвечает критерию "новизна". Сходных решений среди аналогов, а также в результате поиска по печатным источникам в науке и технике не обнаружено. Таким образом, предлагаемое техническое решение обладает существенными отличиями.
На фиг. 1 представлена функциональная электрическая схема генератора псевдослучайных последовательностей; на фиг.2 - функциональная схема блока формирования адреса; на фиг.3 - блок формирования составных последовательностей.
Генератор псевдослучайных последовательностей содержит (фиг.1) генератор 1 тактовых импульсов, элемент И 2, триггер 3, блок 4 формирования составных последовательностей, блоки 5 формирования адреса, а также блок 6 памяти, состоящий из ячеек 7 памяти. Вход 8 является входом разрешения работы, а выходы 9 - информационными выходами устройства.
Каждый блок 5 формирования адреса содержит (см.фиг.2) первую 10 и вторую 11 схемы сравнения, первый 12 и второй 13 счетчики, а также сумматор 14 по модулю. Вход 15 является входом подачи тактовых импульсов, поступающих с прямого выхода триггера 3.
Блок 4 формирования составных последовательностей в точках пересечения выводов сформированных опорных последо- вательностей содержит (фиг.3) элементы 2-2И-ИЛИ, с помощью которых формируются составные последовательности.
Генератор псевдослучайных последовательностей работает следующим образом (фиг.1).
В исходном состоянии счетчики 12 и 13 блоков 5 обнулены, в каждой li ячейке 7 блока 6 памяти, содержащей li элементов памяти, записаны и хранятся базовые (опорные) ПСП, причем величины длительностей li (i=
Figure 00000005
) всех базовых ПСП являются взаимно простыми числами.
Начало работы устройства определяется моментом подачи на его вход 8 управления единичного потенциала, который удерживается в течение всего времени работы генератора. Этот потенциал поступает на первый вход элемента И 2, чем разрешается прохождение тактовых импульсов с выхода генератора 1 на счетный вход триггера 3 и на входы разрешения чтения ячеек 7 блока 6 памяти. В результате этого открывается элемент 2 И и тактовые импульсы поступают на счетный вход триггера 3. Триггер 3 осуществляет деление на два тактовых импульсов, поступающих на его вход. На его выходах образуются два противофазных меандра импульсов. Импульсы с прямого выхода триггера поступают в качестве тактовых на вход блоков 5 формирования адресов, которые формируют адреса для считывания ПСП в такой последовательности
0,1,2,...,i-1, 1,2,... i-1,0,2,3,... i-1,0,1... (2)
Сформированные блоками 5 адреса поступают каждый на свою ячейку 7 памяти блока 6 памяти. В каждой ячейке 7 памяти записано li элементов, являющихся элементами базовых ПСП. Поэтому на выходе каждой ячейки 7 памяти формируются в соответствии с (2) опорные ПСП и все их циклические сдвиги, которые поступают на вход блока 4 формирования составных последовательностей. Блок 4 формирует на своих 1...k выходах k опорных ПСП длительностью li (i=
Figure 00000006
) и все циклические сдвижки опорных ПСП, а на k+1...k2 выходах составные ПСП длительностью (1).
Блок формирования адреса (фиг.2) работает следующим образом. На вход блока воздействует двоичный код величины li длительности i-й опорной ПСП и тактовые импульсы, поступающие далее на счетный вход счетчика 12. Последний подсчитывает тактовые импульсы и результат выдает на вход сумматора 14 по модулю li. В результате на выходе сумматора 14 появляется та же последовательность чисел, что и на его первом входе, так как счетчик 13 находится в нулевом состоянии и на второй вход сумматора 14 воздействует код нуля. Как только счетчик 12 сосчитает liимпульсов, сработает схема 10 сравнения, которая обнулит счетчик 12 и запишет к содержимому счетчика 13 дополнительно единицу. В результате на выходе сумматора 14 будет образовываться последовательность чисел, увеличенная на единицу, по сравнению с последовательностью, формируемой счетчиком 12, и т.д., т.е. на входе блока 5 формируется последовательность чисел вида (1) с периодом li 2. После того, как сформировано li 2 адресов, сработает схема 11 сравнения, обнулит счетчик 13 и весь процесс формирования последовательности адресов вида (2) начнется заново.
Блок 4 формирования составных последовательностей (фиг.3) работает следующим образом. Поступающие на его 1...k входы опорные последовательности проходят без изменения на его 1...k выходы, а также поступают на схемы формирования составных последовательностей. Схемы формирования составных последовательностей представляют собой элементы 2-2И-ИЛИ, причем первые входы каждого элемента И подключены к парафазным выходам триггера 3, что обеспечивает поочередное открывание каждого из этих элементов, а вторые входы подключены один к i, а второй к j(i ≠ j) входу блока. В результате на выходе схем 2-2И-ИЛИ формируются составные последовательности, которые поступают на k+1...k2 выходы блока 4.При этом длительность элементарного импульса составной последовательности получается в 2 раза меньше длительности элементарного импульса опорных ПСП и их циклических сдвижек. Рассмотрим на конкретном примере работу блока 4 формирования составных последовательностей. Пусть k = 4, l1 = 5, l2 = 9, l3 = 11, l4 = 16. Тогда на первом выходе блока 4 формируется опорная ПСП длительностью pавной 5 и ее четыpе циклические сдвижки с той же последовательностью, на втором соответственно опорная с длительностью 9 и восемь сдвижек и т.д. Правила формирования составных последовательностей сведем в табл.1.
Количество составных последовательностей будет равно k2-k = 42 - 4 = 12, которые будут формироваться на 5...16 выходах блока 4.
Период каждой составной последовательности lij в соответствии с табл.1 и выражением (1) сведен в табл. 2.
Итак, предлагаемое устройство позволяет генерировать ПСП с большим периодом и произвольной периодичности.
Технико-экономические преимущества предлагаемого изобретения по сравнению с устройством-прототипом заключаются в расширении функциональных возможностей за счет значительного увеличения (в k2-k раз) формируемых последовательностей, путем обеcпечения возможноcти формирования cоcтавных поcледовательноcтей больших (по сравнению с опорными) периодов.
Положительный эффект заключается в расширении области применения устройства.

Claims (3)

1. ГЕНЕРАТОР ПСЕВДОСЛУЧАЙНЫХ ПОСЛЕДОВАТЕЛЬНОСТЕЙ, содержащий генератор тактовых импульсов, блок памяти, отличающийся тем, что, с целью расширения функциональных возможностей, в него введены блок формирования составных последовательностей, n блоков формирования адреса, последовательно соединенные элемент И и триггер, прямой и инверсный выходы которого соединены с первым и вторым входами блока формирования составных последовательностей, выход генератора тактовых импульсов соединен с первым входом элемента И, второй вход которого является входом разрешения работы генератора и соединен с входом разрешения чтения блока памяти, прямой выход триггера соединен со счетными входами n блоков формирования адреса, управляющий вход каждого из которых подключен к шине кода длины соответствующей последовательности, а выходы соединены с входами блока памяти, информационные выходы которого соединены с входами блока формирования составных последовательностей, информационные выходы которого являются информационными выходами генератора.
2. Генератор по п.1, отличающийся тем, что блок формирования адреса содержит первый и второй счетчики импульсов, первый и второй блоки сравнения и сумматор по модулю, причем счетный вход первого счетчика импульсов является счетным входом блока, а информационные выходы соединены с первыми входами первого блока сравнения и первыми информационными входами сумматора по модулю, вход подачи кода длины последовательности соединен с входом модуля сумматора по модулю и с вторыми входами первого и второго блоков сравнения, выход первого блока сравнения соединен с входом обнуления первого счетчика импульсов и счетным входом второго счетчика импульсов, информационные выходы которого соединены с вторыми информационными входами сумматора по модулю, информационные выходы которого являются информационными выходами блока, и с первыми входами второго блока сравнения, выход которого соединен с входом обнуления второго счетчика импульсов.
3. Генератор по п.1, отличающийся тем, что блок формирования составных последовательностей в точках пересечения выходов сформированных опорных li и lj (i ≠ j) последовательностей, являющихся информационными входами блока, содержит элементы 2-2И-ИЛИ, вторые и четвертые входы которых являются входами подачи li и lj последовательностей соответственно, первые входы являются первыми управляющими входами, а третьи - вторыми управляющими входами блока, выходы элементов являются выходами составных, а выходы
Figure 00000007

где K - максимальное число формируемых опорных последовательностей) - выходами опорных последовательностей и являются информационными выходами блока.
SU5022170 1991-07-10 1991-07-10 Генератор псевдослучайных последовательностей RU2032267C1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU5022170 RU2032267C1 (ru) 1991-07-10 1991-07-10 Генератор псевдослучайных последовательностей

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU5022170 RU2032267C1 (ru) 1991-07-10 1991-07-10 Генератор псевдослучайных последовательностей

Publications (1)

Publication Number Publication Date
RU2032267C1 true RU2032267C1 (ru) 1995-03-27

Family

ID=21594412

Family Applications (1)

Application Number Title Priority Date Filing Date
SU5022170 RU2032267C1 (ru) 1991-07-10 1991-07-10 Генератор псевдослучайных последовательностей

Country Status (1)

Country Link
RU (1) RU2032267C1 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Авторское свидетельство СССР N 1406739, кл. H 03K 3/84, 1988. *

Similar Documents

Publication Publication Date Title
JPS5958558A (ja) 並列周期的冗長チエツク回路
JP2005534115A (ja) 乱数発生用ラッチング電子回路
RU2032267C1 (ru) Генератор псевдослучайных последовательностей
US4549283A (en) Digital time delay circuit with high speed and large delay capacity
US4961159A (en) Cellular automaton for generating random data
RU2030105C1 (ru) Генератор псевдослучайных последовательностей
JPS6094525A (ja) 時分割パルスパタ−ンジエネレ−タ
US3993980A (en) System for hard wiring information into integrated circuit elements
US4293931A (en) Memory refresh control system
RU1826128C (ru) Генератор псевдослучайных последовательностей
JP2620089B2 (ja) パターン発生装置
SU1444781A1 (ru) Устройство дл формировани тестов
RU1817106C (ru) Устройство дл определени разности множеств
RU1820393C (ru) Устройство дл формировани последовательности дискретно-частотных сигналов
RU2030104C1 (ru) Генератор псевдослучайных последовательностей
SU959076A1 (ru) Генератор псевдослучайной последовательности
SU572776A1 (ru) Веро тностный коммутатор
SU1714609A1 (ru) Устройство дл формировани теста блока оперативной пам ти
SU951668A1 (ru) Устройство дл формировани импульсных последовательностей
RU2103726C1 (ru) Датчик случайных чисел с равномерным распределением повышенной точности
RU2022353C1 (ru) Устройство для определения дополнения множества
SU1117648A1 (ru) Веро тностный /1, @ /-полюсник
SU871163A1 (ru) Генератор псевдослучайных последовательностей дес тичных чисел
SU1280619A1 (ru) Генератор псевдослучайных чисел
SU732948A1 (ru) Генератор случайной последовательности импульсов