SU1196871A1 - Устройство дл цифровой двумерной свертки - Google Patents

Abstract

1. УСТРОЙСТВО ДЛЯ ЦИФРОВОЙ ДВУМЕРНОЙ СВЕРТКИ, содержащее блок пам ти весовых коэффициентов, мультиплексор , блок синхронизации, группы накапливающих сумматоров и группу блоков умножени , причем выходы накапливающих сумматоров группы объединены и  вл ютс  выходом результата устройства, выходы первых сомножителей блоков умножени  группы объединены и подключены к информационному входу устройства, от л ич а ю щ е е с   тем, что, с целью упрощени  устройства, блок пам ти весовых коэффициентов содержит группу узлов пам ти, входы вторых сомН (эжителей блоков умножени  группы соединены с выходами соответствующих узлов пам ти группы, выход каждого узла пам ти группы, кроме последнего, соединен с информационным входом последующего узла пам ти группы, выход последнего узла пам ти группы соединен с первым информационным входом мультиплексора, второй информационный вход которого  вл етс  входом загрузки весовых коэффициентов устройства, информа- ционный вход первого узла пам ти группы соединен с выходом мультиплек- сора, управл ющий вход которого  вл етс  входом задани  режима работы устройства , выход результата каждого .блока умножени  группы соединен с информационным входом соответствующего накапливающего сумматора группы, входы начальной установки накапливающих сумматоров группы соединены с соответствующими выходами первЬй группы выходов блока синхронизации входы считывани  накапливающих сумматоров группы соединены с соответствующими выходами второй группы : ВЫХОДОВ блока синхронизации, такто (Л вые входы узлов пам ти группы и входы записи накапливающих сумматоров групцы объединены и подключены к первому выходу блока синхронизации , тактовые -входы блока умножени  группы объединены и подключены к второму выходу блока синхронизации со первый и второй входы, блока синхроСГ ) низации  вл ютс  первым и вторым вхо00 дами синхронизации.устройства соот ветственно.. 2. Устройство по п.1, о тличаю щ е е с   тем, чтр блок синхронизации содержит два счетчика, три дешифратора и два элемента И, причем первый вход первого элемента , И  вл етс  первым входом блока син . хронизации, первый вход второго элемента И объединен со счетным входом первого счетчика и  вл етс  вторым входом блока синхронизации, информационный выход первого счетчика соединен с входом первого дешифратора.

Description

первый выход которого с.оединен со стробирующим входом второго дешифратора , группа выходов которого  вл етс  первой группой выходов блока синхронизации, последний выход первого дешифратора соединен с вторыми входами первого и второго элементов И и стробирующим входом третьего дешифратора, группа выходо которого  вл етс  второй группой

выходов блока синхронизации, выход первого элемента И  вл етс  первым выходом блока синхронизации, выход второго элемента И вл етс  вторым выходом блока синхронизации, выход переполнени  первого счетчика соединен со счетным входом второго , счетчика, инфомационный выход которого соединен с адресными входами Bjoporo и третьего дешифраторов.

Изобретение относитс  к вычислительной , технике и может быть использовано при обработке двумерных массивов данных большой размерности, например дл  обработки изображений.

Целью изобретени   вл етс  упрощение устройства.

На чертеже приведена.функциональна  схема предлагаемого устройства.

Устройство дл  цифровой двумерной свертки (ЦЦС) содержит мультиплексор 1, блок 2 пам ти весовых коэффициентов , группу 3 узлов пам ти, группу 4 блокор умножени , блок 5 синхронизации , счетчики 6 и 7, дешифраторы , элементы И 11 и 12, информационный вход13 устройства,вход 14 загрузки весовых коэффициентов устройсва , вход 15 задани  режима работы устройства, входы 16 и 17 синхронизации устройства, выход 18 устройства , группу 19 накапливающих сумматоров . Узел пам ти группы 3 представл ет собой группу регистров, причем выход каждого предыдущего регистра, кроме последнего, соединен с инфор .мационным входом последующего регистра . При подаче импульса на тактовый вход узла пам ти происходит :сдвиг информации в группе регистров.

Уменьшение затрат оборудовани  становитс  возможньм благодар  использованию алгоритма вычислений, ЦЦС, основанного на параллельном умножении входной точки изображени  на 2К + 1 соответствующих весовых коэффициентов,параллельном вычислении частных сумм в группе из . 2К + 1 блоков умножени  с накоплением сдвиге весовых коэффициентов

в узлах пам ти группы 3 на один элемент при каждом поступлении новой точки изображени  ,4-. -и фор- мировании.результата ЦЦС в одном

из накапливающих сумматором группы 19 после о.бработки каждой строки изображени  (с помощью соответствующего блока умножени  группы 4). Устройство дл  ЦЦС работает

следующим образом.

.Предварительно при соответствующем сигнале на вход 15 задани  режима работы устройства через мультиплексор 1 по входу 14 загрузки весовых коэффициентов устройства происходит запись весовых коэффициентов в узлы пам ти группы 3 (тактовые цепи, обеспечивающие запись информации не показаны).

После загрузки весовых коэффициентов измен етс  сигнал на входе 15 задани  режима работы устройства, при этом к информационному входу первого узла,пам ти группы 3 через

мультиплексор 1 подключаетс  выход последнего узла пам ти группы 3.

ЦЦС изображени  с  дром (2К+1) (2L + 1)

Ui

W,

Kt

выполн етс  посредством параллельного умножени  входной точки изображени  DI.K, j-t на 2К+1 соответствующих весовых коэффициента

Pi-K,i.f

. Pi.-K,j-E Kt L-K, i-t ,,e ,формировани  частичных сумм ЦЦС в 2К+1 накапливающих сумматорах группы 19, сдвига весовых коэффициентов w 3 узлах пам ти группы 3 на один элемент при каждом поступлении новой точки изображени , формировани  результата ЦДС в одном из накапливающих сумматоров группы 19 после обработки каждой строки изображени . Считывание результата ЦЦС из накапливающих , сумматоров группы 19 осуществл етс  с помощью управл ющего сигнала:, поступающего на входы считывани  с соответствующего выхода дешифратора 10. Обнуление содержимого накапливающего сумматора группы 1.9, сформировавшего результат ЦЦС, осуществл етс  путем подачи нулевого управл ющего сигнала на вход нулевых установок с соответствующего выхода дешифратора 9. Счетчик 6 осуществл ет цикл счета до 2 L + 2, последний такт служит дл  считывани , результата ЦЦС из накапливающего сумматора группы 19, сфор .мировавшего выходное значение ЦДС. Дешифратор 8 на основе деформации сигналов состо ни  счетчика 6 формирует сигналы, соответствующие первому и2 +2 состо ни м счетчика б.

С помощью сигналов, поступающих по -первому входу 16 синхронизации

устройства, осуществл етс  синхронизаци  сдвигов в узлах пам ти груп-. пы 3 и запись произведений в накапливающие сумматоры группы 19. С помощью сигналов,поступающих по второму входу 17 синхронизации устройства , осуществл етс  синхронизаци  работы блоков умножени  группы 4. Первьй и второй элементы И 11 и 12 осуществл ют запрет поступ0 лени  синхронизирующих сигналов на узлы пам ти группы 3, блоки умножени  группы и сумматоры группы 19 при 2 L +2;состо нии счетчика 6. После обработки, каждой строки изоб5 ражени , т.е. поступлени . 2L + 2 синхронизирующих сигналов, счетчик 6 вырабатывает на выходе завершени  цикла сигнал синхронизации счетчика 7. Сигналы состо ни  счетчика 7

0 дешифрируютс  дешифраторами 9 и 10, которые на первом такте осуществл . ют обнуление предыдущего результата в сумматоре группы 19, а

на 2L + 2. такте - считьюание результата ЦЦС из сумматора группы 19 , сформировавшего результат ВДС. Цикл счетчика 7 равен 2К+Г.

Claims (2)

1. УСТРОЙСТВО ДЛЯ ЦИФРОВОЙ ' ДВУМЕРНОЙ СВЕРТКИ, содержащее блок памяти весовых коэффициентов, мультиплексор, блок синхронизации, группы накапливающих сумматоров и группу блоков умножения, причем выходы накапливающих сумматоров группы объединены и являются выходом результата устройства, выходы первых сомножителей блоков умножения группы объединены и подключены к информационному входу устройства, от л и- ч а ю щ е е с я тем, что, с целью упрощения устройства, блок памяти весовых коэффициентов содержит группу узлов памяти, входы вторых сомножителей блоков умножения группы соединены с выходами соответствующих узлов памяти группы, выход каждого узла памяти группы, кроме последнего, соединен с информационным входом последующего узла памяти группы, выход последнего узла памяти группы соединен с первым информационным входом мультиплексора, второй информационный вход которого является входом загрузки весовых коэффициентов устройства, информ’а- ционный вход первого узла памяти группы соединен с выходом мультиплексора, управляющий вход которого является входом задания режима работы устройства, выход результата каждого .блока умножения группы соединен с информационным входом соответствующего накапливающего сумматора группы, входы начальной установки накапливающих сумматоров группы соединены с соответствующими выходами первой группы выходов блока синхронизации, входы считывания накапливающих сумматоров группы соединены с соответ— ствующими выходами второй группы <g выходов блока синхронизации, тактовые входы узлов памяти группы’ и входы записи накапливающих сумматоров группы объединены и подключены к первому выходу блока синхронизации, тактовые входы блока умножения группы объединены и подключены к второму выходу блока синхронизации, первый и второй входы, блока синхронизации являются первым и вторым входами синхронизации.устройства соответственно.

2. Устройство по п.1, о т л и чающееся тем, чтр блок синхронизации содержит два счетчика, три дешифратора и два элемента И,' причем первый вход первого элемента . И является первым входом блока синхронизации, первый вход второго элемента И объединен со счетным входом первого счетчика и является вторым входом блока синхронизации, информационный выход первого счетчика соединен с входом первого дешифратора,

SU.„ 1196871 первый выход которого соединен со стробирующим входом второго дешифратора, группа выходов которого является первой группой выходов блока синхронизации, последний выход первого дешифратора соединен с вторыми входами первого и второго элементов И и стробирующим входом' третьего дешифратора, группа выходов которого является второй группой выходов блока синхронизации, выход первого элемента И является первым выходом блока синхронизации, выход второго элемента И ’является вторым выходом блока синхронизации, выход переполнения первого счетчика соединен со счетным входом второго . счетчика, инфомационный выход которого соединен с адресными входами второго и третьего дешифраторов.