SU1262492A1 - Генератор случайных чисел - Google Patents

Генератор случайных чисел Download PDF

Info

Publication number
SU1262492A1
SU1262492A1 SU853877601A SU3877601A SU1262492A1 SU 1262492 A1 SU1262492 A1 SU 1262492A1 SU 853877601 A SU853877601 A SU 853877601A SU 3877601 A SU3877601 A SU 3877601A SU 1262492 A1 SU1262492 A1 SU 1262492A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
output
block
inputs
memory element
Prior art date
Application number
SU853877601A
Other languages
English (en)
Inventor
Олег Петрович Бухало
Original Assignee
Физико-механический институт им.Г.В.Карпенко
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Физико-механический институт им.Г.В.Карпенко filed Critical Физико-механический институт им.Г.В.Карпенко
Priority to SU853877601A priority Critical patent/SU1262492A1/ru
Application granted granted Critical
Publication of SU1262492A1 publication Critical patent/SU1262492A1/ru

Links

Landscapes

  • Complex Calculations (AREA)

Abstract

Изобретение относитс  к вычислительной технике и может быть использовано в имитационном моделировании стационарных случайных импульсных процессов с заданными одномерным законом распределени  и автокоррел ционной функцией. Целью изобретени   вл етс  повышение быстродействи  генератора. Генератор содержит генератор тактовых импульсов, первый и второй элементы задержки, датчик случайных чисел с заданным законом распределени , счетчик, элемент ИЛИ, блок динамической пам ти, блок пам ти, блок анализа и блок задани  автокоррел ционной функций. В предлагаемом генераторе по сравнению с прототипом исключен блок пам ти , предназначенный дл  хранени  членов порождающей совокупности, чем и обусловлено упрощение генератора. Повыщение быстродействи  достигаетс  за счет организации непрерывной работы датчика случайных чисел. При этом происходит не перебор всех чисел порождающей совокупности , а выбор лищь первого из них, удовлетвор ющего заданной погрешности пред сказани . Применение предлагаемого гене (Л ратора позвол ет в 3-5 раз повысить скорость воспроизведени  последовательности случайных чисел при сокращении аппаратурных затрат, чем и обусловлен положительный эффект. I з.п.ф-лы, 3 ил.

Description

О5 ГС
4
СО
tc
Изобретение относитс  к вычислительной технике и может быть использовано в имитационном моделировании стационарных случайных импульсных процессов с заданными законом распределени  и автокоррел ционной функцией.
Цель изобретени  - повышение быстродействи  генератора.
На фиг. 1 приведена функциональна  схема генератора; на фиг. 2 - функциональна  схема блока анализа; на фиг. 3 - функциональна  схема блока задани  автокоррел ционной функции.
Генератор случайных чисел содержит генератор 1 тактовых импульсов, элементы 2 и 3 задержки, первичный датчик 4 случайных чисел, счетчик 5, элемент ИЛИ 6, блок 7 анализа, блок 8 пам ти, блок 9 динамической пам ти, блок 10 задани  автокоррел ционной функции.
Блок 7 анализа содержит вычитатель 11, элементы 12 и 13 пам ти, схемы 14 и 15 сравнени , коммутатор 16.
Блок 10 задани  автокоррел ционной функции содержит вычитатели 17, умножители 18, сумматор 19.
Функциональные блоки устройства выполн ют следующие функции.
Предварительно в блок 9 динамической пам ти записываютс  исходные члены генерируемой последовательности (начальные услови ), а емкость счетчика 5 выбирают равной заданному объему порождающей совокупности случайных чисел. При по влении сигнала на входе блока 9 содержаща с  в нем информаци  сдвигаетс , а в освободившуюс   чейку пам ти записываетс  число с выхода блока 7.
В блок 8 пам ти предварительно записывают значени  коэффициентов, определенные исход  из вида заданной автокоррел ционной функции. Кроме того, в блок 8 пам ти записывают также заданное среднее значение X генерируемой числовой последовательности и допустимые значени  погрешностей предсказани . Указанные величины  вл ютс  посто нными и не измен ютс  в процессе работы устройства.
Блок 10 вычисл ет прогнозируемое значение X очередного члена последовательности исход  из значений ее предыдущих членов, заданных значений коэффициентов и заданного среднего значени  последовательности .
Датчик 4 случайных чисел с тактовой частотой генератора 1 выдает исходные некоррелированные случайные числа с заданным законом распределени . В качестве датчика 4 может быть использован любой известный генератор некоррелированных случайных чисел с заданным одномерным законом распределени .
Счетчик 5 ведет подсчет количества по вившихс  случайных чисел и сбрасываетс 
в ноль выходным импульсом блока 7. Если в течение N тактов импульс сброса не поступает , счетчик 5 сбрасываетс  в ноль автоматически , что сопровождаетс  по влением импульса на его выходе переполнени . В блоке 7 из поступающих на его первую группу входов случайных чисел формируетс  последовательность, сход ща с  к прогнозируемому значению Х . Если очередной член этой сход щейс  последовательности будет отличатьс  от прогнозируемого значени  на величину, меньшую заданной погрешности предсказани , на выходе блока 7 по вл етс  импульс, а на информационных выходах по вл етс  указанный член сход щейс  последовательности . Сигналом, поступающим на его вход начальной установки, блок 7 переводитс  в исходное состо ние.
Устройство функционирует следующим образом.
На выходах датчика 4 под воздействием
импульсов генератора 1 возникает последовательность некоррелированных случайных чисел с заданным одномерным законом распределени . При по влении очередного числа содержимое счетчика 5 увеличиваетс 
на единицу. Из этих чисел в блоке 7 формируетс  последовательность чисел, сход ща с  к прогнозируемому значению Х . Эта последовательность по вл етс  на выходах блока 7. Дл  каждого числа этой формируемой последовательности в блоке 7 осушествл етс  вычисление модул  разности указанного числа и прогнозируемого значени  Х . Если эта разность становитс  меньшей допустимой погрешности предсказани , то на выходе блока 7 возникает импульс. Последний сбрасывает счетчик 5 в ноль и через
элемент ИЛИ 6 дает разрешение блоку 9 на сдвиг информации и запись в освободившуюс   чейку числа с выходов блока 7. При этом на выходах блока 9 устанавливаетс  очередное значение случайного числа из
генерируемой последовательности. Одновременно выходной импульс элемента ИЛИ 6 переводит блок 7 в исходное состо ние.
Если же в течение N тактов сбрасывани  датчика 4 (счита  с момента сброса
счетчика 5 в ноль) ни дл  одного из членов сход щейс  к Х последовательности не выполн етс  указанное условие, то под воздействием импульса переполнени  счетчика 5 (через элемент ИЛИ 6) в блоке 9 осуществл ютс  сдвиг информации, запись в
освободившуюс   чейку числа с выходов блока 7 и установка последнего в исходное состо ние. Поскольку на выходах блока 7 генерируетс  последовательность чисел, сход ща с  к прогнозируемому значению Х
то очевидно, что в блок 9 будет записано число, ближайшее к Х .

Claims (2)

  1. После сдвига на одну  чейку всех чисел, хран щихс  в блоке 9, блок 10 выдает новый прогноз, и цикл работы устройства вновь повтор етс . Элементы 2 и 3 задержки служат дл  согласовани  временных задержек в блоке 7. Узлы и блоки, вход щие в состав блока 7, выполн ют следующие функции. Вычитатель 11 вычисл ет разность Z при этом на выходах «MOD по вл етс  значение модул  разности, а на выходе «SGN - код знака, причем потенциал логической единицы означает положительное значение разности, а потенциал логического нул  - отрицательное. Двухадресные элементы 12 и 13 пам ти содержат в своих регистрах по два двоичных числа. При нулевом потенциале на входе «WR/RD они наход тс  в режиме «чтение и выдают на выход то из чисел, адрес которого (единица либо ноль) присутствует на их адресном входе. При единичном потенциале на входе «WR/RD они наход тс  в режиме «запись, при этом информаци  записываетс  в тот из регистров, адрес которого присутствует на их адресном входе. Элемент 13 пам ти содержит, кроме того, вход начальной установки, при по влении единичного потенциала на котором во все разр ды регистров записываютс  единицы. Вход начальной установки может быть подключен к установочным входам регистров, вход щих в состав элемента 13 пам ти. Кажда  из схем 14 и 15 сравнени  выдает единичные потенциалы на выходе при выполнении условий COOTветственно . Схемы 14 и 15 сравнени   вл ютс  стробируемыми дл  исключени  их ложных срабатываний из-за задержки распространени  сигналов в цеп х устройства. Коммутатор 16 в зависимости от потенциала (единица либо ноль) на его адресном входе пропускает на выход сигналы с первой либо второй групп входов соответственно. В целом блок 7 функционирует еледующим образом. На входы уменьшаемого вычитател  11 и на информационные входы первого элемента 12 пам ти поступает последовательность случайных чисел, вырабатываемых датчиком 4. На вход вычитаемого вычитател  11 подаетс  прогнозируемое значение очередного члена Х генерируемой последовательности. На выходе «MOD вычитател  11 образуетс  значение модул  разности, на выходе «SGN - потенциал (код) знака разности. В первой схеме 14 сравнени  производитс  сравнение очередного значени  модул  разности с числом, записанным ранее в элементе 13 пам ти по данному адресу. Если значение модул   вл етс  меньшим, то выходным импульсом первой схемы 14 сравнени  в элемент 13 пам ти записываетс  очередное значение модул , а в элемент 12 пам ти - очередное значение последовательности . В противном случае запись не производитс . Таким образом, в регистрах первого элемента 12 пам ти происходит последовательна  запись членов числовых последовательностей , сход щихс  сверху и снизу (в зависимости от адреса) к прогнозируемому значению Х . В регистрах второго элемента 13 пам ти при этом осуществл етс  запись последовательно уменьщающихс  значений модулей разности, Указанный процесс будет продолжатьс  до тех пор, пока по одному из адресов модуль разности не станет меньшим заданной погрешности предсказани . При этом на выходе второй схемы 15 сравнени  возникает импульс, который поступит на выход блока 7. Под воздействием этого импульса в блок 9 запишетс  очередной член генерируемой последовательности, счетчик 5 сброситс  в ноль, а в регистры второго элемента 13 пам ти запишутс  единицы (максимально возможное число). Далее цикл работы блока 7 повтор етс . При этом модуль разности по вившегос  в новом цикле случайного числа будет меньшим содержимого регистров второго элемента 13 пам ти, следовательно оно будет записано в первый элемент 12 пам ти и с него начнетс  формирование очередной сход щейс  к новому значению Х последовательности . Блок 10 аналогичен блоку задани  автокоррел ционной функции известного устройства . В каждом из устройств вычитани  17-К (К Цп) осушествл етс  центрирование случайных чисел, т.е. определ етс  модуль разности |Xtc/ /XK - X/ и знак разности. Умножиуели 18-К вычисл ют произведени  Вк Х« , значени  которых вместе с кодом знака поступают на входы сумматора 19. В последнем осуществл етс  вычисление очередного прогнозируемого члена. Формула изобретени  1. Генератор случайных чисел, содержаЩий первичный датчик случайных чисел. блок пам ти, группа выходов которого соединена с первой группой входов блока задани  автокоррел ционной функции соответственно , втора  группа входов которого подключена к группе выходов блока динамической пам ти соответственно, первый из которых  вл етс  выходом генератора, отличающийс  тем, что, с целью повышени  быстродействи , он содержит генератор тактовых импульсов, два элемента задержки, счетчик, элемент ИЛИ и блок анализа, содержащий вычитатель, коммутатор, два элемента пам ти и две схемы сравнени , выход генератора тактовых импульсов соединен с входом первого элемента задержки и с входом «Опрос первичного датчика случайных чисел, выход которого соединен с входом уменьшаемого вычитател  и с информационным входом первого элемента пам ти, выход которого соединен с информационным входом блока динамической пам ти , выход первого элемента задержки соединен с входом второго элемента задержки и с синхронизирующим входом первой схемы сравнени , выход которой соединен с управл ющими входами первого и второго элементов пам ти, адресные входы которых объединены с управл ющим входом коммутатора и подключены к знаковому выходу вычитател , информационный выход которого соединен с первым входом первой схемы сравнени  и с информационным входом второго элемента пам ти, выход которого соединен с вторым входом первой схемы сравнени  и с первым входом второй схемы сравнени  выход которой соединен с первым входом элемента ИЛИ и с установочным входом счетчика, выход переполнени  которого соединен с вторым входом элемента ИЛИ, выход которого соединен с синхронизирующим входом блока динамической пам ти и с входом записи максимального числа второго элемента пам ти, первый и второй выходы задани  погрешности блока пам ти соединены соответственно с первым и вторым информационными входами коммутатора , выход которого соединен с вторым входом второй схемы сравнени , синхронизирующий вход которого объединен со счетным входом счетчика и подключен к выходу второго элемента задержки, выход блока задани  автокоррел ционной функции соединен с входом вычитаемого вычитател ,
    третий выход блока пам ти соединен с входом блока задани  автокоррел ционной функции .
  2. 2. Генератор по п. 1, отличающийс  тем, что блок задани  автокоррел ционной функции содержит группу вычитателей, группу умножителей и сумматор, выход которого  вл етс  выходом блока, первой группой входов которого  вл ютс  первые входы умножителей группы, группы выходов которых соединены с входами сумматора соответственно , вторые входы умножителей группы , подключены к выходам соответствующих вычитателей группы, первые входы которых объединены между собой и  вл ютс  входом блока, второй группой входов которого  вл ютс  вторые входы вычитателей группы.
    8ых
    С
    с
    //
    фиг. 2
    etf.
    п-1
    /7
SU853877601A 1985-04-08 1985-04-08 Генератор случайных чисел SU1262492A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU853877601A SU1262492A1 (ru) 1985-04-08 1985-04-08 Генератор случайных чисел

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU853877601A SU1262492A1 (ru) 1985-04-08 1985-04-08 Генератор случайных чисел

Publications (1)

Publication Number Publication Date
SU1262492A1 true SU1262492A1 (ru) 1986-10-07

Family

ID=21170731

Family Applications (1)

Application Number Title Priority Date Filing Date
SU853877601A SU1262492A1 (ru) 1985-04-08 1985-04-08 Генератор случайных чисел

Country Status (1)

Country Link
SU (1) SU1262492A1 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Авторское свидетельство СССР № 493903, кл. G 06 F 7/58, 1974. Авторское свидетельство СССР № 748395, кл. G 06 F 7/58, 1974. Авторское свидетельство СССР jVo 785861, кл. G 06 F 7/58. 1980. *

Similar Documents

Publication Publication Date Title
US4506348A (en) Variable digital delay circuit
US4393482A (en) Shift register
SU1262492A1 (ru) Генератор случайных чисел
US4791599A (en) Auto-correlation arrangement
US2952407A (en) Parallel adder circuit
SU1112362A1 (ru) Устройство дл сортировки чисел
SU1472901A1 (ru) Устройство дл вычислени функций
JPH09318712A (ja) タイミング発生器
SU1608657A1 (ru) Преобразователь код-веро тность
SU1191917A1 (ru) Устройство дл вычислени функций двух аргументов
SU1203706A1 (ru) Низкоскоростной дельта-модул тор
SU1251103A1 (ru) Функциональный преобразователь
SU1265795A1 (ru) Устройство быстрого преобразовани сигналов по Уолшу с упор дочением по Адамару
SU1487030A1 (ru) Цифровой функциональный преоб- разователь
SU1658169A1 (ru) Устройство дл определени среднего арифметического значени
SU1640709A1 (ru) Устройство дл выполнени быстрого преобразовани Фурье
RU2042196C1 (ru) Устройство для моделирования цифровых схем
SU1619258A1 (ru) Функциональный преобразователь
SU1543397A1 (ru) Генератор последовательности избыточной системы счислени
JPS5934939Y2 (ja) メモリのアドレス指定回路
SU860060A1 (ru) Устройство дл воспроизведени квадратичной зависимости
SU1388857A1 (ru) Устройство дл логарифмировани
SU1583937A2 (ru) Устройство дл сопр жени ЭВМ с абонентами
SU1057941A1 (ru) Сумматор по модулю три
SU1310897A1 (ru) Сверхоперативное запоминающее устройство