SU1203706A1 - Низкоскоростной дельта-модул тор - Google Patents

Abstract

Изобретение относитс  к технике передачи информации и предназначено дл  качественного преобразовани  речевых сигналов в цифровую форму при низких скорост х передачи. Изобретение позвол ет повысить помехоустойчивость дельта-модул тора за счет устранени  сбоев и предупреждени  самовозбуждени . Низкоскоростной дельта-модул тор содержит компа- ратор 1, триггер 2 задержки, блок 3 адаптации, формирующий ошибку -ЧГКБ П сГ Г 1 сл to о со о Од

Description

предсказани , сумматор 4, блок 5 задержки, вычислитель 6 коррел ционных моментов, арифметический блок 7, определ ющий прогностические коэффициенты, два регистра 8 и 9 пам ти дл  хранени  прогностических коэффициентов, два блока 10 и 11 сравнени  этих коэффициентов с единицей, анализатор 12 нул  элемент И-НЕ 13, экстрапол тор 14, на основе прогностических коэффи . ,

Изобретение относитс  к автоматике и технике передачи информации и может быть использовано при создании линий св зи с дельта-модул цией Цель изобретени  - повьшгение помехоустойчивости .

На фиг.1 приведена блок-схема устройства на фиг.2 - функциональна  схема блока адаптации на фиг .З- схема вычислител  коррел ционных моментов; на фиг.4 - схема арифметического блока , на фиг. 5 - схема экст- рапол тора.

Низкоскоростной дельта-модул тор содержит компаратор 1, триггер 2 задержки, блок 3 адаптации, сумматор 4, блок 5 задержки, вычислитель 6 коррел ционных моментов, арифметический блок 7, первый 8 и второй 9 регистры пам ти, первый 10 и второй 11 блоки сравнени , анализатор 12 нул , элемент И-НЕ 13J экстрапол тор 14, цифроаналоговьм преобразователь (ЦА11) 15. Первый вход компаратора 1 и синхронизирующий вход триггера 2  вл ютс  соответственно входом и тактовым входом устройства выход триггера 2 - выходом устройства .

Блок 3 адаптации (фиг.2) состоит из регистра 16 сдвига, блока 17 пам ти , двух перемножителей 18 и 19, блока 20 задержки и управл емого инвертора 21.

Вычислитель 6 коррел ционных моментов (фиг.З) состоит из трех перемножителей 22-7.4, трех блоков 25- 27 задержки на N- тактов, трех блоков 28-30 регистров пам ти, трех

циентов вычисл ющий предсказанное значение последующего отсчета, и цифроаналоговый преобразователь 15. Регистры 8 и 9, блоки 10 и 11 сравнени , анализатор 12 нул  и элемент И-НЕ 13 обеспечивают оперативное хранение прогностических коэффициентов, предотвраща  сбои и самовозбу51щение устройства при

определенных комбинаци х значений прогностических коэффициентов. 5 ил

блоков 31-33 за,держк и на один такт, трех вычитателей 34-36 и шести - сумматоров 37-42.

Арифметический блок 7 (фиг.4) со- стоит из трех преобразователей 43-45, трех блоков 46-48 пам ти, шести перемножителей 49-54, двух вычитателей 55 и 56 и сумматора 57.

Экстрапол тор 14 (фиг.5) состоит из двух перемножителей 58 и 59 и сумматора 60.

Работа .устройства основана на учете статистических характеристик речевого сигнала: его дисперсии и коррел ционной функции.

Выражение дл  описани  отсчетов речевого сигнала имеет вид разностного уравнени 

20

yCh)b,yln-ll h y(h-zhl3,

где y(h), y(h-1), y(h-2) - отсчеты речевого сигнала в h-м, (И-1)-м, ()-M тактах соответственно, i., прогностические коэффициен- ты f

D - ошибка предсказани . Процедура вычислений, реализуе- ма  согласно этому уравнению,  вл етс  линейным предсказанием, при помощи которого, зна  коэффициенты н;, и h и предыдущие отсчеты У (и-1) и ч (h-2), можно определить последующий tj (h) с ошибкой X) . Из фундаментальных основ линейного предсказани  известны следующие равенства

R,(Ra-f.

H.V:

}

1- Pi

, n n -J I

RO-R.

1- РИ

где Kg, R, , Д - кратковременные кор рел ционные моменты входного сигнала получаемые путем усреднени  на некотором интервале времени мгновенных произведений соответственно, квадратов текущих отсчетов, произведений отсчетов, отсто 1 р1х друг от друга на один такт, произведений отсчетов отсто щих друг от друга на два такта , а p,j и р - нормированные коррел ционные моменты р - , Рт 1 .

1

Низкоскоростной дельта-модул тор работает cлeдyюIU м образом.

Входной сигнал сравниваетс  в компараторе 1 с восстановленной копией сигнала с выхода ДАЛ 15ив зависимости от знака полученной разности на вход триггера 2 поступают логические сигналы 1 или О. В триггере 2 эти сигналы тактируютс  и поступают на выход устройства, а также в блок 3 адаптации. С выходов блока 3 адаптации и экстрапол тора 14 сигналы поступают на сумматор 4, отсчеты I (h) с выхода которого задерживаютс  в блоке 5 задержки. На входы вычислител  6 ко)рел цион- ных моментов подаютс , таким образом , отсчеты Y (h),. -Y (h-1) и ( -2). При помощи перемножителей 22-24 в /И-м такте определ ютс  произведени  Ro()Y4M), р (H)Y(h)Y(h-l), R() (и)У(н-2), которые поступают на входы соответствующих блоков .25- 27 задержки и суммирующие входы вы- читателей 34-36, на вычитающие входы которых подаютс  соответствующие произведени  R (1) R., (п), К,, (и), задержанные на N тактов. Физический смысл такой операции заключаетс  в определении приращени  произведени  , (и) (где i 0,1,2) за N тактов, т.е. представл ет собой производную / Pj поступаю1цей числовой последовательности URi (h) -R l (n) - R| (И-Ю где i 0,1,2. Полученные значени  сигнала далее поступают на блоки 28-30 регистров пам ти, хран щие отсчеты производной AR|(и), UR;(h-1), .,., UHjn-M), ,1,2, которые арифметически усредн ютс  при помощи сумматоров 37-39. Усредненные значени  А Hf поступают на входы соответствующих накопителей, состо щих из блоков 31-33 задерж10

2037064

ки и сумматоров 40-42, которые по смыслу представл ют собой цифровые интеграторы, В результате интегри- Родани  усредненной производной

5 :

ДЯ; -у uR( выходах интеграторов

по вл ютс  величины кратковременных коррел ционных моментов Rj,, R , R., поступающие в арифметический 6tioK /. Дл  упрощени  процедуры вычислени  коэффициентов и, и h необходимо пронормировать величины R и R-j по величине . Дл  этого использует- с  первый блок 46 пам ти, адресуемый разр дами величины Н, с последующим перемножением адресованной величины на R и Д при помощи перемножителей 49 и 50. Лл  того, чтобы уменьшить объем блока 46, величины Rg, R , R синхронно сдвигаютс  влево до тех пор, пока первый значащий двоичный разр д совпадает со старшим разр дом адресного входа блока 46 пам ти. Эти функции выполн ют преобразователи 43-45. В результате на выходах перемножителей 49 и 50 по вл ютс  величины нормированньЕс кратковременных коррел ционных моментов Р и Рг . Значение р поступает на адресный вход второго блока 47 пам ти, содержащего величины 1/(1-Р/), а значение PTI вычитаетс  из числа, равного едини- 35 це в вычитателе 55. Полученное значение 1-Рг на выходе последнего .умножаетс  в перемножителе 52 на величину 1/(1-р), сформированную на выходе блока 47, и полученный рев пере 1ножи- . На выходе

20

25

30

40

t-P,

зультат --л умножаетс 

I Р

теле 51 на вел1-1чину Р,

этого перемножител  51 формируетс 

величина hi P - Л.

45

-r,

Результат с выхода перемножител  52, равный --т. , вычитаетс  из числа, равного едини ;е, при помощи вычитател  56, на входе которого формируетс  коэффициент

В перемножителе 58 экстрапол тора

50 14 определ етс  произведение h V(и), а в перемножителе 59 определ етс  произведение (п-1), сумма которых с выхода сумматора 60 представл ет собой отсчет, предсказанный

55 на следующий такт Х(п)М,уСи) + (ц-1), который, после преобразовани  в аналоговый вид с помощью цифроаналогового,преобразовател  15,

сравниваетс  компаратором 1 в следующем такте с сигналом 5(h + 1), Компаратор 1, в Свою очередь, определ ет знак разности предсказанного и действительного отсчетов сигнала а дл  того, чтобы определить величину этой разности, совместно с вычислением предсказанного значени  ч(и) проводитс  вычисление ошибки прогнозировани  D ,

Ошибка прогнозировани  определ етс  выражением

/

D VlRo-h.

оК1-Рг)(г-)|Дл  обеспечени  устойчивости дельта-модул тора используетс  коэф-

фициент D (и) К(п) ™ звол юрщй учитывать быстрые изменени  входного сигнала, так как коэффициент К(и) вычисл етс  из последних 2-4 битов передаваемой Щ послед(мза- тельности. Коэффициент K(h) вычисл етс  в каждом такте с использованием предыдущего значени  К(И ) lC(h-1). где -- адаптационный множитель, который определ етс  из да последова , тельности следующим образом,- Если, к примеру, четыре последних бита ДО последовательности составл ют комбинацию 0101, что говорит об отсутствии перегрузки дельта-модул тора, то коэффициент ,87. В случае, если по вл етс  комбинаци  1111 или ОООС, что говорит о перегрузке, то 1 ,15 что в сущности ведет к увеличению значени  ошибки D(n)f (1)()) . В случае комбинации типа 0011 ,. Аппаратно реализовано это следующим образом (фиг.4), Значение складываетс  с единицей при помоши Сумматора 57. Полученное на выходе значение 2-г в перемножителе 54 умножаетс  на значение l-Pj, с выхода вычитател  55 С выхода перемножител  54 значение (. PZ) ( - г -г, умножаетс  в перемножителе 53 на коэффициент Дд с выхода сумматора 40. Полученное значение RO( 1 Р г - :j-р ) адресует своими разр дами третий блок 48 пам ти, содержащий значение квадратного корн  из адрес- ного слова, т.е. v/До (1 - р) (2-1; .

Биты ДМ последонательности в каждом такте последовательно записываютс  в регистр 16 сдвига в блоке 3

адаптации (фиг.2) с выхода тактируемого триггера 2 задержки. Сформированный таким образом отрезок ЛМ последовательности адресует блок 17 пам ти, который содержит необходимые значени  . С выхода блока 17 значени  , умножаютс  в перемно- жителе 18 на значение ((h-l), имеющеес  на выходе блока 20 задержки. Полученное на значение K(h) 1 K() поступает на вход блока 20 задер ки дл  использовани  его в следующем такте и на первые входы перемножител  19, которг-ш формирует произведение

p((h)

lRo((VPJ(

,. -l-p,

50

5 5

0

5

0

в качестве абсолютного значени  ошибки предсказани  эта величинаJ)fh) поступает на вход управл емого инвертора 21., В следующем такте, после сравнени  компаратором 1 зна-. чени  X (п) и значени  5 (h+l) с выхода ЦДЛ 1.5 в зависимости от бита. ДМ последо.вательности значение Р( П) бу/гет проинвертировано нли нет, .ггочле чего оно поступает на вход с 7-1матора- 4, с помощью которого из предсказанного значени   (и) вы- ч-итаетс  абсолютное значение Р (h) i -iiii К X (h ) прибавл етс  абсолютное значение Т) (h), Таким образом в следующем такте формиру-етс  отсчет У (h+1), и процесс предсказани  в следующем (п + О-м такте повтор етс .

Устойчивость работы дельта-модул тора значительно зависит от величины кoэффиlI eнтoв Ь и h., . Дл 

обеспечени  устойчивости работы дельта-модул тора должн.ы выполн тьс  следующие неравенства: (, j причем h., и hj не могут -быть одновременно равны нулю. Дл  проверки этих условий коэффициенты h.., и hj записываютс  в регистры 8 и 9 пам ти , в блоки 10 и 11 сравнени , реализующие контроль приведенных неравенств , и в анализатор 12 нул , определ ющий равенство нулю обоих коэффициентов h и h одновременно. Элемент И-НЕ 13 запре1цает запись в регистры 8 и 9 вычисленных в текущем такте значений hi и h в случае , если любое из приведенных условий нарушаетс . В этом случае дл  предсказани  последующего отсчета

7

X(h) используютс  предыдущие знача ни  коэффициентов hj, наход щи- ес  в регистрах 8 и 9 пам ти. Если же услови  выполн ютс , т.е. на выходах блоков 10 и 11 сравнени  и анализатора 12 нул  отсутствуют сигналы, то элемент 13 разрешает запись в регистры 8 и 9 пам ти вычисленных в текущем такте значений Ц и hj и предсказание пос;|едующег отсчета Jd (h) производитс  с помощью .коэффициентов h и h2 записанных в регистры 8 и 9 пам ти в текущем такте..

Claims (1)

1. Формула изобретени 

   Низкоскоростной дельта-модул тор содержащий триггер задержки, блок адаптации, цифроаналоговый преобразователь , сумматор, экстрапол тор, блок задержки, вычислитель коррел ционных моментов, арифметический блок и компаратор, первый вход которого  вл етс  входом устройства, второй вход соединен с выходом циф- роаналогового преобразовател , выход компаратора подключен к входу триггера задержки, синхронизирующий вход которого соединен с -тактовой шиной, а выход подключен к первому входу блока адаптации и  вл етс  выходом устройства,- вторые входы блока адаптации соединены с соответствующими первыми входами арифметического блока, первые, вторые и третьи входы которого подключены к

   fl;037068

   соответствующим выходам вычислител  коррел ционных моментов, первые и вторые входы которых объединены с соответствующими входами экстрапол то- 5 ра и подключены к соответствующим выходам блока задержки, третьи выходы которого соединены с соответ- ствуюгщми третьими входами вычислител  коррел ционных моментов, входы 10 блока задержки подключены к соответствующим выходам сумматора, первые входы которого соединены с соответствующими выходами блока адаптации, а вторые входы объединены с соответ- 5 ствующими входами цифроаналогового преобразовател  и подключены к выходам экстрапол тора, отличающийс  тем, что, с целью повышени  помехоустойчивости, в него введены анализатор нул , первый и второй блоки сравнени , элемент И-НЕ и первый и второй регистры пам ти, выходы которых подключены соответственно к третьим и четвертым входам экстрапол тора, управл ющие входы регистров пам ти объединены и подключены к выходу элемента И-НЕ, входы которого соединены с выходами блоков сравнени  и анализатора нул , первые и вторые входы которого объединены с соответствующими входами соответственно первых регистра пам ти и блока сравнени  и вторых регистра пам ти и блока сравнени  и подключены соответственно к вторым и третьим выходам арифметического блока.

   20

   5

   0

   5

   Фиг.2

   Фи.З

    .