NO143776B - Digital/analog omformer. - Google Patents

Description

Foreliggende oppfinnelse angår en digital/analog omformer

for' et pulskodemodulert kommunikasjonssystem.

Virkemåten for en ideell digital/analog omformer ér å på-

virke et digitalt siffer slik at det omformes til en spenning eller en strøm som er proporsjonal med antallet. I kommunika-sjonssystemer representerer de digitale sifre punkter som finnes ved regelmessige prøvetakningsintervaller fra et kontinuerlig signal. Den ideelle omformer skal i dette tilfelle frembringe en kontinuerlig analog utgang, som representerer det resultatet man får når man trekker en jevn kurve gjennom prøtfétaknings-punktene, og denne kurven må da ikke inneholde noen komponent som har en frekvens høyere en halve prøvetakningsf rekvensen,.- i praksis blir dette vanligvis oppnådd ved å- bruke et presisjonskoplet, stige-formet motstandsnettverk som fastholder hiver prøvetakning, slik at- den forblir konstant i én prøvetakningsperiode, og déretter undertrykker uønskete komponenter i utgahgsspektrene ved hjelp av et lavpassfilter. Stigenettverk av denne typen er kostbare og kan ikke lett integreres med den ønskede grad av presisjon i kommu-nikasjonssystemene.

En alternativ løsning som er mer velegnet for digital inte-grering gjør bruk av en hastighetsmultiplikator. Dette er en enkel, logisk komponent som frembringer et pulstog på sin utgangsklemme, hvilket pulstog har en midlere tetthet som er proporsjonal med

den aktuelle tidspulsfrekvens, multiplisert med det innkommende siffer. Da det innkommende siffer forandres ved hver prøvetakning, vil tidspulsfrekvensen måtte være lik prøvetakningsfrekvensen ganger antall mulige nivåer i inngangssifre. For eksempel kreves ved et system med 12 bits lineært PCM ved en samplingsfrekvens på 8 kHz, en tidspulsfrekvens på 32,768 MHz. Ved en kompromiss-løsning omformes PCM-ordene til fortegn, størrelse og skalakompo-nenter. Størrelsen føres til' en hastighetsmultiplikator som drives ved en mer moderat tidspulsfrekvens, hvis utgang blir omgjort til

en skalakomponent, og gitt et fortegn ved hjelp av analogt utstyr.

Formålet med foreliggende oppfinnelse er å tilveiebringe en omformer som øker prøvetakningshastigheten til signalet til et punkt hvor det ved reduksjon av antall bits pr. prøvetakning bare kreves en minimal digital/analog omformer. Dette krever ikke mer enn 3 eller 4 bits og kan derfor utføres under bruk av en hastighetsmultiplikator for å tilveiebringe et utgående pulstog med en midlere tetthet som er proporsjonal med analogsignalets amplitude.

For å oppnå dette utformes omformeren i overensstemmelse med

de nedenfor fremsatte patentkrav.

For å gi en klarere forståelse av foreliggende oppfinnelse, vises til nedenstående, detaljerte beskrivelse av utførelseseksem-pler og til de ledsagende tegninger, hvor: fig. 1 viser hovedprinsippet for en omformer i henhold til

foreliggende oppfinnelse,

fig. 2 viser prinsippet for en enkel hastighetsmultiplikator

og de logiske funksjoner for denne,

fig. 3 viser en modifisering av omformeren i henhold til

fig. 1, og denne modifikasjonen omfatter en enkel feilkorrigerende anordning,

fig. 4 viser en mer komplisert form for feilkorrigering, som

kan anvendes i forbindelse méd foreliggende oppfinnelse,

fig. 5 viser en grafisk fremstilling av støyspektrene for

den digitale/analoge omformer i fig. 1 når den omfatter det feilkorrigerende system i henhold" til fig. 4,

fig. 6 viser en enkel interpolator for å øke signalprøve-takningstakten,

fig. 7 viser en alternativ form for interpolator,

fig. 8 viser en praktisk utførelse av en digital/analog

omformer i henhold til foreliggende oppfinnelse,

fig. 9 viser et preavveiningssystem for å hindre overflyt i

adderingsenhetene til fig. 8,

fig. 10 viser en modifisert omformer for bruk i et digitalt

FDM-system,

fig. 11 viser et ikke-rekursivt filter for bruk i omformeren

i henhold til fig. 10.

I arrangementet vist i fig. 1 føres et pulskodemodulert signal, typisk med 12 bits kodegrupper ved en prøvetakningsfrekvens på

8 kHz', til en interpolator 1, hvor prøvetakningsf rekvensen økes,

for eksempel til 256 kHz. Signalet består fremdeles av 12 bits

grupper ved en høyere prøvetakningsfrekvens. Signalet føres,deretter til en vurderingskrets 2, hvor verdien rundes av til de fire mest signifikante bits, og føres til en hastighetsmultiplikator 3. Det fremkommende utgangssignal som kan sies å være pulstetthets-modulert, føres deretter fra hastighetsmultiplikatoren gjennom et lavpassfilter 4, slik at det kan gi et analogt signal. -

HastighetsmulLiplikatoren er en enkel,, logisk krets som vist i fig.'2. En tidspulsfrekvens f føres til en synkron teller 5, hvis utganger føres til 4 OG-porter 6-9, hvor de blir portstyrt med de 4 mest signifikante sifre i signalet. Utgangene fra 0G-porten kombineres i en ELLER-port 10 for å gi utgangen som fast-legger pulstettheten.

Det viste arrangement er svært simpelt og en betydelig vur-deringsstøy (quantizing noise) vil være resultatet. Støyen blir bestemt av følgende relasjoner:

hvor: f_ er støyens båndbredde

f er prøvetakningsfrekvensen N er antall bits

<1> Pg er rms-effekten til det. spis.sverdisignal • som kan overføres

For eksempel i et PCM system hvor:

f_,-= 3.1 kHz (300 - 3400 Hz)

f <=> 256 kHz

N =4

Ps = 2 mW (+3 dBmO),

vil støyen være 0.000126 mW = -39 dBmO

Denne ytelse vil være utilstrekkelig for de fleste formål,

og derfor antas at et feilsignal genereres og tilbakekoples gjennom et sifferoverføringsnettverk med funksjonen G(Z) som vist i fig. 3.

Inngangen med 12-bits til vurderingskretsen 2 er blitt subtra-hert ved utgangen på 4-bits i kretsen 11, og forskjellen (feilen) føres til et feilfilter 12 for å generere et feilsignal. Feil-signalet føres deretter tilbake til vurderingskretsens inngang med den riktige polaritet over adderingskretsen 13.

Den opprinnelige, kvantetiserte utgang kan settes lik støyen pluss det direkte overførte signal. Den feilkorrigerte utgangen blir da lik:

For å oppnå stabilitet må funksjonen G(Z) inneholde minst

en prøvetakningsforsinkelse, og den mest elementære formen er derfor når G(Z) = Z \ dvs. med en enkel forsinkelse. I dette tilfelle blir støyen multiplisert med 1-Z , som forårsaker en betraktelig dempning ved lave frekvenser på bekostning av støyforbedring ved høyere frekvenser. Dempningen i desibel blir gitt av:

Den allerede nevnte dempning er uendelig ved likestrøm, og faller til 27,6 dB ved 3400 Hz. Selv om dette er en betydelig forbedring, er det ikke tilstrekkelig til å tilfredstille kravene for slike systemer ved pulskodemodulering ved 30 tidsrammer.

Når prinsippet først er etablert, er det lett å se hvordan man skal utvide konstruksjonen for bedret ytelse. Det er generelt hensiktsmessig å benytte runde tall for koeffisientene til G(Z)

og å benytte en funksjon åv lav orden for å holde kompleksiteten på utstyret nede. Det neste trinn i forbedring av utstyret, er å sette l-G(Z) = (l-Z<-1>)<2>, dvs. G(Z) = 2Z-1 Z~<2>, hvilket fordobler

støydempningen over den aktuelle båndbredden, men beholder de aritmetiske operasjoner på ét enkelt nivå. Dette er vist i fig. 4..

For det ovennevnte eksempel ville man da få at.støyen ville stige , fra .0 ved. likestrøm til 3,94 pW/kHz ved 3400 Hz. Deri totale støyen over båndet fra 300 til 3400 Hz er 2,70pWO eller 1,25 pWOp. Støy-spektret•for dette tilfelle er vist i fig. 5.

Det skal understrekes at formelen for det teoretiske støytåll er tilnærmet, og forutsetter at kvantetiseringsfeil er uavhengig av signalet. Dette er ikke fullstendig korrekt, særlig ikke ved lave signalnivåer, men teorien kan likevel gi et godt overslag som kan danne grunnlaget for videre arbeider. Tabellen nedenfor gir et overslag over den ventede ytelse fra arrangementet, i fig-. 4 ved ulike betingelser.

For en hvilken som helst gitt prøvetakningsfrekvens, vil en

ekstra bit forbedre signal/støyforholdet med 6 dB.

Fig. 1 viser bruken av en interpolator for å øke prøvetaknings-hastigheten fra 8 kHz til 256 kHz. I virkeligheten kreves det ingen komplisert interpolator for å oppnå en korrekt drift av omformeren. Omformeren vil arbeide helt perpekt dersom den samme 8 kHz prøve-takningsf rekvens leveres til den 32 ganger (dvs. med en effektiv hastighet på 256 kHz), fulgt av den neste prøvetakning.32 ganger osv. Dette er illustrert på fig. 6.

Seriegruppene på 12-bit leses inn i et skyveregister 14 ved

en prøvetakningsfrekvens på 8 kHz, og overføres i parallell til et andre register 15, hvor de leses ut i serie ved en prøvetaknings-frekvens på 256 kHz.

Virkningen av dette vil være at det introduseres komponenter

i utgangsspekteret ved m.8 kHz + f, og denne frekvensen må under-trykkes av et analogt lavpassfilter med tilstrekkelig godhet (for eksempel 4. eller 5. orden for PCM).

Forbedrete interpoleringsfiltre kan benyttes for å redusere behovet for analog filtrering. En enkel forbedring er å interpolere mellom de gitte punkter under bruk av den tilnærmelse det er å anta at punktene skal forbindes med rette linjer.

Interpolerende filtre kan likestilles med et arrangement

hvor N-l ekstra nullverdi prøvetakninger innsettes mellom de allerede fastlagte av et digitalt filter ved en frekvens Nf . Det

s

enkle arrangementet'på fig. 6 gir et ekvivalent filtreringspektrum o

Dette gir dempningstopper ved frekvensen f og alle dens harmoniske sammen med en stigende tapskarakteristikk. Ved lave frekvenser (dvs. opp til 4 kHz for PCM når f = 8 kHz) er virkningen svært nær opp til den normale åpningsforstyrrelse Sin(x)/x for en ordinær, digital/analog omformer.

En interpolator som innfører ekstra dataverdier på rette linjer trukket mellom de gitte verdier, vil gi et filtreringsspektrum lik

Dette gir den dobbelte dempning av hva som ble oppnådd i

forrige tilfelle. En slik interpolator kan oppbygges svært enkelt som vist i fig. 7. Inngangssignalet Sn føres til en forsinkelses-krets 16. Det forsinkede signal Sn_^ trekkes fra det opprinnelige signalet og differansen føres til en delingskrets 17, som deler resultatet med N. Delingskretsens utgang føres til et sirkulerende lager 18 hvor dataene sirkuleres inntil de erstattes av en ny inngang. Innholdene i lageret 18 blir gjentagne ganger addert til de tilsvarende innhold i det sirkulerende utgangslager 19, og disse I innholdene var opprinnelig signalet S^. Når den neste prøve-

takning Sn ankommer til lageret, erstatter dette det tidligere innhold i lageret 19,' og økes deretter N ganger det beløp som er l/N av forskjellen mellom denne prøvetakningen og den foregående.

En mer forseggjort interpolering kan utføres ved at samplings-hastigheten først økes til en mellomverdi under anvendelse av et rekursivt filter som følges av et andre trinn, inntil, den endelige hastigheten er nådd. Et praktisk arrangement for en slik utførelse er vist nedenfor.'.

PCM data blir vanligvis presentert til omformeren som 8 kHz

8 bits kompenderte ord. For bruk sammen med den type omformer som

er beskrevet her, vil det være nødvendig først å ekspandere hvert 8-bit sammentrengt ord til et 12-bit lineært ord. Dette kan utføres ved hjelp av vanlige, logiske metoder.

Fig. 8 viser en krets for direkte omforming av 8 kHz lineære ord til 256 kHz 4-bit ord. For å forenkle tidspulsarrangementet er 4 ekstra bits lagt til ordene på 12-bi't i registeret 15, slik at det fås ord på, 16-bit. All aritmetikk utføres i serie ved 4,096 MHz = 256 kHz ganger 16 bits, men for å spare bits til skyveregisteret kan klokkene til de ulike registre portstyres av tidspulssignaler for å stoppe forskyvningen etter at de tilforordnete operasjoner.

er fullført.

Det antas at dataene foreligger i serieform <p>g i komplimentær 2"er form, med den minst betydningsfulle bit- fø<p>st r formatet slik at de aritmetiske operasjoner blir, svært enkle. Multiplikasjon med -1 fås ved å komplimentere dataene, noe som gir én neglisjerbar feil på én av de minst signifikante bits (1 del i 16384). Multi-plikasjonen med 2 gjøres da med en bit forsinkelse, noe som natur-ligvis alltid vil inntreffe før slutten.av hver 16-bit syklus. Addisjonskretsene 20 og 21 krever begge to fulle addisjonsseller

med en tilforordnet mente flip-flop. En hver rest av menteopera-sjonen ved slutten av en ordsyklus må også klareres.

Ordene på 16-bit i registeret 22, som skriver seg fra addi-sjonen, blir avkortet til 4 bits, og fastholdt i kretsen 23 for en 4 bits hastighetsmultiplikator. Feilen som inneholdes i de 12 minst signifikante bits i registeret 22, tillates å vandre rundt tilbakekoplingssløyfen.. De 4 mest signifikante bits hindres i å sirkulere av portkretsen 24.

Fordi hastighetsmultiplikatoren ikke kan behandle negative data, må den mest signifikante bit (dvs. fortegnet) bli komple-mentert. Dermed vil utgangen, som opprinnelig hadde en verdi fra

-8 til +7 forskyves med 8, og vil nå ligge på verdien fra_0

til +15.

Det skal bemerkes at utvidelsen fra A- eller y-loven til det lineære format, kan oppnås på en svært enkel måte ved å følge følgende formler. Hvert informasjonsord inneholder en fortegns-bit S, 3 eksponentbits E, og 4 størrelsesbits M og for p-loven blir utgangen

og for A-loven gjelder

Det skal bemerkes at A-lovutgangen er blitt avveiet ved en faktor på to som er av samme omtrentelige størrelse som for ti-

loven, dvs. - 8064 " < 0A < + 8064.

For å gjennomføre disse formlene, er det nødvendig å addere

en konstant til størrelsen, deretter forskyve E posisjoner og trekke fra en konstant.

Det skai også bemerkes at det er mulig at addisjonskretsen overfylles for store positive inngangssignaler. I tilfellet vist i fig. 8 hvor det innkomne siffer kan variere mellom +1 og -1, kan addisjonskretsen overfylles for signaler som overskrider -7/8 eller +3/4. Det finnes to mulige forholdsregler for å unngå dette. Den første er å forhåndsdempe signalet slik at overfylling ikke

kan inntreffe. Den andre metoden er å legge til en ekstra bit med

høyest signifikans til det foreliggende datasignal og å innarbeide overfyllingsbeskyttelse i addisjonskretsen.

For det betraktede tilfelle vil den uheldigste tilstand før

overfylling være

i) positiv inngang, register inneholder maksimal-

feilen 00001111 lill lill, register R4 null.

Da vil N + 0001111 '< 011111111...

og derfor vil N ^ 011000... dvs. ' < +. 3/4

2) negativ inngang, register R^ null, register -_ R4 inneholder 00001111 lill lill og da vil N - 00001111 1000 0000*,, og derved vil N><v> 100001111 ....

For å forhindre overfylling samtidig som det tas hensyn til at signalene skal være symmetriske omkring 0, så må inngangs-

< 3^3

sifrene være begrenset til følgende område - " < N " < + Den enkleste metode for å oppnå dette er å forhåndsmultiplisere dataene med eI n avveiningsfaktor på 3 Dette gjøres enklest ved å addere sammen halvdelen og fjerdedelen av inngangen som vist i fig. 9.

Som et ytterligere eksempel kan det fordres at digital/ analogomformeren for audiosignaler i et annet digitalt system omformer 18-bit prøvetakninger ved 16 kHz til audiosignaler med en minimal økning av støyen. Ved konvensjonell teknikk er det da nødvendig å på forhånd runde av signalet, slik at det på forhånd inneholder 13 eller 14 bits, idet en omformer som håndterer 18 bits er upraktisk. Med den beskrevne omformer er dette unngått ved å gjeninnføre de fullstendige 18 bits, og dermed vil man også få

en forbedret ytelse ved 4 MHz tidspulshastighet, sammenlignet med de tidligere beste avveiete hastighetsmultiplikatorer som har fordret en tidspulsstyring på 8 MHz.. Systemets tidspulshastighet er 4,032 MHz = 16 kHz x 14 kanaler x 18 bits. Det er gjennomførlig å øke prøvetakningshastigheten 14 ganger til verdien 224 kHz under tilbakevending til seriearitemetikk, idet 224 kHz x 18 bits = 4,032 MHz. Dette gjøres i to trinn, først til 32 kHz med et ikke-rekursivt filter, og dernest til 224 kHz med et skyve-registerlager som gjentar hver prøvetakning på 32 kHz 7 ganger.

Fig. 10 viser the totale blokkskjerna.

Det ikke-rekursive filter på 16 - 32 kHz og dets karakteri-stikk, er vist i fig. 11. En tre trinns forsinkelse benyttes, og inngangssignalet og forsinkelsessignalene fra hvert trinn blir hver for seg multiplisert med en gitt faktor. Alle signalene blir deretter summert.

Claims (5)

1. Digital/analog omformer for et pulskodemodulert signal som representerer et analogsignal, karakterisert ved a t omformeren omfatter en anordning (1) for å interpolere ytterligere pulskodegrupper i intervallet mellom kodegrupper som opptrer i det pulskodemodulerte signalet, hvorved den takt i hvilken prøver av analogsignalet er representert ved pulskode grupper, øker, en anordning (2) for å utvelge et forutbestemt antall av de mest signifikante bits i hver kodegruppe i signalet med den økede prøvetakningshastigheten, en hastighetsmultiplikator (3), til hvilken de valgte bits mates, idet multiplikatorens utgangssignal består av en pulsstrøm hvis gjennomsnittlige puls-tetthet er proporsjonal med det opprinnelige kodede analogsignal, og et lavpassfilter (4), til hvilket multiplikatorens utgangs-signalj mates, idet utgangssignalet fra dette filter utgjør et analogsignal som i hovedsak svarer til det opprinnelige kodede analogsignal.

2. Digital/analog omformer ifølge krav 1, karakterisert ved at den omfatter et feilkorrigeringsfilter (12) for å fastlegge hver eventuell feil som skriver seg fra utvelg-ningen av det forutbestemte antall mest signifikante bits og for å frembringe et feilsignal og tilbakekoble nevnte feilsignal til utvelgningsorganets (2) inngang for å minske nevnte feil.

3. Digital/analog omformer ifølge krav 1 eller 2, karakterisert ved at anordningen (1) for. å øke signal-prøvetakningstakten omfatter en anordning for å lagre hver innkommende pulskodemodulerte kodegru<p>pe inntil.neste kodegruppe mottas, og en anordning for gjentatt utlesning av hver lagret gruppe et forutbestemt antall ganger i løpet av den tid som denne gruppe er lagret.

4. Digital/analog omformer ifølge krav 2 eller 3 i den grad dette er avhengig av krav 2, karakterisert ved a t anordningen for å fastlegge nevnte feil omfatter en anordning for å utsette de grupper som gjenstår etter at det forutbestemte antall signifikante bits er valgt, for ett eller flere forsinkelsestrinn, idet hvert forsinkelsestrinn er ekvivalent med en prøve-takningsperiode ved den økede signalprøvetakningshastighet, en anordning for å tilveiebringe komplement til de forsinkede bit-grupper og en anordning for å utføre en aritmetisk addisjon av én eller flere forsinkede og med kompliment forsynte bit-grupper og de etterfølgende pulskodegrupper som er i ferd med å bli ført til utvelgningsanordningen.

5. Digital/analog omformer ifølge krav 4, karakterisert ved at denne omfatter et organ for å avveie i det minste en gruppe bits som er blitt utsatt for mer enn ett-forsinkelsestrinn, idet nevnte avveiningsanordning omfatter en .anordning for å multiplisere nevnte gruppe med et helt tall.