SU1649679A1 - Устройство дл кодировани по векторному методу - Google Patents
Устройство дл кодировани по векторному методу Download PDFInfo
- Publication number
- SU1649679A1 SU1649679A1 SU884608887A SU4608887A SU1649679A1 SU 1649679 A1 SU1649679 A1 SU 1649679A1 SU 884608887 A SU884608887 A SU 884608887A SU 4608887 A SU4608887 A SU 4608887A SU 1649679 A1 SU1649679 A1 SU 1649679A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- output
- modulo
- register
- input
- inputs
- Prior art date
Links
Landscapes
- Error Detection And Correction (AREA)
Abstract
Изобретение относитс к вычислительной технике. Использование изобретени в системах обработки и передачи цифровой информации позвол ет упростить устройство дл кодировани . Устройство содержит буферный регистр, блок суммировани по модулю два и сдвиговый регистр. Упрощение устройства достигаетс благодар введению сумматоров по модулю два. 2 ил.
Description
Изобретение относитс к вычислительной технике и может быть использовано в системах обработки и передачи цифровой информации.
Цель изобретени - упрощение устройства.
На фиг. 1 приведена функциональна схема устройства; на фиг, 2 - принцип формировани контрольного разр да выходного кода.
Устройство содержит буферный регистр 15 блок 2 суммировани по моду- л ю два, сдвиговый регистр 3 и сумматоры 4 по модулю два.
На схеме (фиг. 1) обозначены информационные выходы 5, тактовый вход 6, информационные выходы 7 и контрольный выход 8.
В приведенном на фиг. 1 примере устройство формирует код с числом разр дов .
Формирование выходного кода происходит следующим образом.
При векторном методе кодировани контрольные разр ды (КР) слов-формируютс сложением по модулю два разр дов информационного массива, определ емых векторной структурой используемого дерева свертки. На фиг. 2 показаны разр ды, участвующие в формировании КР 1-го слова массива при выбранной трехвекторной структуре дерева свертки.
Регистр 3 совместно с. сумматорами обеспечивает формирование сумм по модулю два дл разр дов, охватываемых вторым и третьим векторами дерева свертки. Блок 2 формирует КР путем сложени по модулю два этой суммы и информационных разр дов, определ емых первым вектором.
Устройство работает следующим образом .
Рассмотрим работу устройства при формировании i-ro КР. При поступлении на вход 6 (i-15)-ro тактового импуль (Л
са в разр ды 1. регистра 1 записываютс информационные разр да (i 15)-го слова и на выходе блока 2 по вл етс КР этого слова. Поскольку он, с согласно фиг. 2, участвует в формировании 1-го КР, то следующим (1-14)-м тактовым импульсом он запишетс в разр д 3,1 регистра 3. Разр ды (i- 14)-го слова в формировании i-го JQ КР не участвуют, и при следующем (1-13)-м такте содержимое разр да 3.1 без изменени переписываетс в разр д 3.2. В формировании 1-го КР уча16Д96794
3 отличие от устройства-прототипа, в котором дл формировани КР необходимо задерживать информацию на Зп тактов в регистровой матрице, состо шей из Зпхп триггеров, в рассматриваемом устройстве формирование КР осуществл етс с помощью Зп триггеров.
Claims (3)
- Формула изобретениУстройство дл кодировани по векторному методу, содержащее буферный регистр, первый - (п-1)-й информационные входы которого вл ютс одноствует второй разр д (i-13)-ro слова, «5 именными входами устройства (п - разр дность формируемого кода), первый - (п-1)-й выходы буферного регистра соединены с одноименными входами блока суммировани по модулю два, выход которого вл етс контрольным выходом устпойства, сдвиговый регистр , тактовый вход которого соединен с тактовым .входом буферного регистра и тактовым входом устройства, отличающеес тем, что, с целью упрощени устройства , в него введены первый - (2п- 1)й сумматоры по модулю два5 первый вход и выход каждого из которых подключены соответственно к выходу и информационному входу соседних разр дов сдвигового регистра в соответствии с правилом формировани контрольного разр да выходного кода, BVO- рые входы (21-1)-го и 2i-ro сумма- торов по модулю два (, n-1) подключены к i-му выходу буферного регистра , вл ющемус соответствующим информационным выходом устройства, второй вход (2п-1)-го сумматора по модулю два и информационный вход сдвигового регистра подключены к выходу блока суммировани по модулю дваэ выход сдвиг -того регистра соединен с n-м входов блока суммировани по модулю два.поэтому на сумматоре 4.3 происходит сложение этого значени разр да и значени КР (1-15)-го слова, наход щегос в этот момент в триггере второго - разр да 3.
- 2. На выходе сумматора 4.3 20 формируетс перва промежуточна сумма 1-го КР, котора при поступлении (i-12)-ro тактового импульса запишетс в разр д 3.3 и будет участвовать в формировании на сумматоре 4,5 вто- 25 рой промежуточной суммы с третьим разр дом (i-12)-ro слова. По мере поступлени тактовых импульсов промехуточ- на сумма 1-го КР будет продвигатьс по сдвиговому регистру 3, включа в 0 себ при переходах от разр да к разр ду этого регистра 3 новые значени разр дов, участвующих в формировании 1-го КР.По i-му тактовому импульсу в буферный регистр 1 записываютс информационные разр ды 1-го слова, которые. складываютс по модулю два в блоке с вычисленной к этому моменту в регистре 3 суммой по второму и третьему векторам , наход щейс в разр де 3.15 регистра
- 3. На выходе блока 2формируетс i-й КР, подаваемый на выход 8. Аналогично вычисл ютс все контрольные разр ды массива.Формула изобретениУстройство дл кодировани по векторному методу, содержащее буферный регистр, первый - (п-1)-й информационные входы которого вл ютс одноименными входами устройства (п - разр дность формируемого кода), первый - (п-1)-й выходы буферного регистра соединены с одноименными входами блока суммировани по модулю два, выход которого вл етс контрольным выходом устпойства, сдвиговый регистр , тактовый вход которого соединен с тактовым .входом буферного регистра и тактовым входом устройства, отличающеес тем, что, с целью упрощени устройства , в него введены первый - (2п- 1)й сумматоры по модулю два5 первый вход и выход каждого из которых подключены соответственно к выходу и информационному входу соседних разр дов сдвигового регистра в соответствии с правилом формировани контрольного разр да выходного кода, BVO- рые входы (21-1)-го и 2i-ro сумма- торов по модулю два (, n-1) подключены к i-му выходу буферного регистра , вл ющемус соответствующим информационным выходом устройства, второй вход (2п-1)-го сумматора по модулю два и информационный вход сдвигового регистра подключены к выходу блока суммировани по модулю дваэ выход сдвиг -того регистра соединен с n-м входов блока суммировани по модулю два.ЧМ «IзвгЧ)I.fifьtfi«S35ч.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU884608887A SU1649679A1 (ru) | 1988-11-24 | 1988-11-24 | Устройство дл кодировани по векторному методу |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU884608887A SU1649679A1 (ru) | 1988-11-24 | 1988-11-24 | Устройство дл кодировани по векторному методу |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1649679A1 true SU1649679A1 (ru) | 1991-05-15 |
Family
ID=21410903
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU884608887A SU1649679A1 (ru) | 1988-11-24 | 1988-11-24 | Устройство дл кодировани по векторному методу |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1649679A1 (ru) |
-
1988
- 1988-11-24 SU SU884608887A patent/SU1649679A1/ru active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР № 131036, кл. Н 03 М 13/00, 1985. Электроника, 1981, т.54, № 9, с. 45 9 рис. 6. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4104729A (en) | Digital multiplier | |
SU1649679A1 (ru) | Устройство дл кодировани по векторному методу | |
US5262975A (en) | Serial input multiplier apparatus | |
SU1667059A2 (ru) | Устройство дл умножени двух чисел | |
SU1239708A1 (ru) | Устройство дл вычислени пор дковых статистик последовательности двоичных чисел | |
SU1272329A1 (ru) | Вычислительное устройство | |
SU1624699A1 (ru) | Преобразователь кода системы остаточных классов в позиционный код | |
SU1119006A1 (ru) | Устройство дл делени чисел | |
SU1257641A1 (ru) | Модуль интегрирующей вычислительной структуры | |
SU1575177A1 (ru) | Устройство дл извлечени квадратного корн | |
RU1783519C (ru) | Устройство дл умножени @ -разр дных двоичных чисел | |
RU2043650C1 (ru) | Накапливающий сумматор | |
SU1525714A2 (ru) | Устройство дл решени систем линейных дифференциальных уравнений | |
SU1451694A2 (ru) | Устройство дл цифровой двумерной свертки | |
SU596952A1 (ru) | Устройство дл решени систем дифференциальных уравнений | |
SU1348847A1 (ru) | Устройство дл моделировани ветви графа | |
RU2022339C1 (ru) | Множительное устройство | |
SU732946A1 (ru) | Стохастический преобразователь | |
RU2029368C1 (ru) | Устройство для моделирования нейрона | |
SU1539768A1 (ru) | Сумматор избыточной минимальной системы счислени | |
SU1084779A1 (ru) | Преобразователь двоичного кода в двоично-дес тичный | |
SU1115045A1 (ru) | Преобразователь @ -ичного позиционного кода в двоичный код | |
SU1444759A1 (ru) | Вычислительное устройство | |
SU1211877A1 (ru) | Умножитель числа импульсов | |
SU1156069A1 (ru) | Устройство масштабировани цифрового дифференциального анализатора |